JP3243724B2 - フレーム・バッファ・システムおよび書き込み方法 - Google Patents

フレーム・バッファ・システムおよび書き込み方法

Info

Publication number
JP3243724B2
JP3243724B2 JP35440691A JP35440691A JP3243724B2 JP 3243724 B2 JP3243724 B2 JP 3243724B2 JP 35440691 A JP35440691 A JP 35440691A JP 35440691 A JP35440691 A JP 35440691A JP 3243724 B2 JP3243724 B2 JP 3243724B2
Authority
JP
Japan
Prior art keywords
frame
information
display
bank
banks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35440691A
Other languages
English (en)
Other versions
JPH06138856A (ja
Inventor
ガイ・モファット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH06138856A publication Critical patent/JPH06138856A/ja
Application granted granted Critical
Publication of JP3243724B2 publication Critical patent/JP3243724B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/123—Frame memory handling using interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はコンピュータのための
ディスプレイ・システムに関するものであり、より詳細
には、ダブル・バッファ式のディスプレイ・システムに
おけるフレーム・バッファに対するグラフィック情報の
転送を加速するための方法および装置に関するものであ
る。
【０００２】
【従来の技術】コンピュータ・システムで用いられるバ
ッファ・メモリはフレーム・バッファと呼ばれるもので
あって、出力ディスプレイに対して書き込まれるべきデ
ータを記憶するためのものである。該フレーム・バッフ
ァにおける情報は、一般的には、ディスプレイに対して
ライン毎に書き込まれるものであって、ディスプレイの
上部左手のコーナから始まり、その下部右手のコーナへ
と続行するようにされる。ある１個のフレームの情報に
次のものが追従して、１秒毎に３０個のフレームを供給
するようにされる。ある１個のフレームにおける画面が
次のものにおける画面へと変化するにつれて、連続的な
動きが呈示される。これを達成するためには、フレーム
・バッファが連続的に更新されねばならない。
【０００３】代表的には、フレーム・バッファはビデオ
・ランダム・アクセス・メモリ・アレイからなるもので
あって、通常のビデオ・ランダム・アクセス・メモリと
は次の点で異なっている。即ち、メモリの読み出しおよ
び書き込みができる第１のランダム・アクセス・ポー
ト、および、出力ディスプレイをコントロールする回路
に対してピクセル・データを供給する第２のライン毎の
シリアル出力ポートを備えているという点で、通常のビ
デオ・ランダム・アクセス・メモリとは異なっている。
このような構成のために、フレーム・バッファから出力
ディスプレイに対して連続的に情報を供給しながら、該
フレーム・バッファに対する情報の書き込みが許容され
る。
【０００４】情報の受け入れおよび出力ディスプレイに
対する当該情報の転送を同時に行うというフレーム・バ
ッファの能力に起因して、ある種の困難が生じることが
ある。ある単一のフレームが供給されている間に該ディ
スプレイに供給されている情報に変化があったとする
と、ディスプレイでは１回の周期よりも多くからの情報
を呈示することになる。これはフレーム・ティア(frame
tear)と呼ばれるものである。ある１個のフレームから
次に続くものへの動きのために、ディスプレイ上で呈示
される要素が明白に歪みを生じるときにのみ、このフレ
ーム・ティアは重要なものである。これが生じたときに
は、そのための歪みにより観察者は著しく困惑すること
になる。
【０００５】フレーム・ティアを排除するために、より
高価なある種のコンピュータ・システムにおいては、ダ
ブル・バッファリングとして参照されるものが用いられ
る。このダブル・バッファリングでは２個のフレーム・
バッファを用い、その双方から出力ディスプレイをコン
トロールする回路にピクセル情報を供給する。フレーム
・バッファの一方が選択されて、出力ディスプレイのた
めの特定のフレームに情報が供給される。記憶している
情報をディスプレイに転送して間は、そのフレーム・バ
ッファに対する情報の付与はなされない。他方のフレー
ム・バッファでは、ディスプレイされるべき全ての新規
な情報を受け入れる。ディスプレイが変更されるべきと
きには、第２のフレーム・バッファが選択されて出力デ
ィスプレイにピクセル情報を転送し、第１のバッファは
新規のピクセル情報を受け入れる。このやり方によれ
ば、フレーム・バッファ内の情報がディスプレイに対し
て書き込まれているときに、フレーム・バッファに対し
てピクセル情報が書き込まれることはなくなる。このた
めに、フレーム・ティアが生じる可能性はなくなる。
【０００６】しかしながら、ダブル・バッファリングで
はフレーム・ティアが生じないものの、フレーム・バッ
ファ・メモリのために用いられるビデオ・ランダム・ア
クセス・メモリは、単一のフレーム・バッファを用いる
システムにおける程には十分に使用されることはない。
その理由は、同時に、更新され、出力ディスプレイに情
報を供給するということがないからである。ビデオ・ラ
ンダム・アクセス・メモリは高価なものであるから、ダ
ブル・バッファ式のディスプレイ・システムにおいては
メモリをより有効に用いることが所望される
【０００７】
【発明が解決しようとする課題】従って、この発明の目
的は、ダブル・バッファリングが用いられるコンピュー
タ・ディスプレイ・システムの動作速度を向上させるこ
とにある。
【０００８】この発明の別のより詳細な目的は、出力デ
ィスプレイ上での垂直ラインをより迅速に呈示する動作
をすることが、ダブル・バッファ式のコンピュータ・デ
ィスプレイ・システムに対して許容されることにある。
【０００９】
【課題を解決するための手段】この発明についてのこれ
らの目的およびその他の目的は、次のような出力ディス
プレイ・システムにおいて実現される。即ち、出力ディ
スプレイ；その出力ディスプレイへの情報の書き込みを
コントロールする手段；および、出力ディスプレイに情
報を供給するためのビデオ・ランダム・アクセス・メモ
リの第１のバンクと、前記出力ディスプレイに情報を供
給するためのビデオ・ランダム・アクセス・メモリの第
２のバンクと、出力ディスプレイの各ラインとして交互
にバンクをアドレスするための手段とを有するダブル・
バッファ式のメモリを含んでなる出力ディスプレイ・シ
ステムで実現される。
【００１０】この発明のこれらの目的やその他の目的お
よび特徴については、以下の説明を添付の図面とともに
参照することによって、より良く理解されよう。ここで
の幾つかの図面を通して、同様な要素は同様な呼称で参
照されている。
【００１１】表記および名称 以下の詳細な説明におけるある所定の部分は、コンピュ
ータ・メモリ内のデータ・ビット上での動作について、
記号的な表現をもって呈示されている。これらの説明お
よび表現は、他の当業者に対してその作業の実体を最も
効果的に伝えるために、データ処理の技術における当業
者によって用いられる手段である。それらの動作では、
物理量についての物理的な処理が必要とされる。通常、
必ずということではないが、これらの量は電気的信号ま
たは磁気的信号の形式をとるものであって、記憶、転
送、組み合わせ、比較その他の処理が可能なものであ
る。主として通常の使用という理由のために、これらの
信号を、ビット、値、要素、記号、キャラクタ、項目、
数等として参照することが示されるときがある。しかし
ながら、ここで留意されるべきことは、これらの事項お
よび類似の事項は適当な物理量と関連するものであっ
て、これらの量に対して適用される便利なラベルという
だけのものである。
【００１２】更に、実行される処理は加算操作または比
較操作のようなこととして参照されることが多いが、こ
のようなことは、通常、オペレータによって実行される
メンタルな動作に関連している。オペレータのこのよう
な能力はこの発明の一部を形成するものとしてここで説
明される動作（この動作はマシンによる動作である）の
いずれに対しても、その大方の場合において必要とされ
たり所望されたりするものではない。この発明の動作を
実行するために有用なマシンに含まれているものは、汎
用のデジタル・コンピュータまたは他の類似のデバイス
である。全ての場合において、コンピュータを動作させ
るときの動作方法と演算それ自体の方法との間の区別に
ついて留意されるべきである。この発明は、電気的また
はその他の（例えば機械的、化学的）物理的信号を処理
して、他の所望の物理的信号を発生させるようにコンピ
ュータを動作させるための装置および方法のステップに
関するものである。
【００１３】
【実施例】ここで図１を参照すると、先行技術に従って
構成された出力ディスプレイ・システム１０が例示され
ている。このディスプレイ・システム１０に含まれてい
るものは、第１のフレーム・バッファ１２および第２の
フレーム・バッファ１３である。各フレーム・バッファ
１２および１３は、代表的には、単一バンクのメモリ・
デバイスである。このために、単一バンク０によりバッ
ファ１２が構成され、単一バンク１によりバッファ１３
が構成される。フレーム・バッファ１２および１３は、
代表的にはビデオ・ランダム・アクセス・メモリから構
成されており、また、それらが２ポートとして参照され
るようなアドレス操作手段を備えて構成されている。本
質的にこれの意味することは、フレーム・バッファ１２
および１３の各々に含まれているものは、メモリ内の記
憶位置に対してランダム・アクセスをするアドレス操作
のための第１の手段、および、情報のラインが出力ディ
スプレイ上での呈示のために与えられるようにメモリを
シリアルにアクセスするための第２の手段である、とい
うことである。
【００１４】また、このディスプレイ・システム１０に
はフレーム・バッファ１２または１３の特定のものを選
択するための回路も含まれていて、ランダム・アクセス
に基づく情報の書き込みまたは読み取りをするようにさ
れる。この図での目的のために２個のバッファ１２およ
び１３をランダム・アクセスするための回路がバンク・
セレクト回路１５によって表されているが、その詳細は
この発明の理解に対して重要なことではなく、また、こ
れは当業者には周知のことである。バッファ１２および
１３の出力部において例示されているマルチプレクサ１
７は、バッファ１２および１３からのライン対応のシリ
アル出力を生成して、それらのバッファの間での選択を
するための回路を表している。このライン対応のシリア
ル出力はディスプレイ・コントロール回路１８によって
出力ディスプレイ２０に転送される。
【００１５】その動作において、ディスプレイ・バッフ
ァ１２または１３の一方の情報が、１個の完全なフレー
ムがディスプレイ２０に転送されるまで、一時に１ライ
ンずつ送出される。例えば、ディスプレイ２０が物理的
バンク０からのバッファ１２がディスプレイされている
ものとする。バッファ１２からの転送期間中に、ディス
プレイ２０を更新するための情報が、バッファ１３内の
選択されたアドレスに対して、バンク・セレクト回路１
５によって与えられる。フレーム・バッファ１２からデ
ィスプレイ２０に１個の完全なフレームが書き込まれた
ときには、回路１７はバッファ１３を選択して、その中
のディスプレイ情報をディスプレイ２０に伝送する。バ
ッファ１３のシリアル・ポートからディスプレイ２０に
対して情報が実際に伝送されている期間中は、どのよう
な新規の更新情報でも回路１５によりバッファ１２に対
して加えられる。
【００１６】ディスプレイ２０がバッファから更新され
ている期間中は、そのバッファからの情報の伝送はなさ
れないことから、ディスプレイ２０上で呈示される情報
の各フレームは、そのフレームが呈示されている瞬時点
には正しい情報を含んでいるバッファから与えられる。
この結果として、このようなシステムを用いることによ
り ｆｒａｍｅ ｔｅａｒ が生じることはない。
【００１７】しかしながら、ここで認識されることは、
フレーム・バッファ１２および１３の各々は２ポート化
されていて、情報がそのシリアル出力ポートを介してデ
ィスプレイ２０に伝送されているときに、そのランダム
・アクセス・ポートを介して情報を受け入れることが可
能にされていることである。このことは、言うまでもな
く、単一のフレーム・バッファを用いるシステムが動作
する際の代表的な態様である。かくして、双方のポート
がダブル・バッファ式のシステムにおいて同時に用いら
れていなくても、代表的なシステムにおけるそれらの使
用の利便性のために、２個のポートは残されることにな
る。ただし、単一バッファ式のシステムにおけるその使
用と対比されるときには、その回路は明かに少なく使用
されている。
【００１８】この発明においては、ダブル・バッファ式
のシステムにおいて用いられるメモリの各バンクが更新
されるとともに、出力ディスプレイに対して同時に情報
を供給できるように、フレーム・バッファには代表的な
２ポート化したアクセス操作手段が使用される。この発
明によれば、フレーム・ティアが生じないようなダブル
・バッファリングの利点を残しながら、この同時的な使
用（更新および情報供給）が許容される。このことは、
ダブル・バッファ式のディスプレイ・システムとして代
表的な２個の物理的なバンクからなるメモリを、個別の
フレーム・バッファとして扱うのではなく、全体で２個
のフレーム・バッファを構成するバンクとして扱うこと
によって達成される。ある意味では、その２個のフレー
ム・バッファは仮想的なフレーム・バッファ・メモリと
して考えることが可能である。
【００１９】このようなシステムのアドレス操作回路を
配列する際には、各フレーム・バッファに対して、メモ
リの２個のバンクの各々において一本おきのラインが用
いられる。図２には、このような配列が例示されてい
る。この図２において、物理的なビデオ・ランダム・ア
クセス・メモリにおける２個の単一バンク０および１の
双方が、２個の仮想的なフレーム・バッファのラインを
交番的に含んで示されている。第１のフレーム・バッフ
ァ０は、第１のメモリ・バンク０の第１のライン０、第
２のメモリ・バンク１内での第２のライン１、第１のメ
モリ・バンク０内での第３のライン２、第２のメモリ・
バンク１内での第４のライン３を含み、以下同様にし
て、メモリ・バンクの各々における交番的なラインと考
えることができる。かくして、フレーム・バッファの交
番的なラインが交番的なメモリ・バンク内に存在するこ
とを除いて、その第１のフレーム・バッファ０には、代
表的なダブル・バッファ式のディスプレイ・システムに
おいて用いられる代表的なフレーム・バッファの場合と
同数のラインが含まれている。前記と同様な態様で、第
２のフレーム・バッファ１は、メモリ・バンク１におけ
る第１のライン０、メモリ・バンク０内での第２のライ
ン１、メモリ・バンク１内での第３のライン２、メモリ
・バンク０内での第４のライン３、以下同様にして、メ
モリ・バンクの各々における交番的なラインと考えるこ
とができる。第１のフレーム・バッファ０と同様に、フ
レーム・バッファの交番的なラインが交番的なメモリ・
バンク内に存在することを除いて、その第２のフレーム
・バッファ１には、ダブル・バッファ式のディスプレイ
・システムにおいて用いられる代表的なフレーム・バッ
ファの場合と同数のラインが含まれている。
【００２０】ピクセルのフレームが出力ディスプレイに
書き込まれるときには、そのフレームの全てのラインは
同一のフレーム・バッファ（例えば、フレーム・バッフ
ァ０）から渡される。しかし、その（一番目の）フレー
ムの第１のラインはメモリの一方のバンク（例えば、バ
ンク０）から書き込まれ、そのフレームの次に続くライ
ンはバンク１から書き込まれる。これに次いで、第３の
ラインはバンク０から書き込まれ、第４のラインはバン
ク１から書き込まれる。ディスプレイのための任意個別
のフレーム・バッファから任意個別のフレームが書き込
まれる時間にわたって、この作業が続行される。その当
の時間の間は、この仮想的なフレーム・バッファ０を構
成するメモリの２個のバンクにおける、それらの特定の
ラインを更新するための情報が書き込まれることはな
い。この理由のために、一番目のフレーム内でｆｒａｍ
ｅ ｔｅａｒが生じることはない。これに対して、ディ
スプレイに対して書き込みをしている仮想的なフレーム
・バッファ０に対応しない、２個のバンクにおけるライ
ンは、この一番目のフレームがディスプレイに対して書
き込まれている間に更新が可能である。フレーム・バッ
ファ１が更新され得る。
【００２１】同様な態様において、更新されたフレーム
がディスプレイ上で呈示されようとするときには、この
フレームをディスプレイに供給するために第２の仮想的
なフレーム・バッファ１が用いられる。かくして、更新
された即ち二番目のフレームにおける第１のライン０
は、メモリの他方のバンク（即ち、バンク１）から書き
込まれる。そのフレームにおいて次に続くライン１はバ
ンク０から書き込まれる。第３のライン２はバンク１か
ら書き込まれ、また、第４のライン３はバンク０から書
き込まれる。この個別のフレームが書き込まれている時
間にわたってこのシーケンスが続行される。第２のフレ
ーム・バッファを構成する物理的なメモリの２個のバン
クにおけるそれらのラインには、更新をするための情報
が書き込まれることはない。この理由のために、二番目
のフレームにおいてｆｒａｍｅ ｔｅａｒが生じること
はない。これに対して、ディスプレイに対して書き込み
がされている第２の仮想的なフレーム・バッファ１に該
当しない、２個のバンクにおけるのラインは、この二番
目のフレームがディスプレイに対して書き込まれている
間に更新が可能である。代表的なダブル・バッファ式の
ディスプレイ・システムの場合と同じ利点をもたらすだ
けのディスプレイをするフレーム・バッファのアクセス
においては、これは極めて繁雑なやり方のようにみえる
けれども、この発明のシステムによれば、先行技術のシ
ステムを超えた確実な利点がもたらされる。当業者によ
って認識されることは、従来のフレーム・バッファを用
いるときに、垂直方向におけるディスプレイの動作が極
めて遅いということである。この発明においては、ディ
スプレイ上で水平以外のラインを描く際の著しい利点が
もたらされる。例えば、従来の配列においては、垂直の
ラインがフレーム・バッファに対して書き込まれている
ときに、第１のピクセルを第１のラインに書き込むため
にアドレス操作回路が用いられる。その当のピクセルが
書き込まれた後で、そのアドレス操作回路は、次に続く
ライン上の第２のピクセルをアクセスするために用いら
れる。第１のピクセルが第１のバンクに書き込まれ、そ
の動作が完了するのに先だって、第２のピクセルが第２
のバンクに書き込まれるように、この発明においては２
個の異なるバンクが含まれている。これにより、フレー
ム・バッファに対して垂直または他の水平ではないライ
ンを書き込むために、書き込み動作のインタリーブが許
容されることである。このために、同じ仮想的なフレー
ム・バッファにおける交番的なバンクの書き込みが、従
来のダブル・バッファ式のシステムにおける時間の半分
の長さになる。
【００２２】その動作に対するタイミング図の精査をす
ることから、その利点は明白なことである。例えば、図
３における上部２本のタイミング図から認められるよう
に、先行技術の代表的なフレーム・バッファにおいて
は、リード（読み取り）およびライト（書き込み）の機
能はシリアルな態様で生起できるだけである。更に、デ
ィスプレイ上で描かれている、または、フレーム・ティ
アが生じるバッファに対しては情報を書き込めないこと
から、一時にアドレスできるものは２個のフレーム・バ
ッファの中の一方だけである。図３のタイミング図にお
ける第２のラインには、代表的なフレーム・バッファの
動作において逐次の書き込みのアクセスに対して必要と
されるサイクルが例示されている。
【００２３】これに対して、この発明の配列において
は、仮想的なフレーム・バッファの交番的な列がビデオ
・ランダム・アクセス・メモリの異なるバンク内に現れ
るために、例えば、水平ではないラインに対する書き込
み動作が生じるときには、逐次的なアクセスにおける情
報が異なるバンクに指向される。メモリの異なるバンク
が逐次的な読み取りまたは書き込み動作のために用いら
れることから、これらの機能が達成される周期をオーバ
ラップさせることができる。これが例示されているもの
は、図３におけるタイミング図の中間のペアである。書
き込み動作が生じて、アクセス・ライン上での情報が利
用可能になる。一旦第１の書き込み動作が開始される
と、メモリの他方のバンクに対する第２の書き込み動作
が始まって、第１のメモリ・バンクに対する書き込み動
作にオーバラップする。更に、図３におけるタイミング
図の最下位のペアにおいて例示されているように、２個
のバンクの各々に対してパラレルに書き込むことも可能
である。ただし、これによるときは、やや複雑なアクセ
ス操作回路が必要とされる。かくして、図３に示されて
いるタイミング図から明かであるように、この発明によ
るフレーム・バッファの動作のための時間は、先行技術
の代表的なダブル・バッファ式のシステムにおいて同じ
機能を達成させるために必要とされる時間に対してほぼ
半分になる。
【００２４】この発明による回路は図２に例示されてい
るが、これは、インタリーブしたランダム・アクセス動
作をするために、仮想的なフレーム・バッファに対して
用いられるメモリのバンクをアクセスするためのもので
ある。ここで認められるように、２個のポートのいずれ
かに対するメモリ・バンクのアクセスをするときには、
バッファ・セレクト信号（これは、２個の仮想的なフレ
ーム・バッファの一方または他方を意味する単一のビッ
トで良い）およびＹアドレスの最下位ビットが、排他的
ＯＲ（ＸＯＲ）ゲート２２に対して加えられる。このＹ
アドレスの最下位ビットが０で終端するときには、バッ
ファ・セレクト値が出されて選択を達成するようにされ
る。これに対して、Ｙアドレスの最下位ビットが１であ
るときには、バッファ・セレクト信号の値が補数化され
る。中間のラインが０で終端するときには、正常なフレ
ーム・バッファに対する全ての他のＹアドレスが１で終
端することから、全ての他のラインにおいてそのバッフ
ァ・セレクト・アドレスが補数化される。この補数化の
操作により、２個のバンク間で交番するようにライン対
応に基づくアクセスがなされる。
【００２５】出力ディスプレイに対して情報の書き込み
をするために、ディスプレイ・ライン・カウンタによっ
て供給される最下位ビットとともに、ディスプレイ・バ
ッファ・セレクト信号が排他的ＯＲ回路２３に加えられ
る。この動作によって生成された値は、ディスプレイに
対して伝送されるべきラインに対するメモリの適切なバ
ンクを選択するために用いられる。
【００２６】この発明は好適な実施例によって説明され
たけれども、ここで理解されることは、当業者であれ
ば、この発明の精神および範囲から逸脱することなく、
種々の修正および変更をすることができる。従って、こ
の発明はその特許請求の範囲の記載によって評価される
べきである。
【図面の簡単な説明】
【図１】従来のダブル・バッファ式の出力ディスプレイ
を例示するブロック図である。
【図２】この発明に従って構成されたダブル・バッファ
式の出力ディスプレイを例示するブロック図である。
【図３】この発明を理解する際に有用なタイミング図で
ある。
【符号の説明】
１０ −−出力ディスプレイ・システム １２ −−第１のフレーム・バッファ １３ −−第２のフレーム・バッファ １５ −−バンク・セレクト回路 １７ −−マルチプレクサ １８ −−ディスプレイ・コントロール回路 ２０ −−出力ディスプレイ
フロントページの続き (73)特許権者 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡ Ｄ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303, Ｕ．Ｓ．Ａ. (56)参考文献 特開 昭64−48174（ＪＰ，Ａ) 特開 平４−43394（ＪＰ，Ａ) 特開 平３−168692（ＪＰ，Ａ) 特開 昭63−46580（ＪＰ，Ａ) 米国特許4716460（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/397 G06F 3/153 336 G09G 5/399

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】出力ディスプレイへの書き込み用のダブル
    ・バッファ式のフレーム・バッファ・システムにおい
    て、２ポートを持つビデオ・ランダム・アクセス・メモリの
    第１のバンクであって、その第１ポートを介して情報の
    第１のフレームの一部を前記出力ディスプレイへと供給
    すること、および、その第２ポートを介して情報を受け
    て、情報の第２のフレームにおけるラインにして前記出
    力ディスプレイへと供給中ではないラインを更新するこ
    とを同時的に行える、第１のバンクを備え、前記各フレ
    ームは出力画面の全てのラインを含んでおり、前記第１
    のバンクは、その第１ポートと第２ポートで情報の受信
    と送出を同時に行えるよう使用され ；２ポートを持つビデオ・ランダム・アクセス・メモリの
    第２のバンクであって、その第１ポートを介して情報の
    第１のフレームの残り部分すべてを前記出力ディスプレ
    イへと供給すること、および、その第２ポートを介して
    情報を受けて、情報の第２のフレームにおけるラインに
    して前記出力ディスプレイへと供給中ではないラインを
    更新することを同時的に行える、第２のバンクを備え、
    前記第２のバンクは、その第１ポートと第２ポートで情
    報の受信と送出を同時に行えるよう使用され ；前記第１及び第２のバンクには、あわせると、前記第１
    のフレームに対応する全情報および前記第２のフレーム
    の部分的情報が格納されていることになり ；前記第１のフレーム中の各ラインが前記出力ディスプレ
    イへと書き込まれるにつれて、前記第１および第２のバ
    ンクを交互にアドレスする手段を備え、前記第１のフレ
    ームのラインは前記第１および第２のバンクに交互に配
    分して格納されており ；前記第１および第２のバンクをアドレスして、前記出力
    ディスプレイへと書き込み中ではない前記第２のフレー
    ムのラインについて情報書き込みにより更新をする手段
    を備え、前記第２のフレームのラインは前記第１および
    第２のバンクに交互に配分して格納されており ；前記出力ディスプレイへに対しての前記第１のフレーム
    のラインの書き込みを 、前記第１及び第２のバンクか
    ら、前記第１のフレームを構成する一本おきのラインを
    選択することによって制御する手段を備えていることを
    特徴とするフレーム・バッファ・システム 。
  2. 【請求項２】２ポートを持つビデオ・ランダム・アクセ
    ス・メモリの第１および第２のバンクを備えるビデオ・
    ディスプレイ・システムに対してダブル・バッファ式に
    書き込みを行う書き込み方法であって、ビデオ・ディスプレイ情報の第１及び第２のフレームの
    すべてを前記第１及び第２のバンクに格納するステップ
    を備え、前記第１及び第２のフレームのそれぞれのライ
    ンは前記第１及び第２のバンクに交互に配分して格納さ
    れ、各フレームにはディスプレイ画面のすべてのライン
    が含まれており、前記第１及び第２のバンクそれぞれ
    は、第１及び第２のポートを有していて、それらの第１
    及び第２のポートで情報の受信と送出を同時に行うこと
    ができるよう構成されており ；ビデオ・ディスプレイ情報の前記第１のフレームを前記
    第１及び第２のバンクから読み出すステップを備え ；この読み出すステップと同時に、ビデオ・ディスプレイ
    情報の前記第２のフレームの一部を更新するステップを
    備えることを特徴とする書き込み方法 。
JP35440691A 1990-12-21 1991-12-20 フレーム・バッファ・システムおよび書き込み方法 Expired - Fee Related JP3243724B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63201690A 1990-12-21 1990-12-21
US632016 1990-12-21

Publications (2)

Publication Number Publication Date
JPH06138856A JPH06138856A (ja) 1994-05-20
JP3243724B2 true JP3243724B2 (ja) 2002-01-07

Family

ID=24533733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35440691A Expired - Fee Related JP3243724B2 (ja) 1990-12-21 1991-12-20 フレーム・バッファ・システムおよび書き込み方法

Country Status (6)

Country Link
US (1) US5587726A (ja)
EP (1) EP0492938B1 (ja)
JP (1) JP3243724B2 (ja)
KR (1) KR960004652B1 (ja)
CA (1) CA2058251C (ja)
DE (1) DE69114825T2 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142276A (en) * 1990-12-21 1992-08-25 Sun Microsystems, Inc. Method and apparatus for arranging access of vram to provide accelerated writing of vertical lines to an output display
EP0654157A1 (en) * 1992-08-10 1995-05-24 Digital Pictures, Inc. System and method of selecting among multiple data streams
DE69430982T2 (de) * 1993-12-09 2003-03-13 Sun Microsystems Inc Verschachtelung von Bildelementdaten für eine Darstellungspeicherschnittstelle
US5430294A (en) * 1994-04-19 1995-07-04 Mears; Christopher L. Staring focal plane array architecture for multiple applications
JPH08160939A (ja) * 1994-11-30 1996-06-21 Nec Corp デジタルビデオデータ取込用バッファ回路
JPH08272344A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 高速画面表示装置及び方法
DE19516667A1 (de) * 1995-05-05 1996-11-14 Siemens Ag Speicherverwaltungsverfahren
WO1997006523A1 (en) * 1995-08-08 1997-02-20 Cirrus Logic, Inc. Unified system/frame buffer memories and systems and methods using the same
KR970049406A (ko) * 1995-12-15 1997-07-29 김광호 그래픽 오버레이속도 향상기능을 갖는 화상처리장치
US5793658A (en) * 1996-01-17 1998-08-11 Digital Equipment Coporation Method and apparatus for viedo compression and decompression using high speed discrete cosine transform
JP3227086B2 (ja) * 1996-02-01 2001-11-12 基弘 栗須 テレビオンスクリーン表示装置
US5808629A (en) * 1996-02-06 1998-09-15 Cirrus Logic, Inc. Apparatus, systems and methods for controlling tearing during the display of data in multimedia data processing and display systems
US5900885A (en) * 1996-09-03 1999-05-04 Compaq Computer Corp. Composite video buffer including incremental video buffer
JPH1078770A (ja) * 1996-09-05 1998-03-24 Fujitsu Ltd 表示制御装置
US5929868A (en) * 1996-09-27 1999-07-27 Apple Computer, Inc. Method and apparatus for computer display memory management
US6091783A (en) * 1997-04-25 2000-07-18 International Business Machines Corporation High speed digital data transmission by separately clocking and recombining interleaved data subgroups
JP2001195053A (ja) * 2000-01-06 2001-07-19 Internatl Business Mach Corp <Ibm> モニタシステム、液晶表示装置、ディスプレイ装置およびディスプレイ装置の画像表示方法
US6573901B1 (en) 2000-09-25 2003-06-03 Seiko Epson Corporation Video display controller with improved half-frame buffer
GB2380598B (en) 2000-10-04 2003-09-03 Global Silicon Ltd Deinterleaving data
FI115802B (fi) * 2000-12-04 2005-07-15 Nokia Corp Kuvakehyksien päivittäminen muistillisessa näytössä
KR100372084B1 (ko) * 2001-01-29 2003-02-14 한국과학기술원 저소비전력을 위한 ｍｐｅｇ 압축영상의 메모리 저장 방법및 그에 따른 프레임 버퍼 구조
US6756987B2 (en) * 2001-04-20 2004-06-29 Hewlett-Packard Development Company, L.P. Method and apparatus for interleaving read and write accesses to a frame buffer
US7038689B2 (en) * 2002-02-19 2006-05-02 Intel Corporation Sparse refresh double-buffering
US7064765B2 (en) * 2002-06-24 2006-06-20 Hewlett-Packard Development Company, L.P. System and method for grabbing frames of graphical data
TW585311U (en) * 2003-01-21 2004-04-21 Animation Technologies Inc Image playing apparatus of electronic device
US20060007235A1 (en) * 2004-07-12 2006-01-12 Hua-Chang Chi Method of accessing frame data and data accessing device thereof
JP2007053536A (ja) * 2005-08-17 2007-03-01 Winbond Electron Corp 画像信号の符号化処理装置におけるラスタ／ブロック変換用のバッファメモリシステム
CN101496387B (zh) 2006-03-06 2012-09-05 思科技术公司 用于移动无线网络中的接入认证的系统和方法
JP4968778B2 (ja) * 2006-11-27 2012-07-04 ルネサスエレクトロニクス株式会社 表示制御用半導体集積回路
US8102401B2 (en) * 2007-04-25 2012-01-24 Atmel Corporation Display controller operating mode using multiple data buffers
US8797377B2 (en) 2008-02-14 2014-08-05 Cisco Technology, Inc. Method and system for videoconference configuration
US8694658B2 (en) 2008-09-19 2014-04-08 Cisco Technology, Inc. System and method for enabling communication sessions in a network environment
US8659637B2 (en) 2009-03-09 2014-02-25 Cisco Technology, Inc. System and method for providing three dimensional video conferencing in a network environment
US8659639B2 (en) 2009-05-29 2014-02-25 Cisco Technology, Inc. System and method for extending communications between participants in a conferencing environment
US9082297B2 (en) 2009-08-11 2015-07-14 Cisco Technology, Inc. System and method for verifying parameters in an audiovisual environment
US9318056B2 (en) 2010-02-25 2016-04-19 Nokia Technologies Oy Apparatus, display module and methods for controlling the loading of frames to a display module
US9225916B2 (en) 2010-03-18 2015-12-29 Cisco Technology, Inc. System and method for enhancing video images in a conferencing environment
US9313452B2 (en) 2010-05-17 2016-04-12 Cisco Technology, Inc. System and method for providing retracting optics in a video conferencing environment
US8896655B2 (en) 2010-08-31 2014-11-25 Cisco Technology, Inc. System and method for providing depth adaptive video conferencing
US8599934B2 (en) 2010-09-08 2013-12-03 Cisco Technology, Inc. System and method for skip coding during video conferencing in a network environment
US8564603B2 (en) * 2010-10-24 2013-10-22 Himax Technologies Limited Apparatus for controlling memory device and related method
US8599865B2 (en) 2010-10-26 2013-12-03 Cisco Technology, Inc. System and method for provisioning flows in a mobile network environment
US8699457B2 (en) 2010-11-03 2014-04-15 Cisco Technology, Inc. System and method for managing flows in a mobile network environment
US8902244B2 (en) 2010-11-15 2014-12-02 Cisco Technology, Inc. System and method for providing enhanced graphics in a video environment
US8730297B2 (en) 2010-11-15 2014-05-20 Cisco Technology, Inc. System and method for providing camera functions in a video environment
US9143725B2 (en) 2010-11-15 2015-09-22 Cisco Technology, Inc. System and method for providing enhanced graphics in a video environment
US9338394B2 (en) 2010-11-15 2016-05-10 Cisco Technology, Inc. System and method for providing enhanced audio in a video environment
US8542264B2 (en) 2010-11-18 2013-09-24 Cisco Technology, Inc. System and method for managing optics in a video environment
US8723914B2 (en) 2010-11-19 2014-05-13 Cisco Technology, Inc. System and method for providing enhanced video processing in a network environment
US9111138B2 (en) 2010-11-30 2015-08-18 Cisco Technology, Inc. System and method for gesture interface control
US8692862B2 (en) 2011-02-28 2014-04-08 Cisco Technology, Inc. System and method for selection of video data in a video conference environment
US8670019B2 (en) 2011-04-28 2014-03-11 Cisco Technology, Inc. System and method for providing enhanced eye gaze in a video conferencing environment
US8786631B1 (en) * 2011-04-30 2014-07-22 Cisco Technology, Inc. System and method for transferring transparency information in a video environment
US8934026B2 (en) 2011-05-12 2015-01-13 Cisco Technology, Inc. System and method for video coding in a dynamic environment
US9098209B2 (en) 2011-08-24 2015-08-04 Rambus Inc. Communication via a memory interface
WO2013028849A1 (en) 2011-08-24 2013-02-28 Rambus Inc. Methods and systems for mapping a peripheral function onto a legacy memory interface
US11048410B2 (en) 2011-08-24 2021-06-29 Rambus Inc. Distributed procedure execution and file systems on a memory interface
US8947493B2 (en) 2011-11-16 2015-02-03 Cisco Technology, Inc. System and method for alerting a participant in a video conference
US8682087B2 (en) 2011-12-19 2014-03-25 Cisco Technology, Inc. System and method for depth-guided image filtering in a video conference environment
US9681154B2 (en) 2012-12-06 2017-06-13 Patent Capital Group System and method for depth-guided filtering in a video conference environment
US9843621B2 (en) 2013-05-17 2017-12-12 Cisco Technology, Inc. Calendaring activities based on communication processing
JP2017097226A (ja) * 2015-11-26 2017-06-01 キヤノン株式会社 画像処理装置、その制御方法、およびプログラム
US10938739B1 (en) * 2018-11-09 2021-03-02 Innovium, Inc. Efficient buffer utilization for network data units
CN113066450B (zh) * 2021-03-16 2022-01-25 长沙景嘉微电子股份有限公司 图像显示方法，装置，电子设备及存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711390A (en) * 1980-06-24 1982-01-21 Nintendo Co Ltd Scanning display indication controller
DE3543911A1 (de) * 1984-12-14 1986-06-26 Mitsubishi Denki K.K., Tokio/Tokyo Digitale verzoegerungseinheit
US4864517A (en) * 1985-06-03 1989-09-05 Computer Graphics Laboratories, Inc. Graphics display system using frame buffers
DE3578470D1 (de) * 1985-09-10 1990-08-02 Ibm Graphik-anzeigegeraet mit kombiniertem bitpuffer und zeichengraphikspeicherung.
US4742350A (en) * 1986-02-14 1988-05-03 International Business Machines Corporation Software managed video synchronization generation
JP2575661B2 (ja) * 1986-08-13 1997-01-29 キヤノン株式会社 画像メモリ
US4818932A (en) * 1986-09-25 1989-04-04 Tektronix, Inc. Concurrent memory access system
US4716460A (en) * 1986-10-08 1987-12-29 Sperry Corporation Display refresh memory apparatus utilizing one half frame updating
US4933846A (en) * 1987-04-24 1990-06-12 Network Systems Corporation Network communications adapter with dual interleaved memory banks servicing multiple processors
US4758881A (en) * 1987-06-02 1988-07-19 Eastman Kodak Company Still video frame store memory
GB2207840B (en) * 1987-08-07 1991-09-25 Philips Electronic Associated Method of and apparatus for modifying data stored in a random access memory
US5161221A (en) * 1988-12-12 1992-11-03 Eastman Kodak Company Multi-memory bank system for receiving continuous serial data stream and monitoring same to control bank switching without interrupting continuous data flow rate

Also Published As

Publication number Publication date
DE69114825D1 (de) 1996-01-04
CA2058251C (en) 2002-04-23
CA2058251A1 (en) 1992-06-22
JPH06138856A (ja) 1994-05-20
EP0492938A2 (en) 1992-07-01
EP0492938B1 (en) 1995-11-22
EP0492938A3 (en) 1993-06-16
KR920013134A (ko) 1992-07-28
DE69114825T2 (de) 1996-08-08
US5587726A (en) 1996-12-24
KR960004652B1 (ko) 1996-04-11

Similar Documents

Publication Publication Date Title
JP3243724B2 (ja) フレーム・バッファ・システムおよび書き込み方法
EP0492939B1 (en) Method and apparatus for arranging access of VRAM to provide accelerated writing of vertical lines to an output display
JPH10505935A (ja) 改善されたメモリアーキテクチャ、及びこれを利用するデバイス、システム及び方法
EP0398510B1 (en) Video random access memory
EP0279693A2 (en) Multi-plane video ram
JPH08505255A (ja) ウィンドウ動作用フレーム・バッファ・システム
KR100340622B1 (ko) 프레임버퍼내에고속멀티-컬러저장장소를제공하기위한방법및장치
JPS61249086A (ja) 隣接表示区域の画像表示装置
JPH0731489B2 (ja) メモリ・アレイのアクセス方法
JPS592079A (ja) 画像記憶装置
US5486844A (en) Method and apparatus for superimposing displayed images
US5895502A (en) Data writing and reading method for a frame memory having a plurality of memory portions each having a plurality of banks
JP3481913B2 (ja) 画像処理装置
EP0677200A1 (en) Method for increasing the rate of scrolling in a frame buffer
JP3833366B2 (ja) 画像データ記憶装置
JP2735058B2 (ja) ビデオ表示用メモリ
JPH0830254A (ja) 表示効果発生回路
JPS59148091A (ja) 文字図形表示装置
JPH10207428A (ja) 表示制御装置および表示装置
JPH0429193A (ja) 液晶表示装置
JPH04151195A (ja) 画像表示装置
JPH08286886A (ja) グラフィックス回路
JPH06131247A (ja) フレームバッファ
JPH05151771A (ja) フレームメモリ装置
JPH06202601A (ja) ビデオ表示用メモリ集積回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071026

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees