JP3240827B2 - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JP3240827B2 JP3240827B2 JP10515094A JP10515094A JP3240827B2 JP 3240827 B2 JP3240827 B2 JP 3240827B2 JP 10515094 A JP10515094 A JP 10515094A JP 10515094 A JP10515094 A JP 10515094A JP 3240827 B2 JP3240827 B2 JP 3240827B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- diode
- type region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、大きな順方向電流と良
好な逆回復特性を得ることが可能なダイオードに関す
る。
好な逆回復特性を得ることが可能なダイオードに関す
る。
【０００２】
【従来の技術】従来のダイオードとしては、例えば図１
０に示すようなものがある（Pro ceeding of 1992 Inte
rnational Symposium on Power Semiconductor Devices
& ICs,Tokyo,pp.60〜65）。このダイオードは、Emitte
r Short Type Diode（ＥＳＤ）と称される構造をしてお
り、高濃度Ｎ型基板１１上に低濃度Ｎ型領域１２が形成
され、低濃度Ｎ型領域１２上にＰ型領域１３が形成され
ている。Ｐ型領域１３の表面部にはＰ型コンタクト領域
１４と高濃度Ｎ型領域１５が交互に形成され、このＰ型
コンタクト領域１４と高濃度Ｎ型領域１５とは共にアノ
ード電極Ａにオーミック接続されている。また高濃度Ｎ
型基板１１はカソード電極Ｋにオーミック接続されてい
る。Ｐ型コンタクト領域１４−Ｐ型領域１３−低濃度Ｎ
型領域１２−高濃度Ｎ型基板１１でＰＩＮダイオードが
形成され、高濃度Ｎ型領域１５−Ｐ型領域１３−低濃度
Ｎ型領域１２−高濃度Ｎ型基板１１でＮＰＮバイポーラ
トランジスタが形成されている。ＮＰＮバイポーラトラ
ンジスタのベースとなるＰ型領域１３はＰ型コンタクト
領域１４を介してエミッタとなる高濃度Ｎ型領域１５に
接続されている。図１１は上記ダイオードを順バイアス
から逆バイアスにスイッチしたときのダイオードを流れ
る電流を時間の関数として示している。まず順バイアス
されている間に順方向電流Ｉf がダイオードを流れ、逆
バイアスにスイッチするとダイオードの逆回復時間ｔrr
の間だけ逆方向電流がダイオードを流れる。この逆回復
時間ｔrr中に流れる逆方向電流の時間積分（＝電荷
Ｑrr）は順バイアスしていた期間中に低濃度Ｎ型領域に
蓄積された少数キャリアの正孔であり、Ｉf が大きけれ
ばＱrrも大きくなり、ダイオードの逆回復特性が悪くな
る。図１０に示すＥＳＤでは順バイアス期間中にＰＩＮ
ダイオードを流れる電流Ｉf1以外に電流Ｉf2（＝Ｉf −
Ｉf1）がＮＰＮバイポーラトランジスタを流れる。即
ち、Ｐ型領域１３から低濃度Ｎ型領域１２へ正孔が注入
されるとそれに応じて電子が低濃度Ｎ型領域１２からＰ
型領域１３へ注入される。注入された電子がＰ型領域１
３を流れ、高濃度Ｎ型領域１５に達するとアノード電極
Ａへと流れ出してアノード電流の一部となる。従って図
１０に示す従来例は、高濃度Ｎ型領域１５が形成されて
いない単純なＰＩＮダイオードと比べると同じ電荷Ｑrr
量でも大きな順方向電流Ｉf を流すことができる。単純
なＰＩＮダイオードの順方向電流を図１０に示す従来例
と同じにすると、図１１のＸに示すように電荷Ｑrr量が
大きくなり、逆回復特性が悪化する。
０に示すようなものがある（Pro ceeding of 1992 Inte
rnational Symposium on Power Semiconductor Devices
& ICs,Tokyo,pp.60〜65）。このダイオードは、Emitte
r Short Type Diode（ＥＳＤ）と称される構造をしてお
り、高濃度Ｎ型基板１１上に低濃度Ｎ型領域１２が形成
され、低濃度Ｎ型領域１２上にＰ型領域１３が形成され
ている。Ｐ型領域１３の表面部にはＰ型コンタクト領域
１４と高濃度Ｎ型領域１５が交互に形成され、このＰ型
コンタクト領域１４と高濃度Ｎ型領域１５とは共にアノ
ード電極Ａにオーミック接続されている。また高濃度Ｎ
型基板１１はカソード電極Ｋにオーミック接続されてい
る。Ｐ型コンタクト領域１４−Ｐ型領域１３−低濃度Ｎ
型領域１２−高濃度Ｎ型基板１１でＰＩＮダイオードが
形成され、高濃度Ｎ型領域１５−Ｐ型領域１３−低濃度
Ｎ型領域１２−高濃度Ｎ型基板１１でＮＰＮバイポーラ
トランジスタが形成されている。ＮＰＮバイポーラトラ
ンジスタのベースとなるＰ型領域１３はＰ型コンタクト
領域１４を介してエミッタとなる高濃度Ｎ型領域１５に
接続されている。図１１は上記ダイオードを順バイアス
から逆バイアスにスイッチしたときのダイオードを流れ
る電流を時間の関数として示している。まず順バイアス
されている間に順方向電流Ｉf がダイオードを流れ、逆
バイアスにスイッチするとダイオードの逆回復時間ｔrr
の間だけ逆方向電流がダイオードを流れる。この逆回復
時間ｔrr中に流れる逆方向電流の時間積分（＝電荷
Ｑrr）は順バイアスしていた期間中に低濃度Ｎ型領域に
蓄積された少数キャリアの正孔であり、Ｉf が大きけれ
ばＱrrも大きくなり、ダイオードの逆回復特性が悪くな
る。図１０に示すＥＳＤでは順バイアス期間中にＰＩＮ
ダイオードを流れる電流Ｉf1以外に電流Ｉf2（＝Ｉf −
Ｉf1）がＮＰＮバイポーラトランジスタを流れる。即
ち、Ｐ型領域１３から低濃度Ｎ型領域１２へ正孔が注入
されるとそれに応じて電子が低濃度Ｎ型領域１２からＰ
型領域１３へ注入される。注入された電子がＰ型領域１
３を流れ、高濃度Ｎ型領域１５に達するとアノード電極
Ａへと流れ出してアノード電流の一部となる。従って図
１０に示す従来例は、高濃度Ｎ型領域１５が形成されて
いない単純なＰＩＮダイオードと比べると同じ電荷Ｑrr
量でも大きな順方向電流Ｉf を流すことができる。単純
なＰＩＮダイオードの順方向電流を図１０に示す従来例
と同じにすると、図１１のＸに示すように電荷Ｑrr量が
大きくなり、逆回復特性が悪化する。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ダイオードにあっては、ＮＰＮバイポーラトランジスタ
のコレクタ−エミッタが逆向きに使われており、電流増
幅率が低い。即ち、ＮＰＮバイポーラトランジスタのコ
レクタに当る低濃度Ｎ型領域１２の電位がエミッタに当
る高濃度Ｎ型領域１５の電位よりも低く、電子がコレク
タからベースに当るＰ型領域１３へ注入されるようにな
っている。コレクタに当る低濃度Ｎ型領域１２は不純物
濃度が低いので、低濃度Ｎ型領域１２からＰ型領域１３
へ電子が注入される注入効率が悪い。このため、Ｐ型領
域１３から低濃度Ｎ型領域１２へ多数の正孔が注入され
ても低濃度Ｎ型領域１２からＰ型領域１３へは少数の電
子しか注入されず、ＮＰＮバイポーラトランジスタの電
流増幅率が低い。その結果、ＮＰＮバイポーラトランジ
スタを流れる電流Ｉf2を十分大きくすることができない
という問題があった。
ダイオードにあっては、ＮＰＮバイポーラトランジスタ
のコレクタ−エミッタが逆向きに使われており、電流増
幅率が低い。即ち、ＮＰＮバイポーラトランジスタのコ
レクタに当る低濃度Ｎ型領域１２の電位がエミッタに当
る高濃度Ｎ型領域１５の電位よりも低く、電子がコレク
タからベースに当るＰ型領域１３へ注入されるようにな
っている。コレクタに当る低濃度Ｎ型領域１２は不純物
濃度が低いので、低濃度Ｎ型領域１２からＰ型領域１３
へ電子が注入される注入効率が悪い。このため、Ｐ型領
域１３から低濃度Ｎ型領域１２へ多数の正孔が注入され
ても低濃度Ｎ型領域１２からＰ型領域１３へは少数の電
子しか注入されず、ＮＰＮバイポーラトランジスタの電
流増幅率が低い。その結果、ＮＰＮバイポーラトランジ
スタを流れる電流Ｉf2を十分大きくすることができない
という問題があった。
【０００４】本発明は、このような従来の問題に着目し
てなされたもので、順方向電流を大きくすることができ
るとともに良好な逆回復特性を得ることができるダイオ
ードを提供することを目的とする。
てなされたもので、順方向電流を大きくすることができ
るとともに良好な逆回復特性を得ることができるダイオ
ードを提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１に、低濃度第１導電型領域と該低濃
度第１導電型領域上に形成した第２導電型領域との接合
でダイオード本体を形成し、前記第２導電型領域の表面
部に第１導電型アノード領域を形成し、該第１導電型ア
ノード領域の表面部の前記第２導電型領域に隣接しない
位置に高濃度第２導電型アノード領域を形成し、前記第
２導電型領域、第１導電型アノード領域及び高濃度第２
導電型アノード領域をアノード電極に接続してなること
を要旨とする。
に、本発明は、第１に、低濃度第１導電型領域と該低濃
度第１導電型領域上に形成した第２導電型領域との接合
でダイオード本体を形成し、前記第２導電型領域の表面
部に第１導電型アノード領域を形成し、該第１導電型ア
ノード領域の表面部の前記第２導電型領域に隣接しない
位置に高濃度第２導電型アノード領域を形成し、前記第
２導電型領域、第１導電型アノード領域及び高濃度第２
導電型アノード領域をアノード電極に接続してなること
を要旨とする。
【０００６】第２に、前記第１導電型アノード領域の形
成部以外の前記第２導電型領域の表面部の少なくとも一
部の領域に、高濃度第２導電型領域を形成し、該高濃度
第２導電型領域を前記アノード電極に接続してなること
を要旨とする。
成部以外の前記第２導電型領域の表面部の少なくとも一
部の領域に、高濃度第２導電型領域を形成し、該高濃度
第２導電型領域を前記アノード電極に接続してなること
を要旨とする。
【０００７】第３に、前記第１導電型アノード領域は複
数個形成し、前記高濃度第２導電型アノード領域は当該
複数個の第１導電型アノード領域の一部のみに形成して
なることを要旨とする。
数個形成し、前記高濃度第２導電型アノード領域は当該
複数個の第１導電型アノード領域の一部のみに形成して
なることを要旨とする。
【０００８】
【作用】上記構成において、第１に、ダイオード内に
は、第２導電型領域と低濃度第１導電型領域との接合で
形成されるダイオード本体の他に、高濃度第２導電型ア
ノード領域をエミッタ、第１導電型アノード領域をベー
ス、第２導電型領域をコレクタとしたバイポーラトラン
ジスタが形成されている。このバイポーラトランジスタ
はエミッタの不純物濃度が高いため、ベースへのキャリ
アの注入効率が大きく、電流増幅率が大きい。このた
め、順バイアス時に、ダイオード本体を流れる順方向電
流に、このバイポーラトランジスタで増幅された電流が
加わり、順方向電流が大きくなる。また、順バイアス時
に、低濃度第１導電型領域に蓄積される電荷量はその順
バイアス電圧に依存するので、順方向電流値を同一とし
たとき、本発明のダイオードは、従来例よりも蓄積電荷
量が少なくなって逆回復時間が短かくなる。
は、第２導電型領域と低濃度第１導電型領域との接合で
形成されるダイオード本体の他に、高濃度第２導電型ア
ノード領域をエミッタ、第１導電型アノード領域をベー
ス、第２導電型領域をコレクタとしたバイポーラトラン
ジスタが形成されている。このバイポーラトランジスタ
はエミッタの不純物濃度が高いため、ベースへのキャリ
アの注入効率が大きく、電流増幅率が大きい。このた
め、順バイアス時に、ダイオード本体を流れる順方向電
流に、このバイポーラトランジスタで増幅された電流が
加わり、順方向電流が大きくなる。また、順バイアス時
に、低濃度第１導電型領域に蓄積される電荷量はその順
バイアス電圧に依存するので、順方向電流値を同一とし
たとき、本発明のダイオードは、従来例よりも蓄積電荷
量が少なくなって逆回復時間が短かくなる。
【０００９】第２に、第１導電型アノード領域の形成部
以外の第２導電型領域の表面部の少なくとも一部の領域
に高濃度第２導電型領域を形成し、この高濃度第２導電
型領域をアノード電極に接続したので、順バイアス時
に、上記バイポーラトランジスタの高電流増幅率による
順方向電流の増大作用に加えて、第２導電型領域及び高
濃度第２導電型領域から低濃度第１導電型領域へ多数の
キャリアが注入されてダイオード本体側においても電流
が増大し、順方向電流が一層大きくなる。また、高濃度
第２導電型領域を形成することにより、キャリアに対す
る第２導電型領域の抵抗成分が小さくなり、ダイオード
が順バイアスから逆バイアスにスイッチされたとき、キ
ャリアが第２導電型領域からアノード電極へ速く流れ出
て、高濃度第２導電型アノード領域、第１導電型アノー
ド領域、第２導電型領域及び低濃度第１導電型領域で形
成されるサイリスタのターンオフが速くなり、その結
果、ダイオードの逆回復時間が一層短かくなる。
以外の第２導電型領域の表面部の少なくとも一部の領域
に高濃度第２導電型領域を形成し、この高濃度第２導電
型領域をアノード電極に接続したので、順バイアス時
に、上記バイポーラトランジスタの高電流増幅率による
順方向電流の増大作用に加えて、第２導電型領域及び高
濃度第２導電型領域から低濃度第１導電型領域へ多数の
キャリアが注入されてダイオード本体側においても電流
が増大し、順方向電流が一層大きくなる。また、高濃度
第２導電型領域を形成することにより、キャリアに対す
る第２導電型領域の抵抗成分が小さくなり、ダイオード
が順バイアスから逆バイアスにスイッチされたとき、キ
ャリアが第２導電型領域からアノード電極へ速く流れ出
て、高濃度第２導電型アノード領域、第１導電型アノー
ド領域、第２導電型領域及び低濃度第１導電型領域で形
成されるサイリスタのターンオフが速くなり、その結
果、ダイオードの逆回復時間が一層短かくなる。
【００１０】第３に、高濃度第２導電型アノード領域
を、複数個の第１導電型アノード領域の一部の表面部に
のみ形成することにより、前記と同様にバイポーラトラ
ンジスタの高電流増幅率作用により順方向電流が大きく
なる。また、高濃度第２導電型アノード領域、第１導電
型アノード領域、第２導電型領域及び低濃度第１導電型
領域で形成されるサイリスタにおける高濃度第２導電型
アノード領域と第１導電型アノード領域に対し第１導電
型アノード領域が並列に接続された構造となって第１導
電型アノード領域におけるキャリアに対する抵抗成分が
小さくなる。この結果、ダイオードが順バイアスから逆
バイアスにスイッチされたとき上記サイリスタのターン
オフが速くなり、ダイオードの逆回復時間が第２の発明
と同様に一層短かくなる。
を、複数個の第１導電型アノード領域の一部の表面部に
のみ形成することにより、前記と同様にバイポーラトラ
ンジスタの高電流増幅率作用により順方向電流が大きく
なる。また、高濃度第２導電型アノード領域、第１導電
型アノード領域、第２導電型領域及び低濃度第１導電型
領域で形成されるサイリスタにおける高濃度第２導電型
アノード領域と第１導電型アノード領域に対し第１導電
型アノード領域が並列に接続された構造となって第１導
電型アノード領域におけるキャリアに対する抵抗成分が
小さくなる。この結果、ダイオードが順バイアスから逆
バイアスにスイッチされたとき上記サイリスタのターン
オフが速くなり、ダイオードの逆回復時間が第２の発明
と同様に一層短かくなる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１乃至図６は、本発明の第１実施例を示す図で
ある。まず、図１を用いてダイオードの構成を説明す
る。高濃度Ｎ型基板１上に低濃度Ｎ型領域２が形成さ
れ、低濃度Ｎ型領域２上にＰ型領域３が形成されてい
る。Ｐ型領域３の表面部には複数のＮ型アノード領域４
が適宜間隔をおいて形成され、各Ｎ型アノード領域４の
表面部に高濃度Ｐ型アノード領域５がそれぞれ形成され
ている。Ｐ型領域３、Ｎ型アノード領域４及び高濃度Ｐ
型アノード領域５はアノード電極Ａに共通にオーミック
接続されている。図２は、上記ダイオードの等価回路を
示している。Ｐ型領域３−低濃度Ｎ型領域２−高濃度Ｎ
型基板１でＰＩＮダイオード（ダイオード本体）７が形
成されている。また、Ｎ型アノード領域４−Ｐ型領域３
−低濃度Ｎ型領域２−高濃度Ｎ型基板１でＮＰＮバイポ
ーラトランジスタ８が形成され、高濃度Ｐ型アノード領
域５−Ｎ型アノード領域４−Ｐ型領域３でＰＮＰバイポ
ーラトランジスタ９が形成されている。ＰＮＰバイポー
ラトランジスタ９とＮＰＮバイポーラトランジスタ８は
ＰＮＰＮサイリスタを構成している。Ｒp はＰ型領域３
における正孔に対する抵抗成分、Ｒn はＮ型アノード領
域４における電子に対する抵抗成分である。
する。図１乃至図６は、本発明の第１実施例を示す図で
ある。まず、図１を用いてダイオードの構成を説明す
る。高濃度Ｎ型基板１上に低濃度Ｎ型領域２が形成さ
れ、低濃度Ｎ型領域２上にＰ型領域３が形成されてい
る。Ｐ型領域３の表面部には複数のＮ型アノード領域４
が適宜間隔をおいて形成され、各Ｎ型アノード領域４の
表面部に高濃度Ｐ型アノード領域５がそれぞれ形成され
ている。Ｐ型領域３、Ｎ型アノード領域４及び高濃度Ｐ
型アノード領域５はアノード電極Ａに共通にオーミック
接続されている。図２は、上記ダイオードの等価回路を
示している。Ｐ型領域３−低濃度Ｎ型領域２−高濃度Ｎ
型基板１でＰＩＮダイオード（ダイオード本体）７が形
成されている。また、Ｎ型アノード領域４−Ｐ型領域３
−低濃度Ｎ型領域２−高濃度Ｎ型基板１でＮＰＮバイポ
ーラトランジスタ８が形成され、高濃度Ｐ型アノード領
域５−Ｎ型アノード領域４−Ｐ型領域３でＰＮＰバイポ
ーラトランジスタ９が形成されている。ＰＮＰバイポー
ラトランジスタ９とＮＰＮバイポーラトランジスタ８は
ＰＮＰＮサイリスタを構成している。Ｒp はＰ型領域３
における正孔に対する抵抗成分、Ｒn はＮ型アノード領
域４における電子に対する抵抗成分である。
【００１２】次に、上述のように構成されたダイオード
の作用を説明する。カソード電極Ｋに対してアノード電
極Ａに正の電圧を印加し、ダイオードを順バイアスした
ときを考える。まずＰ型領域３から正孔が低濃度Ｎ型領
域２へ注入され、順方向電流が流れる。正孔の注入によ
って電子が低濃度Ｎ型領域２からＰ型領域３へ注入され
る。注入された電子がＰ型領域３内を拡散し、Ｎ型アノ
ード領域４に到達する。順方向電流の小さい領域ではＮ
型アノード領域４に到達した電子がそのＮ型アノード領
域４を流れてアノード電極Ａに達するとアノード電流と
して流れる。このとき電子が抵抗成分Ｒn を受ける。順
方向電流が大きくなると注入される電子が増え、抵抗成
分Ｒn による電圧降下が大きくなる。その結果、ＰＮＰ
バイポーラトランジスタ９がターンオンし、電子が高濃
度Ｐ型アノード領域５へ注入される。この電子の注入に
よって高濃度Ｐ型アノード領域５からＮ型アノード領域
４へ正孔が注入される。即ち電流がＰＮＰバイポーラト
ランジスタ９によって増幅される。ＰＮＰバイポーラト
ランジスタ９は、そのエミッタに当る高濃度Ｐ型アノー
ド領域５の不純物濃度が高いために、ベースに当るＮ型
アノード領域４への正孔の注入効率が大きく、従って電
流増幅率が大きくなる。その結果、大きな順方向電流Ｉ
f が流れる。
の作用を説明する。カソード電極Ｋに対してアノード電
極Ａに正の電圧を印加し、ダイオードを順バイアスした
ときを考える。まずＰ型領域３から正孔が低濃度Ｎ型領
域２へ注入され、順方向電流が流れる。正孔の注入によ
って電子が低濃度Ｎ型領域２からＰ型領域３へ注入され
る。注入された電子がＰ型領域３内を拡散し、Ｎ型アノ
ード領域４に到達する。順方向電流の小さい領域ではＮ
型アノード領域４に到達した電子がそのＮ型アノード領
域４を流れてアノード電極Ａに達するとアノード電流と
して流れる。このとき電子が抵抗成分Ｒn を受ける。順
方向電流が大きくなると注入される電子が増え、抵抗成
分Ｒn による電圧降下が大きくなる。その結果、ＰＮＰ
バイポーラトランジスタ９がターンオンし、電子が高濃
度Ｐ型アノード領域５へ注入される。この電子の注入に
よって高濃度Ｐ型アノード領域５からＮ型アノード領域
４へ正孔が注入される。即ち電流がＰＮＰバイポーラト
ランジスタ９によって増幅される。ＰＮＰバイポーラト
ランジスタ９は、そのエミッタに当る高濃度Ｐ型アノー
ド領域５の不純物濃度が高いために、ベースに当るＮ型
アノード領域４への正孔の注入効率が大きく、従って電
流増幅率が大きくなる。その結果、大きな順方向電流Ｉ
f が流れる。
【００１３】図３に、本実施例のダイオード（図中、ａ
特性線）、図１０に示したＥＳＤ（ｂ特性線）及び単純
なＰＩＮダイオード（ｃ特性線）の順方向電流−電圧特
性を示す。順バイアス電圧Ｖf を一定にするとＥＳＤは
ＰＩＮダイオードよりもＮＰＮバイポーラトランジスタ
を流れる電流Ｉf2だけ多く電流が流れる。本実施例のダ
イオードは、そのＥＳＤよりもさらにＰＮＰＮサイリス
タを流れる電流Ｉf3だけ順方向電流Ｉf が大きくなる。
順バイアス電圧Ｖf によって低濃度Ｎ型領域２に蓄積さ
れる電荷Ｑrr量が決まるので、同一の順方向電流Ｉf の
値に対して本実施例のダイオードの方がＥＳＤよりもさ
らに蓄積電荷Ｑrr量が小さく逆回復特性が良くなる。ま
た、このときＰＮＰバイポーラトランジスタ９の電流増
幅率が大きいためにＩf3が大きい。
特性線）、図１０に示したＥＳＤ（ｂ特性線）及び単純
なＰＩＮダイオード（ｃ特性線）の順方向電流−電圧特
性を示す。順バイアス電圧Ｖf を一定にするとＥＳＤは
ＰＩＮダイオードよりもＮＰＮバイポーラトランジスタ
を流れる電流Ｉf2だけ多く電流が流れる。本実施例のダ
イオードは、そのＥＳＤよりもさらにＰＮＰＮサイリス
タを流れる電流Ｉf3だけ順方向電流Ｉf が大きくなる。
順バイアス電圧Ｖf によって低濃度Ｎ型領域２に蓄積さ
れる電荷Ｑrr量が決まるので、同一の順方向電流Ｉf の
値に対して本実施例のダイオードの方がＥＳＤよりもさ
らに蓄積電荷Ｑrr量が小さく逆回復特性が良くなる。ま
た、このときＰＮＰバイポーラトランジスタ９の電流増
幅率が大きいためにＩf3が大きい。
【００１４】図４には、本実施例のダイオードの製造工
程の一例を示す。まず、高濃度Ｎ型基板１上にエピタキ
シャル成長法を用いて低濃度Ｎ型領域２を形成し、その
低濃度Ｎ型領域２の表面側に熱拡散法等を用いてＰ型領
域３を形成する（ａ）。熱酸化法等を用いてＳｉＯ2 膜
１０を形成し、リソグラフィー法を用いてＳｉＯ2 膜１
０の所定部に窓１０ａを開ける（ｂ）。窓１０ａを介し
てイオン注入法等によりＰ型領域３の表面部にリン又は
ヒ素を導入し、熱拡散法を用いてＮ型アノード領域４を
形成する（ｃ）。再び窓１０ａを介してイオン注入法等
を用いてボロンを導入し、高濃度Ｐ型アノード領域５を
形成し、ＳｉＯ2 膜１０を除去する（ｄ）。最後にアノ
ード電極及びカソード電極を形成する。
程の一例を示す。まず、高濃度Ｎ型基板１上にエピタキ
シャル成長法を用いて低濃度Ｎ型領域２を形成し、その
低濃度Ｎ型領域２の表面側に熱拡散法等を用いてＰ型領
域３を形成する（ａ）。熱酸化法等を用いてＳｉＯ2 膜
１０を形成し、リソグラフィー法を用いてＳｉＯ2 膜１
０の所定部に窓１０ａを開ける（ｂ）。窓１０ａを介し
てイオン注入法等によりＰ型領域３の表面部にリン又は
ヒ素を導入し、熱拡散法を用いてＮ型アノード領域４を
形成する（ｃ）。再び窓１０ａを介してイオン注入法等
を用いてボロンを導入し、高濃度Ｐ型アノード領域５を
形成し、ＳｉＯ2 膜１０を除去する（ｄ）。最後にアノ
ード電極及びカソード電極を形成する。
【００１５】図５、図６には、図１に示した本実施例の
平面パターンの例を２種類示す。図５（ｂ）は同図
（ａ）のＡ−Ａ線断面図、図６（ｂ）は同図（ａ）のＢ
−Ｂ線断面図である。図５はストライプパターンの例で
ある。ストライプパターンは設計容易性が得られるが密
度を上げにくい。図６は丸セル、６角配置パターンの例
である。丸セルパターンはセル密度を上げることができ
るという利点がある。
平面パターンの例を２種類示す。図５（ｂ）は同図
（ａ）のＡ−Ａ線断面図、図６（ｂ）は同図（ａ）のＢ
−Ｂ線断面図である。図５はストライプパターンの例で
ある。ストライプパターンは設計容易性が得られるが密
度を上げにくい。図６は丸セル、６角配置パターンの例
である。丸セルパターンはセル密度を上げることができ
るという利点がある。
【００１６】図７には、本実施例のダイオードの使用回
路例を示す。この回路はＨブリッジ又は３相インバータ
の一部で、トランジスタＴ１，Ｔ２を用いて誘導負荷Ｌ
を流れる電流を制御するものである。各トランジスタＴ
１，Ｔ２のエミッタ・コレクタ間に本実施例のダイオー
ドＤ１，Ｄ２がそれぞれ並列接続されている。いま、例
えばトランジスタＴ１がオンしているとき、電流が図に
示すの方向に流れる。次にトランジスタＴ１がターン
オフすると誘導負荷Ｌの逆起電力によって図中の点の
電位が負に転じる。この負電位によってトランジスタＴ
２が破壊されないようにダイオードＤ２が用いられてい
る。即ちの電位が負に転じるとダイオードＤ２が順バ
イアスされて電流がの方向に流れる。その結果、点
の電位が−Ｖf にクランプされてトランジスタＴ２が保
護される。次にトランジスタＴ１が再びターンオンする
とダイオードＤ２の逆回復期間中だけ電流がの方向に
流れ、電源がトランジスタＴ１、ダイオードＤ２によっ
て短絡される。この期間中に流れる電流が大きいために
ダイオードＤ２の逆回復特性が悪いとトランジスタＴ１
が破壊される。しかるに本実施例のダイオードＤ２は前
述したように逆回復特性が良いので、電源短絡の期間を
短かくでき、トランジスタＴ１の破壊が防止される。
路例を示す。この回路はＨブリッジ又は３相インバータ
の一部で、トランジスタＴ１，Ｔ２を用いて誘導負荷Ｌ
を流れる電流を制御するものである。各トランジスタＴ
１，Ｔ２のエミッタ・コレクタ間に本実施例のダイオー
ドＤ１，Ｄ２がそれぞれ並列接続されている。いま、例
えばトランジスタＴ１がオンしているとき、電流が図に
示すの方向に流れる。次にトランジスタＴ１がターン
オフすると誘導負荷Ｌの逆起電力によって図中の点の
電位が負に転じる。この負電位によってトランジスタＴ
２が破壊されないようにダイオードＤ２が用いられてい
る。即ちの電位が負に転じるとダイオードＤ２が順バ
イアスされて電流がの方向に流れる。その結果、点
の電位が−Ｖf にクランプされてトランジスタＴ２が保
護される。次にトランジスタＴ１が再びターンオンする
とダイオードＤ２の逆回復期間中だけ電流がの方向に
流れ、電源がトランジスタＴ１、ダイオードＤ２によっ
て短絡される。この期間中に流れる電流が大きいために
ダイオードＤ２の逆回復特性が悪いとトランジスタＴ１
が破壊される。しかるに本実施例のダイオードＤ２は前
述したように逆回復特性が良いので、電源短絡の期間を
短かくでき、トランジスタＴ１の破壊が防止される。
【００１７】図８には、本発明の第２実施例を示す。本
実施例ではＮ型アノード領域４の形成部以外のＰ型領域
３の表面部に高濃度Ｐ型領域６が形成され、この高濃度
Ｐ型領域６もアノード電極Ａにオーミック接続されてい
る。順バイアス電圧Ｖf が大きくなると、この高濃度Ｐ
型領域６及びＰ型領域３から多数の正孔が低濃度Ｎ型領
域２へ注入されるために、前記第１実施例よりも順方向
電流がさらに大きくなる。また高濃度Ｐ型領域６の不純
物濃度を変えることで前記図２に示した正孔に対する抵
抗成分Ｒp の値を設定することが可能となる。抵抗成分
Ｒp を低く設定するとダイオードに逆バイアスを印加し
てサイリスタがターンオフしようとするときに正孔がＰ
型領域３からアノード電極Ａへ速く流れ出て、サイリス
タのターンオフを速くできる。その結果、ダイオードの
ターンオフ時間ｔrrを短かくできる。また高濃度Ｐ型領
域６がない場合には、サイリスタが前記図１中のＹで示
すエッジ部からターンオンし、電流が集中しやすいので
ｄＩ／ｄｔ耐量が小さくなることがある。しかし高濃度
Ｐ型領域６を設けることにより、エッジ部Ｙがターンオ
ンしにくくなり、ｄＩ／ｄｔ耐量が大きくなる。さらに
逆バイアス電圧が変化すると変位電流が抵抗成分Ｒp を
流れ、その結果、サイリスタが誤ターンオンすることが
考えられる。即ち、ダイオードのｄＶ／ｄｔ耐量がサイ
リスタ構造を集積することにより小さくなる可能性があ
る。しかし抵抗成分Ｒp の値を小さくすることによって
ｄＶ／ｄｔ耐量を大きくできる。
実施例ではＮ型アノード領域４の形成部以外のＰ型領域
３の表面部に高濃度Ｐ型領域６が形成され、この高濃度
Ｐ型領域６もアノード電極Ａにオーミック接続されてい
る。順バイアス電圧Ｖf が大きくなると、この高濃度Ｐ
型領域６及びＰ型領域３から多数の正孔が低濃度Ｎ型領
域２へ注入されるために、前記第１実施例よりも順方向
電流がさらに大きくなる。また高濃度Ｐ型領域６の不純
物濃度を変えることで前記図２に示した正孔に対する抵
抗成分Ｒp の値を設定することが可能となる。抵抗成分
Ｒp を低く設定するとダイオードに逆バイアスを印加し
てサイリスタがターンオフしようとするときに正孔がＰ
型領域３からアノード電極Ａへ速く流れ出て、サイリス
タのターンオフを速くできる。その結果、ダイオードの
ターンオフ時間ｔrrを短かくできる。また高濃度Ｐ型領
域６がない場合には、サイリスタが前記図１中のＹで示
すエッジ部からターンオンし、電流が集中しやすいので
ｄＩ／ｄｔ耐量が小さくなることがある。しかし高濃度
Ｐ型領域６を設けることにより、エッジ部Ｙがターンオ
ンしにくくなり、ｄＩ／ｄｔ耐量が大きくなる。さらに
逆バイアス電圧が変化すると変位電流が抵抗成分Ｒp を
流れ、その結果、サイリスタが誤ターンオンすることが
考えられる。即ち、ダイオードのｄＶ／ｄｔ耐量がサイ
リスタ構造を集積することにより小さくなる可能性があ
る。しかし抵抗成分Ｒp の値を小さくすることによって
ｄＶ／ｄｔ耐量を大きくできる。
【００１８】図９には、本発明の第３実施例を示す。本
実施例は、複数個形成されたＮ型アノード領域４の一部
の表面部のみに高濃度Ｐ型アノード領域５を形成し、他
の残りのＮ型アノード領域４の表面部には高濃度Ｐ型ア
ノード領域５を形成しないようにしたものである。この
ような構成により、本実施例は、図１のダイオードに、
図１０に示したＥＳＤを集積化したような構造となる。
このようにすると、本実施例のダイオードにおけるサイ
リスタを流れる電流の割合を任意に設定することが可能
となる。即ち、サイリスタとＥＳＤを集積することで前
記図２に示した電子に対する抵抗成分Ｒn が小さくな
る。その結果、サイリスタのターンオフ時間が短かくな
るとともに誤ターンオンしにくくなる。即ち、ダイオー
ドのターンオフ時間ｔrrを短かくすることができ、また
ｄＶ／ｄｔ耐量を大きくすることができる。
実施例は、複数個形成されたＮ型アノード領域４の一部
の表面部のみに高濃度Ｐ型アノード領域５を形成し、他
の残りのＮ型アノード領域４の表面部には高濃度Ｐ型ア
ノード領域５を形成しないようにしたものである。この
ような構成により、本実施例は、図１のダイオードに、
図１０に示したＥＳＤを集積化したような構造となる。
このようにすると、本実施例のダイオードにおけるサイ
リスタを流れる電流の割合を任意に設定することが可能
となる。即ち、サイリスタとＥＳＤを集積することで前
記図２に示した電子に対する抵抗成分Ｒn が小さくな
る。その結果、サイリスタのターンオフ時間が短かくな
るとともに誤ターンオンしにくくなる。即ち、ダイオー
ドのターンオフ時間ｔrrを短かくすることができ、また
ｄＶ／ｄｔ耐量を大きくすることができる。
【００１９】
【発明の効果】以上説明したように、各請求項記載の発
明によれば、それぞれ次のような効果を奏する。
明によれば、それぞれ次のような効果を奏する。
【００２０】請求項１記載の発明によれば、低濃度第１
導電型領域と該低濃度第１導電型領域上に形成した第２
導電型領域との接合でダイオード本体を形成し、前記第
２導電型領域の表面部に第１導電型アノード領域を形成
し、該第１導電型アノード領域の表面部の前記第２導電
型領域に隣接しない位置に高濃度第２導電型アノード領
域を形成し、前記第２導電型領域、第１導電型アノード
領域及び高濃度第２導電型アノード領域をアノード電極
に接続したため、ダイオード内には、ダイオード本体の
他に、高濃度第２導電型アノード領域をエミッタ、第１
導電型アノード領域をベース、第２導電型領域をコレク
タとしたバイポーラトランジスタが形成され、このバイ
ポーラトランジスタはエミッタの不純物濃度が高いた
め、ベースへのキャリアの注入効率が大きく、電流増幅
率が大きくなり、順バイアス時に、ダイオード本体側の
順方向電流にこのバイポーラトランジスタで増幅された
電流が加わって順方向電流を大きくすることができる。
また順バイアス時に低濃度第１導電型領域に蓄積される
電荷量はその順バイアス電圧に依存するので、順方向電
流値を同一としたとき、本発明のダイオードは、従来例
よりも蓄積電荷量が少なくなって逆回復時間を短かくす
ることができる。
導電型領域と該低濃度第１導電型領域上に形成した第２
導電型領域との接合でダイオード本体を形成し、前記第
２導電型領域の表面部に第１導電型アノード領域を形成
し、該第１導電型アノード領域の表面部の前記第２導電
型領域に隣接しない位置に高濃度第２導電型アノード領
域を形成し、前記第２導電型領域、第１導電型アノード
領域及び高濃度第２導電型アノード領域をアノード電極
に接続したため、ダイオード内には、ダイオード本体の
他に、高濃度第２導電型アノード領域をエミッタ、第１
導電型アノード領域をベース、第２導電型領域をコレク
タとしたバイポーラトランジスタが形成され、このバイ
ポーラトランジスタはエミッタの不純物濃度が高いた
め、ベースへのキャリアの注入効率が大きく、電流増幅
率が大きくなり、順バイアス時に、ダイオード本体側の
順方向電流にこのバイポーラトランジスタで増幅された
電流が加わって順方向電流を大きくすることができる。
また順バイアス時に低濃度第１導電型領域に蓄積される
電荷量はその順バイアス電圧に依存するので、順方向電
流値を同一としたとき、本発明のダイオードは、従来例
よりも蓄積電荷量が少なくなって逆回復時間を短かくす
ることができる。
【００２１】請求項２記載の発明によれば、前記第１導
電型アノード領域の形成部以外の前記第２導電型領域の
表面部の少なくとも一部の領域に、高濃度第２導電型領
域を形成し、該高濃度第２導電型領域を前記アノード電
極に接続したため、順バイアス時に、前記バイポーラト
ランジスタの高電流増幅率による順方向電流の増大作用
に加えて、第２導電型領域及び高濃度第２導電型領域か
ら低濃度第１導電型領域へ多数のキャリアが注入されて
ダイオード本体側においても電流が増大し、順方向電流
を一層大きくすることができる。また、高濃度第２導電
型領域を形成することにより、キャリアに対する第２導
電型領域の抵抗成分が小さくなり、ダイオードが順バイ
アスから逆バイアスにスイッチされたとき、キャリアが
第２導電型領域からアノード電極へ速く流れ出て、高濃
度第２導電型アノード領域、第１導電型アノード領域、
第２導電型領域及び低濃度第１導電型領域で形成される
サイリスタのターンオフが速くなり、ダイオードの逆回
復時間を一層短かくすることができる。
電型アノード領域の形成部以外の前記第２導電型領域の
表面部の少なくとも一部の領域に、高濃度第２導電型領
域を形成し、該高濃度第２導電型領域を前記アノード電
極に接続したため、順バイアス時に、前記バイポーラト
ランジスタの高電流増幅率による順方向電流の増大作用
に加えて、第２導電型領域及び高濃度第２導電型領域か
ら低濃度第１導電型領域へ多数のキャリアが注入されて
ダイオード本体側においても電流が増大し、順方向電流
を一層大きくすることができる。また、高濃度第２導電
型領域を形成することにより、キャリアに対する第２導
電型領域の抵抗成分が小さくなり、ダイオードが順バイ
アスから逆バイアスにスイッチされたとき、キャリアが
第２導電型領域からアノード電極へ速く流れ出て、高濃
度第２導電型アノード領域、第１導電型アノード領域、
第２導電型領域及び低濃度第１導電型領域で形成される
サイリスタのターンオフが速くなり、ダイオードの逆回
復時間を一層短かくすることができる。
【００２２】請求項３記載の発明によれば、前記第１導
電型アノード領域は複数個形成し、前記高濃度第２導電
型アノード領域は当該複数個の第１導電型アノード領域
の一部のみに形成したため、前記と同様にバイポーラト
ランジスタの高電流増幅率作用により順方向電流を大き
くすることができる。また、高濃度第２導電型アノード
領域、第１導電型アノード領域、第２導電型領域及び低
濃度第１導電型領域で形成されるサイリスタにおける高
濃度第２導電型アノード領域と第１導電型アノード領域
に対し第１導電型アノード領域が並列接続された構造と
なって第１導電型アノード領域におけるキャリアに対す
る抵抗成分が小さくなり、ダイオードが順バイアスから
逆バイアスにスイッチされたとき上記サイリスタのター
ンオフが速くなってダイオードの逆回復時間を請求項２
記載の発明と同様に一層短かくすることができる。
電型アノード領域は複数個形成し、前記高濃度第２導電
型アノード領域は当該複数個の第１導電型アノード領域
の一部のみに形成したため、前記と同様にバイポーラト
ランジスタの高電流増幅率作用により順方向電流を大き
くすることができる。また、高濃度第２導電型アノード
領域、第１導電型アノード領域、第２導電型領域及び低
濃度第１導電型領域で形成されるサイリスタにおける高
濃度第２導電型アノード領域と第１導電型アノード領域
に対し第１導電型アノード領域が並列接続された構造と
なって第１導電型アノード領域におけるキャリアに対す
る抵抗成分が小さくなり、ダイオードが順バイアスから
逆バイアスにスイッチされたとき上記サイリスタのター
ンオフが速くなってダイオードの逆回復時間を請求項２
記載の発明と同様に一層短かくすることができる。
【図１】本発明に係るダイオードの第１実施例を示す縦
断面図である。
断面図である。
【図２】上記第１実施例の等価回路を示す回路図であ
る。
る。
【図３】上記第１実施例の順方向電圧−順方向電流特性
を比較例とともに示す特性図である。
を比較例とともに示す特性図である。
【図４】上記第１実施例の製造方法の一例を示す工程図
である。
である。
【図５】上記第１実施例の平面パターンの一例を示す図
である。
である。
【図６】上記第１実施例の平面パターンの他の例を示す
図である。
図である。
【図７】上記第１実施例の使用例を示す回路図である。
【図８】本発明の第２実施例を示す縦断面図である。
【図９】本発明の第３実施例を示す縦断面図である。
【図１０】従来のダイオードを示す縦断面図である。
【図１１】上記従来例のスイッチング特性を示す特性図
である。
である。
１ 高濃度Ｎ型基板 ２ 低濃度Ｎ型領域 ３ Ｐ型領域 ４ Ｎ型アノード領域 ５ 高濃度Ｐ型アノード領域 ６ 高濃度Ｐ型領域 Ａ アノード電極 Ｋ カソード電極
Claims (3)
- 【請求項１】 低濃度第１導電型領域と該低濃度第１導
電型領域上に形成した第２導電型領域との接合でダイオ
ード本体を形成し、 前記第２導電型領域の表面部に第１導電型アノード領域
を形成し、 該第１導電型アノード領域の表面部の前記第２導電型領
域に隣接しない位置に高濃度第２導電型アノード領域を
形成し、 前記第２導電型領域、第１導電型アノード領域及び高濃
度第２導電型アノード領域をアノード電極に接続してな
ることを特徴とするダイオード。 - 【請求項２】 前記第１導電型アノード領域の形成部以
外の前記第２導電型領域の表面部の少なくとも一部の領
域に、高濃度第２導電型領域を形成し、該高濃度第２導
電型領域を前記アノード電極に接続してなることを特徴
とする請求項１記載のダイオード。 - 【請求項３】 前記第１導電型アノード領域は複数個形
成し、前記高濃度第２導電型アノード領域は当該複数個
の第１導電型アノード領域の一部のみに形成してなるこ
とを特徴とする請求項１記載のダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10515094A JP3240827B2 (ja) | 1994-05-19 | 1994-05-19 | ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10515094A JP3240827B2 (ja) | 1994-05-19 | 1994-05-19 | ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312427A JPH07312427A (ja) | 1995-11-28 |
| JP3240827B2 true JP3240827B2 (ja) | 2001-12-25 |
Family
ID=14399701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10515094A Expired - Fee Related JP3240827B2 (ja) | 1994-05-19 | 1994-05-19 | ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3240827B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006518107A (ja) * | 2003-02-18 | 2006-08-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置及びそのような装置の製造方法 |
| JP7471192B2 (ja) | 2020-10-01 | 2024-04-19 | 三菱電機株式会社 | 半導体装置 |
-
1994
- 1994-05-19 JP JP10515094A patent/JP3240827B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07312427A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054748A (en) | High voltage semiconductor power device | |
| US9064923B2 (en) | Bipolar semiconductor component with a fully depletable channel zone | |
| CN102593168B (zh) | 半导体器件和逆导igbt | |
| JP5206541B2 (ja) | 半導体装置およびその製造方法 | |
| US5369291A (en) | Voltage controlled thyristor | |
| JPH0693512B2 (ja) | 縦形ｍｏｓｆｅｔ | |
| JPS62115765A (ja) | 半導体装置 | |
| JPH0534834B2 (ja) | ||
| EP0043007B1 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| JP2970774B2 (ja) | 半導体デバイス | |
| JPS6016753B2 (ja) | 半導体スイツチング素子およびその制御方法 | |
| JPH08502858A (ja) | 電界効果により制御される半導体素子 | |
| JP3240827B2 (ja) | ダイオード | |
| CN115775829A (zh) | 半导体装置及半导体装置的制造方法 | |
| US5872391A (en) | Bipolar junction transistors having an increased safe operating area | |
| JPS63186475A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR100266388B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2660001B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JPS6132828B2 (ja) | ||
| JP2001144097A (ja) | 半導体装置 | |
| JPS6025905B2 (ja) | 半導体装置 | |
| JP3551153B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |