JP3239942B2 - デカップリングコンデンサ - Google Patents
デカップリングコンデンサInfo
- Publication number
- JP3239942B2 JP3239942B2 JP26966598A JP26966598A JP3239942B2 JP 3239942 B2 JP3239942 B2 JP 3239942B2 JP 26966598 A JP26966598 A JP 26966598A JP 26966598 A JP26966598 A JP 26966598A JP 3239942 B2 JP3239942 B2 JP 3239942B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode
- capacitor
- decoupling capacitor
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電子回路技術に関
し、特に高速動作を必要とする電子回路の動作電源の平
滑化を目的としたデカップリングコンデンサに関する。
し、特に高速動作を必要とする電子回路の動作電源の平
滑化を目的としたデカップリングコンデンサに関する。
【０００２】
【従来の技術】従来用いられていたこの種の技術とし
て、特開平４−２８４６８８号公報が挙げられる。チッ
プコンデンサ等のチップ部品を基板に実装する方法につ
いて説明されている。図３（ａ）は、同公報に開示され
たチップ部品実装方法を示す平面図、図３（ｂ）は、そ
の縦断面図である。まず、基板１０１の表面に印刷形成
された回路パターン１０２上の所定位置に穴をあけ、ス
ルーホール１０３を形成する。スルーホール１０３の周
囲の基板１０１の表面および裏面には、それぞれ小さな
リング状のランド１０４ａ，１０４ｂが形成される。基
板表面のランド１０４ａは信号パターンに接続されてお
り、基板裏面のランド１０４ｂは、例えばアースパター
ン等の回路パターンに接続されている。
て、特開平４−２８４６８８号公報が挙げられる。チッ
プコンデンサ等のチップ部品を基板に実装する方法につ
いて説明されている。図３（ａ）は、同公報に開示され
たチップ部品実装方法を示す平面図、図３（ｂ）は、そ
の縦断面図である。まず、基板１０１の表面に印刷形成
された回路パターン１０２上の所定位置に穴をあけ、ス
ルーホール１０３を形成する。スルーホール１０３の周
囲の基板１０１の表面および裏面には、それぞれ小さな
リング状のランド１０４ａ，１０４ｂが形成される。基
板表面のランド１０４ａは信号パターンに接続されてお
り、基板裏面のランド１０４ｂは、例えばアースパター
ン等の回路パターンに接続されている。
【０００３】その後、スルーホール１０３内に、表面電
極１０５ａおよび裏面電極１０５ｂが形成された円柱状
チップ部品１０５を縦にして挿入する。そして、チップ
部品１０５の表面電極１０５ａと基板表面のランド１０
４ａを半田１０６によって、また、裏面電極１０５ｂと
基板裏面のランド１０４ｂを半田１０７によってそれぞ
れ電気的、機械的に接続すれば、実装作業は終了する。
極１０５ａおよび裏面電極１０５ｂが形成された円柱状
チップ部品１０５を縦にして挿入する。そして、チップ
部品１０５の表面電極１０５ａと基板表面のランド１０
４ａを半田１０６によって、また、裏面電極１０５ｂと
基板裏面のランド１０４ｂを半田１０７によってそれぞ
れ電気的、機械的に接続すれば、実装作業は終了する。
【０００４】以上説明したように、本例はプリント基板
にチップ部品を内蔵させる実装方法についてのものであ
り、一方、部品として通常のプリント基板で使用できる
デカップリングコンデンサそのものの発明である本発明
とは異なるものである。
にチップ部品を内蔵させる実装方法についてのものであ
り、一方、部品として通常のプリント基板で使用できる
デカップリングコンデンサそのものの発明である本発明
とは異なるものである。
【０００５】その外、関連する文献として下記の如きも
のがあるが、ＩＣ／ＬＳＩパッケージ内に実装する方法
の提案で本発明とは異なる。
のがあるが、ＩＣ／ＬＳＩパッケージ内に実装する方法
の提案で本発明とは異なる。
【０００６】特開平０５ー３３５５０１号公報 特開平０６ー１８１２８１号公報 特開平０６ー３１０６４９号公報 特開平０９ー２３２３６９号公報
【０００７】
【発明が解決しようとする課題】高速動作を必要とする
電子回路の動作電源の平滑化を目的としたコンデンサ
は、一般的に数ｕＦと容量が大きなものとなっている
が、最近は電子回路が小型化、高速化されることによ
り、より周波数特性の良い、実装スペースの小さい部品
が要求されている。この要請に応えるために、例えば、
チップ型コンデンサ等が実用化されている。
電子回路の動作電源の平滑化を目的としたコンデンサ
は、一般的に数ｕＦと容量が大きなものとなっている
が、最近は電子回路が小型化、高速化されることによ
り、より周波数特性の良い、実装スペースの小さい部品
が要求されている。この要請に応えるために、例えば、
チップ型コンデンサ等が実用化されている。
【０００８】然し、この場合の構成においては、すなわ
ち電子回路を構成する電子回路基板上に実装しコンデン
サの各接続端子をパターンとスルーホールで電源層、グ
ランド層と接続するためインダクタンス特性が付加され
てしまい、チップコンデンサの周波数特性が劣化し期待
通りの効果が得られない問題があった。
ち電子回路を構成する電子回路基板上に実装しコンデン
サの各接続端子をパターンとスルーホールで電源層、グ
ランド層と接続するためインダクタンス特性が付加され
てしまい、チップコンデンサの周波数特性が劣化し期待
通りの効果が得られない問題があった。
【０００９】さらには、コンデンサは基本的に２端子で
構成されていて正極、負極と極性を有する場合があり、
実装時に誤って逆実装し部品を破壊してしまう問題もあ
る。
構成されていて正極、負極と極性を有する場合があり、
実装時に誤って逆実装し部品を破壊してしまう問題もあ
る。
【００１０】本発明の主たる目的は、コンデンサの形状
を小型化し回路基板に実装する際に必要とするスペース
を小さくし、また、回路基板の電源、グランド層とコン
デンサの接続によるインダクタンス特性を最小にし回路
基板の動作電源を平滑化することである。本発明の他の
目的は、極性のあるコンデンサ部品で実装時の誤実装、
誤接続の極性ミスによる破壊を防止することである。本
発明の他の目的は、実装時のコンデンサ脱落を防止する
ことである。
を小型化し回路基板に実装する際に必要とするスペース
を小さくし、また、回路基板の電源、グランド層とコン
デンサの接続によるインダクタンス特性を最小にし回路
基板の動作電源を平滑化することである。本発明の他の
目的は、極性のあるコンデンサ部品で実装時の誤実装、
誤接続の極性ミスによる破壊を防止することである。本
発明の他の目的は、実装時のコンデンサ脱落を防止する
ことである。
【００１１】
【課題を解決するための手段】本発明のデカップリング
コンデンサは、回路基板のスルーホールに挿入して使用
される小形形成のデカップリングコンデンサにおいて、
前記スルーホールの内径より小さい筒型の外壁電極と、
前記外壁電極の内部に充填された誘電体と、前記誘電体
の中心に設けられたコア電極と、前記コア電極を貫通し
て前記コア電極に接続されるとともに、ＩＣの信号端子
を挿入できる貫通穴が設けられた端子とを有する。
コンデンサは、回路基板のスルーホールに挿入して使用
される小形形成のデカップリングコンデンサにおいて、
前記スルーホールの内径より小さい筒型の外壁電極と、
前記外壁電極の内部に充填された誘電体と、前記誘電体
の中心に設けられたコア電極と、前記コア電極を貫通し
て前記コア電極に接続されるとともに、ＩＣの信号端子
を挿入できる貫通穴が設けられた端子とを有する。
【００１２】特に、コア電極に接続される端子は、貫通
穴の周囲に広がりかつ直径が前記回路基板のスルーホー
ルの直径よりも大きい笠型状の部分を有しており、これ
により、この笠型状の部分を、貫通穴の外側のコア電極
用の接続パッドとすることができるとともに、デカップ
リングコンデンサの誤実装や誤接続による破壊が有効に
防止され、しかも実装時のコンデンサ脱落が防止され
る。
穴の周囲に広がりかつ直径が前記回路基板のスルーホー
ルの直径よりも大きい笠型状の部分を有しており、これ
により、この笠型状の部分を、貫通穴の外側のコア電極
用の接続パッドとすることができるとともに、デカップ
リングコンデンサの誤実装や誤接続による破壊が有効に
防止され、しかも実装時のコンデンサ脱落が防止され
る。
【００１３】
【００１４】
【００１５】さらに、前記デカップリングコンデンサと
それが挿入されるスルーホールの横断面形状が円形のも
のであるのも本発明の好ましい実施態様である。
それが挿入されるスルーホールの横断面形状が円形のも
のであるのも本発明の好ましい実施態様である。
【００１６】また、前記デカップリングコンデンサとそ
れが挿入されるスルーホールの横断面形状が角形のもの
も考えられる。
れが挿入されるスルーホールの横断面形状が角形のもの
も考えられる。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明のデカップリ
ングコンデンサを示す縦断面図、図２はその外形図であ
る。
て図面を参照して説明する。図１は本発明のデカップリ
ングコンデンサを示す縦断面図、図２はその外形図であ
る。
【００１８】図１および２に示すように、本実施形態の
デカップリングコンデンサは、筒型の外壁電極２と、コ
ア電極７とを有する。外壁電極２は、基板９に設けられ
たスルーホール８の内径よりもやや小さく、デカップリ
ングコンデンサは、この外壁電極２をスルーホール８内
に挿入して使用される。外壁電極２の内部には誘電体３
が充填されており、さらに誘電体３の中心にはコア電極
７が設けられている。コア電極７には笠型端子１が接続
されている。笠型端子１は、コア電極７を貫通するとと
もに貫通穴であるスルーホール１０が形成された部分
と、スルーホール１０の周囲に広がり、かつ基板９のス
ルーホール１０の直径よりも大きな直径を有する、接続
パッドとなる笠型の部分とからなる。笠型端子１のスル
ーホール１０には、ＩＣパッケージ１１の電源端子１２
が挿入される。デカップリングコンデンサの横断面形状
は、一般に円形であるが角形のものでもよい。
デカップリングコンデンサは、筒型の外壁電極２と、コ
ア電極７とを有する。外壁電極２は、基板９に設けられ
たスルーホール８の内径よりもやや小さく、デカップリ
ングコンデンサは、この外壁電極２をスルーホール８内
に挿入して使用される。外壁電極２の内部には誘電体３
が充填されており、さらに誘電体３の中心にはコア電極
７が設けられている。コア電極７には笠型端子１が接続
されている。笠型端子１は、コア電極７を貫通するとと
もに貫通穴であるスルーホール１０が形成された部分
と、スルーホール１０の周囲に広がり、かつ基板９のス
ルーホール１０の直径よりも大きな直径を有する、接続
パッドとなる笠型の部分とからなる。笠型端子１のスル
ーホール１０には、ＩＣパッケージ１１の電源端子１２
が挿入される。デカップリングコンデンサの横断面形状
は、一般に円形であるが角形のものでもよい。
【００１９】以上説明したように本発明によれば、コン
デンサを筒形に構成しコンデンサの形状を小型化し電子
回路基板に実装する際に必要とするスペースを小さくて
すむようにし、筒の側面とコア部分を端子として電子回
路基板のスルーホールに実装し、スルーホールの外側に
コア端子用の接続パッドを設定することにより外部信号
と面で接続することになり、従来部品より接続によるイ
ンダクタンス特性が低く押さえられコンデンサのデカッ
プリング特性を十分に発揮すると共に高速回路動作によ
る電源、グランドノイズ等の影響を低減できる。
デンサを筒形に構成しコンデンサの形状を小型化し電子
回路基板に実装する際に必要とするスペースを小さくて
すむようにし、筒の側面とコア部分を端子として電子回
路基板のスルーホールに実装し、スルーホールの外側に
コア端子用の接続パッドを設定することにより外部信号
と面で接続することになり、従来部品より接続によるイ
ンダクタンス特性が低く押さえられコンデンサのデカッ
プリング特性を十分に発揮すると共に高速回路動作によ
る電源、グランドノイズ等の影響を低減できる。
【００２０】また、笠形端子の形状も本発明の特徴であ
って、これにより半田付けで固定されるまでの間の実装
時のコンデンサの脱落を防止すると共に、極性のある２
端子のコンデンサ部品で実装時の誤実装、誤接続の極性
ミスによる破壊を円筒側面とコアの極性を決めておくこ
とで有効に防止する事が出来る。
って、これにより半田付けで固定されるまでの間の実装
時のコンデンサの脱落を防止すると共に、極性のある２
端子のコンデンサ部品で実装時の誤実装、誤接続の極性
ミスによる破壊を円筒側面とコアの極性を決めておくこ
とで有効に防止する事が出来る。
【００２１】
【発明の効果】以上説明したように、本発明は、コンデ
ンサを筒形にし該筒の側面とコア部分を端子として電子
回路基板のスルーホールに実装できる大きさで作成し、
スルーホールの外側にコア端子用の接続パッドを設定す
ることにより外部信号と面で接続することになり従来部
品より接続によるインダクタンス特性が低く押さえられ
る。これにより、コンデンサのデカップリング特性を十
分に発揮し、高速回路動作による電源、グランドノイズ
等の影響を低減できる効果を奏する。
ンサを筒形にし該筒の側面とコア部分を端子として電子
回路基板のスルーホールに実装できる大きさで作成し、
スルーホールの外側にコア端子用の接続パッドを設定す
ることにより外部信号と面で接続することになり従来部
品より接続によるインダクタンス特性が低く押さえられ
る。これにより、コンデンサのデカップリング特性を十
分に発揮し、高速回路動作による電源、グランドノイズ
等の影響を低減できる効果を奏する。
【００２２】また、極性のある２端子のコンデンサ部品
で問題になる実装時の極性ミスによる破壊等も、筒側面
とコアの極性を決めておくことで誤実装、誤接続を有効
に解決できる効果を奏する。
で問題になる実装時の極性ミスによる破壊等も、筒側面
とコアの極性を決めておくことで誤実装、誤接続を有効
に解決できる効果を奏する。
【００２３】さらに、前記笠形端子の形状により、半田
付けで固定されるまでの間の実装時のコンデンサの脱落
を防止する効果がある。
付けで固定されるまでの間の実装時のコンデンサの脱落
を防止する効果がある。
【図１】本発明のデカップリングコンデンサの縦断面図
である。
である。
【図２】本発明のデカップリングコンデンサの一外形図
である。
である。
【図３】従来例のチップ部品実装方法の一実施例を示す
平面図（ａ）と断面図（ｂ）である。
平面図（ａ）と断面図（ｂ）である。
１ 笠形端子 ２ 外壁電極 ３ 誘電体部分 ４ 基板スルーホール ５ グランド層 ６ 電源層 ７ コア電極 ８ スルーホール内壁 ９ 基板 １０ スルーホール １１ ＩＣパッケージ １２ ＩＣ電源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/00 - 4/10 H01G 4/14 - 4/42 H01G 13/00 - 13/06
Claims (3)
- 【請求項１】 回路基板のスルーホールに挿入して使用
される小形形成のデカップリングコンデンサにおいて、 前記スルーホールの内径より小さい筒型の外壁電極と、 前記外壁電極の内部に充填された誘電体と、 前記誘電体の中心に設けられたコア電極と、 前記コア電極を貫通して前記コア電極に接続されるとと
もに、ＩＣの信号端子を挿入できる貫通穴が設けられた
端子とを含み、 前記端子は、前記貫通穴の周囲に広がりかつ直径が前記
回路基板のスルーホールの直径よりも大きい笠型状の部
分を有する ことを特徴とするデカップリングコンデン
サ。 - 【請求項２】 前記外壁電極および前記スルーホールの
横断面形状が円形のものである請求項１に記載のデカッ
プリングコンデンサ。 - 【請求項３】 前記外壁電極および前記スルーホールの
横断面形状が角形のものである請求項１に記載のデカッ
プリングコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26966598A JP3239942B2 (ja) | 1998-09-24 | 1998-09-24 | デカップリングコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26966598A JP3239942B2 (ja) | 1998-09-24 | 1998-09-24 | デカップリングコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000100657A JP2000100657A (ja) | 2000-04-07 |
| JP3239942B2 true JP3239942B2 (ja) | 2001-12-17 |
Family
ID=17475516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26966598A Expired - Fee Related JP3239942B2 (ja) | 1998-09-24 | 1998-09-24 | デカップリングコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239942B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335107A (ja) | 2001-05-08 | 2002-11-22 | Nec Corp | 伝送線路型コンポーネント |
-
1998
- 1998-09-24 JP JP26966598A patent/JP3239942B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000100657A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100363652B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
| JPH10289837A (ja) | 積層電子部品 | |
| US5657199A (en) | Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters | |
| JP3239942B2 (ja) | デカップリングコンデンサ | |
| JP2982539B2 (ja) | チップ型貫通コンデンサ | |
| JPH11220234A (ja) | 回路基板 | |
| EP1104225B1 (en) | Surface mounting component and mounted structure of surface mounting component | |
| JPH0231797Y2 (ja) | ||
| JPS62108594A (ja) | 混成集積回路 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP2853074B2 (ja) | 貫通コンデンサの取付け構造 | |
| JP2005302942A (ja) | 多層配線基板及びその製造方法 | |
| JP2888204B2 (ja) | 電子部品 | |
| JPH0220817Y2 (ja) | ||
| JPH07105609B2 (ja) | 回路装置 | |
| JP2656331B2 (ja) | カード用コイルインダクタンス | |
| JP3191529B2 (ja) | セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置 | |
| JPS59224197A (ja) | 湿式多層セラミツク基板 | |
| JPH1022703A (ja) | 誘電体フィルタ | |
| JPH0115151Y2 (ja) | ||
| JP2867723B2 (ja) | チップ形三端子コンデンサ | |
| JPH02214195A (ja) | 電子部品の実装方法 | |
| JPS6045009A (ja) | 積層セラミックコンデンサ | |
| JPH02301311A (ja) | チップ形ノイズ除去フィルタ | |
| JPH0576096U (ja) | 積層集積部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |