JP3238692B2 - ソフトウェア／ハードウェア複合方式を用いたデータ処理装置及び方法 - Google Patents
ソフトウェア／ハードウェア複合方式を用いたデータ処理装置及び方法Info
- Publication number
- JP3238692B2 JP3238692B2 JP2000130221A JP2000130221A JP3238692B2 JP 3238692 B2 JP3238692 B2 JP 3238692B2 JP 2000130221 A JP2000130221 A JP 2000130221A JP 2000130221 A JP2000130221 A JP 2000130221A JP 3238692 B2 JP3238692 B2 JP 3238692B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- graphic
- data processing
- destination address
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Color Image Communication Systems (AREA)
- Debugging And Monitoring (AREA)
- Image Generation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデータ処理装置及び
その方法に係り、具体的には、外部からＩＥＥＥ１３９
４標準バスを介して入力されるＥＩＡ−７７５ ＯＳＤ
（Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ａｌｌ
ｉａｎｃｅ−７７５ Ｏｎ ＳｃｒｅｅｎＤｉｓｐｌａ
ｙ）グラフィックデータをソフトウェア／ハードウェア
複合方式を用いて処理する装置及びその方法に関する。
その方法に係り、具体的には、外部からＩＥＥＥ１３９
４標準バスを介して入力されるＥＩＡ−７７５ ＯＳＤ
（Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ａｌｌ
ｉａｎｃｅ−７７５ Ｏｎ ＳｃｒｅｅｎＤｉｓｐｌａ
ｙ）グラフィックデータをソフトウェア／ハードウェア
複合方式を用いて処理する装置及びその方法に関する。
【０００２】
【従来の技術】図１は、従来のソフトウェア方式を採用
しているデータ処理装置のブロック構成図である。
しているデータ処理装置のブロック構成図である。
【０００３】外部から１３９４リンク１０を介して入力
されるＥＩＡ-７７５ ＯＳＤグラフィックデータは、Ｐ
ＣＩインタフェース（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐ
ｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｉｎｔｅｒｆａ
ｃｅ）１１を介してシステム標準バスであるＰＣＩバス
に送られる。このＰＣＩバスに送られたＥＩＡ-７７５
ＯＳＤグラフィックデータは、ＰＣＩ／ＡＧＰシステム
バス（ＰＣＩ／Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉ
ｃｓ Ｐｏｒｔ Ｓｙｓｔｅｍ Ｂｕｓ）インタフェース
１２を介してＣＰＵメモリ１３の一種であるＳＤＲＡＭ
に記録される。ＥＩＡ-７７５でフレームとして規定さ
れた可変長データはＣＰＵメモリ１３に順次記録され
る。各フレームは、ＯＳＤデータフォーマットに応じて
その数が変わるサブフレームで構成されている。
されるＥＩＡ-７７５ ＯＳＤグラフィックデータは、Ｐ
ＣＩインタフェース（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐ
ｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｉｎｔｅｒｆａ
ｃｅ）１１を介してシステム標準バスであるＰＣＩバス
に送られる。このＰＣＩバスに送られたＥＩＡ-７７５
ＯＳＤグラフィックデータは、ＰＣＩ／ＡＧＰシステム
バス（ＰＣＩ／Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉ
ｃｓ Ｐｏｒｔ Ｓｙｓｔｅｍ Ｂｕｓ）インタフェース
１２を介してＣＰＵメモリ１３の一種であるＳＤＲＡＭ
に記録される。ＥＩＡ-７７５でフレームとして規定さ
れた可変長データはＣＰＵメモリ１３に順次記録され
る。各フレームは、ＯＳＤデータフォーマットに応じて
その数が変わるサブフレームで構成されている。
【０００４】各サブフレームは、Ｓｅｔ_ＯＳＤ_ｐｉｘ
ｅｌ_ｆｏｒｍａｔ、４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_
ｂｉｔ_ＯＳＤ_ｄａｔａ、Ｕｎｃｏｍｐｒｅｓｓｅｄ_
１６_ｂｉｔ_ｄａｔａ、Ｆｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔ
ｈ_ｃｏｎｓｔａｎｔ及びＣｌｅａｒ_ＯＳＤで構成され
ている。各フレームの構成は、Ｓｅｔ_ＯＳＤ_ｐｉｘｅ
ｌ_ｆｏｒｍａｔのＯＳＤ_ｌａｙｏｕｔによって決定さ
れる。
ｅｌ_ｆｏｒｍａｔ、４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_
ｂｉｔ_ＯＳＤ_ｄａｔａ、Ｕｎｃｏｍｐｒｅｓｓｅｄ_
１６_ｂｉｔ_ｄａｔａ、Ｆｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔ
ｈ_ｃｏｎｓｔａｎｔ及びＣｌｅａｒ_ＯＳＤで構成され
ている。各フレームの構成は、Ｓｅｔ_ＯＳＤ_ｐｉｘｅ
ｌ_ｆｏｒｍａｔのＯＳＤ_ｌａｙｏｕｔによって決定さ
れる。
【０００５】例えば、ＥＩＡ-７７５で規定された４ビ
ットのカラーデータのためのＳｅｔ_ＯＳＤ_ｐｉｘｅｌ
_ｆｏｒｍａｔの場合、純ＯＳＤピクセルデータだけで
はなくピクセル当たりビット数、ピクセルの形態、カラ
ールックアップテーブル（ＣＬＵＴ）など各種の制御デ
ータも共に記録される。ＣＰＵ １４はこれらのデータ
を処理し、ＣＬＵＴデータはＣＰＵメモリ１３に格納さ
れる。
ットのカラーデータのためのＳｅｔ_ＯＳＤ_ｐｉｘｅｌ
_ｆｏｒｍａｔの場合、純ＯＳＤピクセルデータだけで
はなくピクセル当たりビット数、ピクセルの形態、カラ
ールックアップテーブル（ＣＬＵＴ）など各種の制御デ
ータも共に記録される。ＣＰＵ １４はこれらのデータ
を処理し、ＣＬＵＴデータはＣＰＵメモリ１３に格納さ
れる。
【０００６】連続的に入力される４_ｂｉｔ_ＯＳＤ_ｄ
ａｔａは、ディスプレーされる長方形の位置及びサイズ
データと実際のピクセルデータとを含む。ＣＰＵ １４
は、ピクセルデータ及びＣＬＵＴを用いて１６ビットの
ＯＳＤピクセルを形成し、これらのデータをカラーマト
リックス変換処理して変換されたデータをＣＰＵメモリ
１３に記録する。さらにＣＰＵ １４は、位置値に対応
するシステムメモリ１６の宛先アドレスを計算し、ＣＰ
Ｕメモリ１３からＯＳＤデータを読み出してＰＣＩ／Ａ
ＧＰシステムバスインタフェース１２、ＰＣＩインタフ
ェース１１及びメモリ管理装置（Ｍｅｍｏｒｙ Ｍａｎ
ａｇｅｍｅｎｔ Ｕｎｉｔ、以下、ＭＭＵ）１５を介し
てシステムメモリ１６の宛先アドレスに格納させる。グ
ラフィックプロセッサー１７は、システムメモリ１６か
らＭＭＵ １５を経由した最終のデータを読み出してビ
デオデータと混合し、ビデオデータと混合されたグラフ
ィックデータを出力する。
ａｔａは、ディスプレーされる長方形の位置及びサイズ
データと実際のピクセルデータとを含む。ＣＰＵ １４
は、ピクセルデータ及びＣＬＵＴを用いて１６ビットの
ＯＳＤピクセルを形成し、これらのデータをカラーマト
リックス変換処理して変換されたデータをＣＰＵメモリ
１３に記録する。さらにＣＰＵ １４は、位置値に対応
するシステムメモリ１６の宛先アドレスを計算し、ＣＰ
Ｕメモリ１３からＯＳＤデータを読み出してＰＣＩ／Ａ
ＧＰシステムバスインタフェース１２、ＰＣＩインタフ
ェース１１及びメモリ管理装置（Ｍｅｍｏｒｙ Ｍａｎ
ａｇｅｍｅｎｔ Ｕｎｉｔ、以下、ＭＭＵ）１５を介し
てシステムメモリ１６の宛先アドレスに格納させる。グ
ラフィックプロセッサー１７は、システムメモリ１６か
らＭＭＵ １５を経由した最終のデータを読み出してビ
デオデータと混合し、ビデオデータと混合されたグラフ
ィックデータを出力する。
【０００７】図２は、従来のハードウェア方式を採用し
ているデータ処理装置のブロック構成図である。
ているデータ処理装置のブロック構成図である。
【０００８】外部から１３９４リンク２０を介して入力
されるＥＩＡ-７７５ ＯＳＤグラフィックデータは、Ｃ
ＰＵ２５の助力を受けずにパーサー（Ｐａｒｓｅｒ）２
１と呼ばれる別途のハードウェアで処理される。したが
って、ＥＩＡ−７７５ ＯＳＤグラフィックデータは、
ＰＣＩインタフェース２２、ＰＣＩ／ＡＧＰ システム
バスインタフェース２３を経由しないために、システム
のバンド幅にはまったく影響しない。このように処理さ
れたデータはＭＭＵ ２６を介してシステムメモリ２７
に直接的に格納される。グラフィックプロセッサー２８
は、システムメモリ２７からＭＭＵ ２６を経由した最
終データを読み出してビデオデータと混合し、ビデオデ
ータと混合されたグラフィックデータを出力する。
されるＥＩＡ-７７５ ＯＳＤグラフィックデータは、Ｃ
ＰＵ２５の助力を受けずにパーサー（Ｐａｒｓｅｒ）２
１と呼ばれる別途のハードウェアで処理される。したが
って、ＥＩＡ−７７５ ＯＳＤグラフィックデータは、
ＰＣＩインタフェース２２、ＰＣＩ／ＡＧＰ システム
バスインタフェース２３を経由しないために、システム
のバンド幅にはまったく影響しない。このように処理さ
れたデータはＭＭＵ ２６を介してシステムメモリ２７
に直接的に格納される。グラフィックプロセッサー２８
は、システムメモリ２７からＭＭＵ ２６を経由した最
終データを読み出してビデオデータと混合し、ビデオデ
ータと混合されたグラフィックデータを出力する。
【０００９】図１のようにグラフィックデータがソフト
ウェア方式によって処理されると、ＥＩＡ-７７５ ＯＳ
ＤグラフィックデータはＰＣＩインタフェース１１を介
してＣＰＵ １４で処理されるので、ＰＣＩシステムの
バンド幅を大いに占めることになる。すなわち、データ
の処理中にＰＣＩバスを２回も経る結果となり、これ
は、全体的なシステム性能の低下につながる。
ウェア方式によって処理されると、ＥＩＡ-７７５ ＯＳ
ＤグラフィックデータはＰＣＩインタフェース１１を介
してＣＰＵ １４で処理されるので、ＰＣＩシステムの
バンド幅を大いに占めることになる。すなわち、データ
の処理中にＰＣＩバスを２回も経る結果となり、これ
は、全体的なシステム性能の低下につながる。
【００１０】かかるシステム性能の低下を防止するた
め、システム動作周波数を高めたり、或いはシステムバ
スの幅を広げる方法が提案されている。ところが、シス
テム動作周波数が高まると、データ処理速度を上げるた
めその分多くのゲート素子の使用が必要となり、その結
果、チップで占めるゲート素子の面積が増大する。この
ため、設計に際し動作時間の同期が困難になり、テスト
時間及び設計時間が長引く問題があった。
め、システム動作周波数を高めたり、或いはシステムバ
スの幅を広げる方法が提案されている。ところが、シス
テム動作周波数が高まると、データ処理速度を上げるた
めその分多くのゲート素子の使用が必要となり、その結
果、チップで占めるゲート素子の面積が増大する。この
ため、設計に際し動作時間の同期が困難になり、テスト
時間及び設計時間が長引く問題があった。
【００１１】図２のようにグラフィックデータがハード
ウェア方式により処理されると、高速のデータ処理が可
能となるだけでなく、システム標準バスであるＰＣＩバ
スを用いないため、システムのバンド幅にまったく影響
しない。ところが、複雑なＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_
ｆｏｒｍａｔの最初の両３２-ｂｉｔデータをハードウ
ェア方式で分析且つ処理するため、ハードウェアを構成
する時に付加ゲートが必要となり、設計及びデバッグが
難しくなる問題があった。さらに、誤り訂正能力の点か
らも、ソフトウェア方式では誤り訂正ができるのに対
し、ハードウェア方式ではそれが難しい問題があった。
ウェア方式により処理されると、高速のデータ処理が可
能となるだけでなく、システム標準バスであるＰＣＩバ
スを用いないため、システムのバンド幅にまったく影響
しない。ところが、複雑なＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_
ｆｏｒｍａｔの最初の両３２-ｂｉｔデータをハードウ
ェア方式で分析且つ処理するため、ハードウェアを構成
する時に付加ゲートが必要となり、設計及びデバッグが
難しくなる問題があった。さらに、誤り訂正能力の点か
らも、ソフトウェア方式では誤り訂正ができるのに対
し、ハードウェア方式ではそれが難しい問題があった。
【００１２】
【発明が解決しようとする課題】本発明は上記事情に鑑
みて成されたものであり、その第１目的は、外部からＩ
ＥＥＥ １３９４標準バスを介して入力されるＥＩＡ-７
７５ ＯＳＤグラフィックデータをソフトウェア／ハー
ドウェア複合方式を用いて処理するデータ処理装置を提
供することである。
みて成されたものであり、その第１目的は、外部からＩ
ＥＥＥ １３９４標準バスを介して入力されるＥＩＡ-７
７５ ＯＳＤグラフィックデータをソフトウェア／ハー
ドウェア複合方式を用いて処理するデータ処理装置を提
供することである。
【００１３】本発明の第２目的は、外部からＩＥＥＥ
１３９４標準バスを介して入力されるＥＩＡ-７７５ Ｏ
ＳＤグラフィックデータをソフトウェア／ハードウェア
複合方式を用いて処理するデータ処理方法を提供するこ
とである。
１３９４標準バスを介して入力されるＥＩＡ-７７５ Ｏ
ＳＤグラフィックデータをソフトウェア／ハードウェア
複合方式を用いて処理するデータ処理方法を提供するこ
とである。
【００１４】
【課題を解決するための手段】本発明の第１目的を達成
するため、本発明からは、インタラプト制御信号に基づ
き外部からＩＥＥＥ １３９４標準バスを介して入力さ
れるグラフィックデータのうち所定のデータを分析し、
且つそれを処理して制御情報を出力する第１データ処理
部と、外部からＩＥＥＥ １３９４標準バスを介してグ
ラフィックデータが入力されると前記所定のデータを処
理するためのインタラプト信号を出力し、前記第１デー
タ処理部から出力される制御情報に基づき、前記所定の
データ以外のグラフィックの宛先アドレス及びサイズを
計算する第２データ処理部と、前記宛先アドレス及びサ
イズが計算されたグラフィックデータをビデオデータと
混合するグラフィック処理部とを含むソフトウェア／ハ
ードウェア複合方式を用いたデータ処理装置が提供され
る。
するため、本発明からは、インタラプト制御信号に基づ
き外部からＩＥＥＥ １３９４標準バスを介して入力さ
れるグラフィックデータのうち所定のデータを分析し、
且つそれを処理して制御情報を出力する第１データ処理
部と、外部からＩＥＥＥ １３９４標準バスを介してグ
ラフィックデータが入力されると前記所定のデータを処
理するためのインタラプト信号を出力し、前記第１デー
タ処理部から出力される制御情報に基づき、前記所定の
データ以外のグラフィックの宛先アドレス及びサイズを
計算する第２データ処理部と、前記宛先アドレス及びサ
イズが計算されたグラフィックデータをビデオデータと
混合するグラフィック処理部とを含むソフトウェア／ハ
ードウェア複合方式を用いたデータ処理装置が提供され
る。
【００１５】本発明の第２目的を達成するため、本発明
からは、外部からＩＥＥＥ １３９４標準バスを介して
入力されるグラフィックデータのうち所定のデータを分
析且つ処理して制御情報を出力するためのインタラプト
制御信号を発生させる第１ステップ と、前記制御情報
に基づき、外部からＩＥＥＥ １３９４標準バスを介し
て入力されるグラフィックデータの宛先アドレス及びサ
イズを計算する第２ステップと、メモリの前記計算され
た宛先アドレスに前記グラフィックデータのサイズを格
納させる第３ステップとを含むソフトウェア／ハードウ
ェア複合方式を用いたデータ処理方法が提供される。
からは、外部からＩＥＥＥ １３９４標準バスを介して
入力されるグラフィックデータのうち所定のデータを分
析且つ処理して制御情報を出力するためのインタラプト
制御信号を発生させる第１ステップ と、前記制御情報
に基づき、外部からＩＥＥＥ １３９４標準バスを介し
て入力されるグラフィックデータの宛先アドレス及びサ
イズを計算する第２ステップと、メモリの前記計算され
た宛先アドレスに前記グラフィックデータのサイズを格
納させる第３ステップとを含むソフトウェア／ハードウ
ェア複合方式を用いたデータ処理方法が提供される。
【００１６】
【発明の実施の形態】以下、添付した図面に基づき、本
発明について詳細に説明する。
発明について詳細に説明する。
【００１７】図３は、本発明に係るソフトウェア／ハー
ドウェア複合方式を用いたデータ処理装置のブロック構
成図である。
ドウェア複合方式を用いたデータ処理装置のブロック構
成図である。
【００１８】図３に示されたように、本発明に係るデー
タ処理装置は、１３９４リンク３０と、外部から１３９
４リンク３０を介して入力されるＥＩＡ-７７５ ＯＳＤ
グラフィックデータを処理及び制御するデータ処理部３
１と、ＰＣＩインタフェース３２と、ＰＣＩ／ＡＧＰシ
ステムバスインタフェース３３と、ＣＰＵ ３４と、Ｃ
ＰＵメモリ３５と、ＭＭＵ ３６と、システムメモリ３
７及びグラフィックプロセッサー３８を含む。
タ処理装置は、１３９４リンク３０と、外部から１３９
４リンク３０を介して入力されるＥＩＡ-７７５ ＯＳＤ
グラフィックデータを処理及び制御するデータ処理部３
１と、ＰＣＩインタフェース３２と、ＰＣＩ／ＡＧＰシ
ステムバスインタフェース３３と、ＣＰＵ ３４と、Ｃ
ＰＵメモリ３５と、ＭＭＵ ３６と、システムメモリ３
７及びグラフィックプロセッサー３８を含む。
【００１９】前記データ処理部３１は、外部から１３９
４リンク３０を介して入力されるＥＩＡ-７７５ ＯＳＤ
グラフィックデータを格納するための１３９４先入れ先
出しメモリ（以下、１３９４ ＦＩＦＯ）３１−１と、
前記１３９４ ＦＩＦＯ ３１-１に格納されたＥＩＡ-７
７５ ＯＳＤグラフィックデータを処理及び制御するパ
ーサー３１-２と、パーサー３１-２の制御下にグラフィ
ックデータのうちＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍ
ａｔの最初両３２ビットデータを格納するためのＰＣＩ
ＦＩＦＯ ３１−３と 、前記パーサー３１−２で処理
された４／８ビットのデータに対する１６ビットのデー
タを指定するアドレスが格納されるＣＬＵＴ ３１−４
と、前記ＣＬＵＴ ３１-４のデータをカラーマトリック
ス変換処理するマトリックス変換部３１-５及び前記パ
ーサー３１-２で処理されたデータをシステムメモリ３
７に格納させるために制御を行なうダイレクトメモリア
クセス回路（以下、ＤＭＡ回路）３１-６を含む。
４リンク３０を介して入力されるＥＩＡ-７７５ ＯＳＤ
グラフィックデータを格納するための１３９４先入れ先
出しメモリ（以下、１３９４ ＦＩＦＯ）３１−１と、
前記１３９４ ＦＩＦＯ ３１-１に格納されたＥＩＡ-７
７５ ＯＳＤグラフィックデータを処理及び制御するパ
ーサー３１-２と、パーサー３１-２の制御下にグラフィ
ックデータのうちＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍ
ａｔの最初両３２ビットデータを格納するためのＰＣＩ
ＦＩＦＯ ３１−３と 、前記パーサー３１−２で処理
された４／８ビットのデータに対する１６ビットのデー
タを指定するアドレスが格納されるＣＬＵＴ ３１−４
と、前記ＣＬＵＴ ３１-４のデータをカラーマトリック
ス変換処理するマトリックス変換部３１-５及び前記パ
ーサー３１-２で処理されたデータをシステムメモリ３
７に格納させるために制御を行なうダイレクトメモリア
クセス回路（以下、ＤＭＡ回路）３１-６を含む。
【００２０】以下、図３に示されたデータ処理装置の動
作について詳細に説明する。１３９４ ＦＩＦＯ ３１-
１は、外部から１３９４リンク３０を介して入力される
ＥＩＡ-７７５ ＯＳＤグラフィックデータを格納する。
作について詳細に説明する。１３９４ ＦＩＦＯ ３１-
１は、外部から１３９４リンク３０を介して入力される
ＥＩＡ-７７５ ＯＳＤグラフィックデータを格納する。
【００２１】パーサー３１-２は、前記１３９４ ＦＩＦ
Ｏ３１-１からＥＩＡ-７７５ ＯＳＤグラフィックデー
タを読み出し、Ｓｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａ
ｔ、４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_ｂｉｔ_ＯＳＤ_ｄ
ａｔａ、Ｕｎｃｏｍｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｄａ
ｔａ、Ｆｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏｎｓｔａ
ｎｔ及びＣｌｅａｒ_ＯＳＤなどのサブフレームを処理
する。
Ｏ３１-１からＥＩＡ-７７５ ＯＳＤグラフィックデー
タを読み出し、Ｓｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａ
ｔ、４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_ｂｉｔ_ＯＳＤ_ｄ
ａｔａ、Ｕｎｃｏｍｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｄａ
ｔａ、Ｆｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏｎｓｔａ
ｎｔ及びＣｌｅａｒ_ＯＳＤなどのサブフレームを処理
する。
【００２２】特に、フレームのヘッドを表わすＳｅｔ_
ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａｔの最初の両３２ビット
データはＰＣＩ ＦＩＦＯ ３１-３に格納される。格納
が完了されると、前記パーサー３１-２は、ＰＣＩイン
タフェース３２及びＰＣＩ／ＡＧＰシステムバスインタ
フェース３３を介してＣＰＵ ３４にインタラプトを発
生して、ＰＣＩ ＦＩＦＯ ３１-３に格納されたデータ
を処理する。
ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａｔの最初の両３２ビット
データはＰＣＩ ＦＩＦＯ ３１-３に格納される。格納
が完了されると、前記パーサー３１-２は、ＰＣＩイン
タフェース３２及びＰＣＩ／ＡＧＰシステムバスインタ
フェース３３を介してＣＰＵ ３４にインタラプトを発
生して、ＰＣＩ ＦＩＦＯ ３１-３に格納されたデータ
を処理する。
【００２３】ＣＰＵ ３４で分析されたＳｅｔ_ＯＳＤ_
ｐｉｘｅｌ_ｆｏｒｍａｔデータは、ＰＣＩ／ＡＧＰシ
ステムバスインタフェース３３及びＰＣＩインタフェー
ス３２を介してパーサー３１-２の制御機能レジスター
（Ｃｏｎｔｒｏｌ Ｆｕｎｃｔｉｏｎ Ｒｅｇｉｓｔｅ
ｒ、以下、ＣＦＲ、図示省略）に格納される。このパー
サー３１-２のＣＦＲに格納されたＳｅｔ_ＯＳＤ_ｐｉ
ｘｅｌ_ｆｏｒｍａｔデータの制御情報に基づき、残余
のサブフレームが処理される。
ｐｉｘｅｌ_ｆｏｒｍａｔデータは、ＰＣＩ／ＡＧＰシ
ステムバスインタフェース３３及びＰＣＩインタフェー
ス３２を介してパーサー３１-２の制御機能レジスター
（Ｃｏｎｔｒｏｌ Ｆｕｎｃｔｉｏｎ Ｒｅｇｉｓｔｅ
ｒ、以下、ＣＦＲ、図示省略）に格納される。このパー
サー３１-２のＣＦＲに格納されたＳｅｔ_ＯＳＤ_ｐｉ
ｘｅｌ_ｆｏｒｍａｔデータの制御情報に基づき、残余
のサブフレームが処理される。
【００２４】パーサー３１-２はＣＦＲに格納されたレ
ジスター値に基づき、ＥＩＡ-７７５で規定されたデー
タ処理動作を行なう。パーサー３１-２のＣＦＲに格納
されたレジスターデータが４ビットカラーフォーマット
データまたは８ビットカラーフォーマットデータである
場合にはそのデータがＣＬＵＴ ３１-４にロードされ、
ＣＬＵＴ ３１-４より４／８ビットピクセルデータに関
するアドレス情報が読み出される。
ジスター値に基づき、ＥＩＡ-７７５で規定されたデー
タ処理動作を行なう。パーサー３１-２のＣＦＲに格納
されたレジスターデータが４ビットカラーフォーマット
データまたは８ビットカラーフォーマットデータである
場合にはそのデータがＣＬＵＴ ３１-４にロードされ、
ＣＬＵＴ ３１-４より４／８ビットピクセルデータに関
するアドレス情報が読み出される。
【００２５】そしてパーサー３１-２は、連続するサブ
フレームである４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_ｂｉｔ
_ＯＳＤ_ｄａｔａを１３９４ ＦＩＦＯ ３１-１から読
み出してシステムメモリ３７に記録されるサブフレーム
の宛先アドレス及びサイズを計算し、その結果をＤＭＡ
回路３１-６のＣＦＲに記録する。加えて、前記パーサ
ー３１-２は、ＣＬＵＴ ３１-４のアドレスとして使用
された４_ｂｉｔ_ＯＳＤ_ｄａｔａまたは８_ｂｉｔ_Ｏ
ＳＤ_ｄａｔａが指定する位置の１３９４リンク３０か
らＯＳＤピクセルデータを読み出す。マトリックス変換
部３１-５はパーサー３１-２により読み出されたＯＳＤ
ピクセルデータをカラースペース変換処理し、該変換処
理されたＯＳＤピクセルデータをＤＭＡ回路３１-６を
介してシステムメモリ３７の宛先アドレスに格納させ
る。
フレームである４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_ｂｉｔ
_ＯＳＤ_ｄａｔａを１３９４ ＦＩＦＯ ３１-１から読
み出してシステムメモリ３７に記録されるサブフレーム
の宛先アドレス及びサイズを計算し、その結果をＤＭＡ
回路３１-６のＣＦＲに記録する。加えて、前記パーサ
ー３１-２は、ＣＬＵＴ ３１-４のアドレスとして使用
された４_ｂｉｔ_ＯＳＤ_ｄａｔａまたは８_ｂｉｔ_Ｏ
ＳＤ_ｄａｔａが指定する位置の１３９４リンク３０か
らＯＳＤピクセルデータを読み出す。マトリックス変換
部３１-５はパーサー３１-２により読み出されたＯＳＤ
ピクセルデータをカラースペース変換処理し、該変換処
理されたＯＳＤピクセルデータをＤＭＡ回路３１-６を
介してシステムメモリ３７の宛先アドレスに格納させ
る。
【００２６】ＥＩＡ-７７５で規定されたＳｅｔ_ＯＳＤ
_ｐｉｘｅｌ_ｆｏｒｍａｔデータが４ビットピクセルフ
ォーマットデータ、または８ビットピクセルフォーマッ
トデータである場合、ＣＬＵＴが与えられる。サブフレ
ームである４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_ｂｉｔ_Ｏ
ＳＤ_ｄａｔａに含まれたＯＳＤピクセルデータは、実
際のデータではなく、ＣＬＵＴ ３１-４に格納された１
６ビットＯＳＤピクセルデータを指定するアドレス情報
である。そこで、ＣＬＵＴ ３１-４は１６ビットＯＳＤ
ピクセルデータを格納するメモリと言える。
_ｐｉｘｅｌ_ｆｏｒｍａｔデータが４ビットピクセルフ
ォーマットデータ、または８ビットピクセルフォーマッ
トデータである場合、ＣＬＵＴが与えられる。サブフレ
ームである４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_ｂｉｔ_Ｏ
ＳＤ_ｄａｔａに含まれたＯＳＤピクセルデータは、実
際のデータではなく、ＣＬＵＴ ３１-４に格納された１
６ビットＯＳＤピクセルデータを指定するアドレス情報
である。そこで、ＣＬＵＴ ３１-４は１６ビットＯＳＤ
ピクセルデータを格納するメモリと言える。
【００２７】マトリックス変換部３１-５は、２つのカ
ラースペースであるＳＭＰＴＥ（Ｓｏｃｉｅｔｙ Ｍｏ
ｔｉｏｎ Ｐｉｃｔｕｒｅ ＆ Ｔｅｌｅｖｉｓｉｏｎ Ｅ
ｎｇｉｎｅｅｒｓ）２７４ｍと２ＳＭＰＴＥ １７０ｍ
との間でカラースペース変換処理を行なう。
ラースペースであるＳＭＰＴＥ（Ｓｏｃｉｅｔｙ Ｍｏ
ｔｉｏｎ Ｐｉｃｔｕｒｅ ＆ Ｔｅｌｅｖｉｓｉｏｎ Ｅ
ｎｇｉｎｅｅｒｓ）２７４ｍと２ＳＭＰＴＥ １７０ｍ
との間でカラースペース変換処理を行なう。
【００２８】パーサー３１-２のＣＦＲに格納されたデ
ータがＵｎｃｏｍｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｆｏｒ
ｍａｔデータの場合にはＣＬＵＴ ３１-４に格納された
データを用いる必要がないため、パーサー３１−２のＣ
ＦＲから読み出されたＵｎｃｏｍｐｒｅｓｓｅｄ_１６_
ｂｉｔ_ｆｏｒｍａｔデータがマトリックス変換部３１-
５に送られ、マトリックス変換部３１-５でカラースペ
ース変換処理された後に、ＤＭＡ回路３１-６を介して
システムメモリ３７の宛先アドレスに格納される。
ータがＵｎｃｏｍｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｆｏｒ
ｍａｔデータの場合にはＣＬＵＴ ３１-４に格納された
データを用いる必要がないため、パーサー３１−２のＣ
ＦＲから読み出されたＵｎｃｏｍｐｒｅｓｓｅｄ_１６_
ｂｉｔ_ｆｏｒｍａｔデータがマトリックス変換部３１-
５に送られ、マトリックス変換部３１-５でカラースペ
ース変換処理された後に、ＤＭＡ回路３１-６を介して
システムメモリ３７の宛先アドレスに格納される。
【００２９】パーサー３１-２のＣＦＲに格納されたレ
ジスターデータがＦｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃ
ｏｎｓｔａｎｔまたはＣｌｅａｒ_ＯＳＤデータの場
合、パーサー３１-２のＣＦＲからＦｉｌｌ_ｖａｌｕｅ
または０のピクセルデータが読み出され、その値がＤＭ
Ａ回路３１-６を介してシステムメモリ３７の宛先アド
レスに格納される。
ジスターデータがＦｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃ
ｏｎｓｔａｎｔまたはＣｌｅａｒ_ＯＳＤデータの場
合、パーサー３１-２のＣＦＲからＦｉｌｌ_ｖａｌｕｅ
または０のピクセルデータが読み出され、その値がＤＭ
Ａ回路３１-６を介してシステムメモリ３７の宛先アド
レスに格納される。
【００３０】グラフィックプロセッサー３８は、システ
ムメモリ３７からＭＭＵ ３６を経由した最終のデータ
を読み出し、それをビデオデータと混合して混合された
グラフィックデータを出力する。
ムメモリ３７からＭＭＵ ３６を経由した最終のデータ
を読み出し、それをビデオデータと混合して混合された
グラフィックデータを出力する。
【００３１】図４及び図５は、本発明に係るソフトウェ
ア／ハードウェア複合方式を用いたデータ処理方法の動
作プロセスを示すフローチャートである。
ア／ハードウェア複合方式を用いたデータ処理方法の動
作プロセスを示すフローチャートである。
【００３２】図４、５に示されたように、本発明に係る
データ処理方法は、１３９４ ＦＩＦＯにＯＳＤグラフ
ィックデータが格納されているかどうかをチェックする
ステップ（４０）と、１３９４ ＦＩＦＯにＯＳＤグラ
フィックデータが格納されているならそこからＯＳＤグ
ラフィックデータを読み出すステップ（４１）と、新た
なフレームが検出されたかどうかをチェックするステッ
プ（４２）と、新たなフレームが検出された場合、その
うちＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａｔの最初の
両３２ビットデータをＰＣＩ ＦＩＦＯに格納させるス
テップ（４３）と、ＣＰＵ にインタラプトを発生させ
るステップ（４４）と、パーサーのＣＦＲに格納された
データが４ビットカラーフォーマットデータ、或いは８
ビットカラーフォーマットデータであるかをチェックす
るステップ（４５）、Ｙｅｓであれば、１３９４ ＦＩ
ＦＯから４ビットカラーフォーマットデータ、或いは８
ビットカラーフォーマットデータを読み出してＣＬＵＴ
にロードさせるステップ（４６）と、ＣＬＵＴから４／
８ビットピクセルデータに対するアドレスを読み出して
１６ビットピクセルデータを出力するステップ（４７）
と、ステップ４５のチェック結果Ｎｏであればパーサー
のＣＦＲに格納されたデータがＵｎｃｏｍｐｒｅｓｓｅ
ｄ_１６_ｂｉｔ_ｐｉｘｅｌ_ｆｏｒｍａｔデータである
かどうかをチェックするステップ（４８）と、Ｙｅｓで
あれば、１３９４ ＦＩＦＯからＵｎｃｏｍｐｒｅｓｓ
ｅｄ_１６_ｂｉｔ_ｐｉｘｅｌ_ｆｏｒｍａｔデータを読
み出すステップ（４９）と、ステップ４８のチェック結
果ＮｏであればパーサーのＣＦＲに格納されたデータが
Ｆｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏｎｓｔａｎｔデ
ータまたはＣｌｅａｒ_ＯＳＤデータであるかをチェッ
クするステップ（５０）と、Ｙｅｓであれば、１３９４
ＦＩＦＯからＦｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏｎ
ｓｔａｎｔデータまたはＣｌｅａｒ_ＯＳＤデータを読
み出すステップ（５１）と、ステップ４７、ステップ４
９またはステップ５１のデータをＤＭＡ回路に送るステ
ップ（５２）と、ＯＳＤピクセルデータをカラーマトリ
ックス変換処理するステップ（５３）と、カラーマトリ
ックス変換処理されたＯＳＤピクセルデータをＤＭＡ回
路に送るステップ（５４）及びＤＭＡ回路に送られたＯ
ＳＤピクセルデータをシステムメモリに格納するステッ
プ（５５）を含む。
データ処理方法は、１３９４ ＦＩＦＯにＯＳＤグラフ
ィックデータが格納されているかどうかをチェックする
ステップ（４０）と、１３９４ ＦＩＦＯにＯＳＤグラ
フィックデータが格納されているならそこからＯＳＤグ
ラフィックデータを読み出すステップ（４１）と、新た
なフレームが検出されたかどうかをチェックするステッ
プ（４２）と、新たなフレームが検出された場合、その
うちＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａｔの最初の
両３２ビットデータをＰＣＩ ＦＩＦＯに格納させるス
テップ（４３）と、ＣＰＵ にインタラプトを発生させ
るステップ（４４）と、パーサーのＣＦＲに格納された
データが４ビットカラーフォーマットデータ、或いは８
ビットカラーフォーマットデータであるかをチェックす
るステップ（４５）、Ｙｅｓであれば、１３９４ ＦＩ
ＦＯから４ビットカラーフォーマットデータ、或いは８
ビットカラーフォーマットデータを読み出してＣＬＵＴ
にロードさせるステップ（４６）と、ＣＬＵＴから４／
８ビットピクセルデータに対するアドレスを読み出して
１６ビットピクセルデータを出力するステップ（４７）
と、ステップ４５のチェック結果Ｎｏであればパーサー
のＣＦＲに格納されたデータがＵｎｃｏｍｐｒｅｓｓｅ
ｄ_１６_ｂｉｔ_ｐｉｘｅｌ_ｆｏｒｍａｔデータである
かどうかをチェックするステップ（４８）と、Ｙｅｓで
あれば、１３９４ ＦＩＦＯからＵｎｃｏｍｐｒｅｓｓ
ｅｄ_１６_ｂｉｔ_ｐｉｘｅｌ_ｆｏｒｍａｔデータを読
み出すステップ（４９）と、ステップ４８のチェック結
果ＮｏであればパーサーのＣＦＲに格納されたデータが
Ｆｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏｎｓｔａｎｔデ
ータまたはＣｌｅａｒ_ＯＳＤデータであるかをチェッ
クするステップ（５０）と、Ｙｅｓであれば、１３９４
ＦＩＦＯからＦｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏｎ
ｓｔａｎｔデータまたはＣｌｅａｒ_ＯＳＤデータを読
み出すステップ（５１）と、ステップ４７、ステップ４
９またはステップ５１のデータをＤＭＡ回路に送るステ
ップ（５２）と、ＯＳＤピクセルデータをカラーマトリ
ックス変換処理するステップ（５３）と、カラーマトリ
ックス変換処理されたＯＳＤピクセルデータをＤＭＡ回
路に送るステップ（５４）及びＤＭＡ回路に送られたＯ
ＳＤピクセルデータをシステムメモリに格納するステッ
プ（５５）を含む。
【００３３】さらに本発明のステップ４４は、ＣＰＵ処
理を行なうステップ（４４−１）と、パーサーでインタ
ラプトが発生されたかどうかをチェックするステップ
（４４−２）と、ＰＣＩ ＦＩＦＯからＳｅｔ_ＯＳＤ_
ｐｉｘｅｌ_ｆｏｒｍａｔの最初の両３２ビットデータ
を読み出すステップ（４４-３）と、前記読み出された
データを分析するステップ（４４-４）及びこの分析結
果をパーサーのＣＦＲに格納させるステップ（４４-
５）を含む。
理を行なうステップ（４４−１）と、パーサーでインタ
ラプトが発生されたかどうかをチェックするステップ
（４４−２）と、ＰＣＩ ＦＩＦＯからＳｅｔ_ＯＳＤ_
ｐｉｘｅｌ_ｆｏｒｍａｔの最初の両３２ビットデータ
を読み出すステップ（４４-３）と、前記読み出された
データを分析するステップ（４４-４）及びこの分析結
果をパーサーのＣＦＲに格納させるステップ（４４-
５）を含む。
【００３４】以下、図４及び図５に基づき、本発明につ
いて詳細に説明する。
いて詳細に説明する。
【００３５】まず、外部から１３９４リンクを介して入
力されるＥＩＡ-７７５ ＯＳＤグラフィックデータが１
３９４ ＦＩＦＯに格納されているかどうかをチェック
して（４０）、ＥＩＡ-７７５ ＯＳＤグラフィックデー
タが格納されている場合それを読み出す（４１）。
力されるＥＩＡ-７７５ ＯＳＤグラフィックデータが１
３９４ ＦＩＦＯに格納されているかどうかをチェック
して（４０）、ＥＩＡ-７７５ ＯＳＤグラフィックデー
タが格納されている場合それを読み出す（４１）。
【００３６】読み出されたＯＳＤグラフィックデータか
ら新たなフレームが検出されると（４２）、検出された
フレームのうちＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａ
ｔの最初の両３２ビットデータをＰＣＩ ＦＩＦＯに格
納する（４３）。
ら新たなフレームが検出されると（４２）、検出された
フレームのうちＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａ
ｔの最初の両３２ビットデータをＰＣＩ ＦＩＦＯに格
納する（４３）。
【００３７】ＰＣＩ ＦＩＦＯへのデータ格納が完了さ
れると、インタラプトが発生されてＣＰＵに送られる
（４４）。
れると、インタラプトが発生されてＣＰＵに送られる
（４４）。
【００３８】通常のデータ処理動作を行なっていた（４
４−１）ＣＰＵは、 パーサーからインタラプトが発生
されたかどうかをチェックする（４４-２）。
４−１）ＣＰＵは、 パーサーからインタラプトが発生
されたかどうかをチェックする（４４-２）。
【００３９】パーサーからインタラプトが発生されたこ
とが検出されると、ＣＰＵはＰＣＩＦＩＦＯからＳｅｔ
_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａｔデータの最初の両３
２ビットデータを読み出し（４４−３）、それを分析す
る（４４−４）。
とが検出されると、ＣＰＵはＰＣＩＦＩＦＯからＳｅｔ
_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａｔデータの最初の両３
２ビットデータを読み出し（４４−３）、それを分析す
る（４４−４）。
【００４０】次に、分析された結果をＰＣＩインタフェ
ースを介してパーサーのＣＦＲに格納させる（４４-
５）。
ースを介してパーサーのＣＦＲに格納させる（４４-
５）。
【００４１】次に、パーサーのＣＦＲに格納されたデー
タが４／８ビットカラーフォーマットデータであるかど
うかをチェックする（４５）。
タが４／８ビットカラーフォーマットデータであるかど
うかをチェックする（４５）。
【００４２】パーサーのＣＦＲに格納されたデータが４
／８ビットカラーフォーマットの場合、１３９４ ＦＩ
ＦＯから４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_ｂｉｔ_ＯＳ
Ｄ_ｄａｔａをＣＬＵＴにロードし（４６）、４_ｂｉｔ
_ＯＳＤ_ｄａｔａ、８_ｂｉｔ_ＯＳＤ_ｄａｔａに関す
るアドレス情報を読み出して１６ビットピクセルデータ
を出力する（４７）。４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_
ｂｉｔ_ＯＳＤ_ｄａｔａにはディスプレーされる長方形
の位置情報が含まれており、パーサーはこの４_ｂｉｔ_
ＯＳＤ_ｄａｔａ、８_ｂｉｔ_ＯＳＤ_ｄａｔａに基づ
き、システムメモリの宛先アドレスを計算する。
／８ビットカラーフォーマットの場合、１３９４ ＦＩ
ＦＯから４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_ｂｉｔ_ＯＳ
Ｄ_ｄａｔａをＣＬＵＴにロードし（４６）、４_ｂｉｔ
_ＯＳＤ_ｄａｔａ、８_ｂｉｔ_ＯＳＤ_ｄａｔａに関す
るアドレス情報を読み出して１６ビットピクセルデータ
を出力する（４７）。４_ｂｉｔ_ＯＳＤ_ｄａｔａ、８_
ｂｉｔ_ＯＳＤ_ｄａｔａにはディスプレーされる長方形
の位置情報が含まれており、パーサーはこの４_ｂｉｔ_
ＯＳＤ_ｄａｔａ、８_ｂｉｔ_ＯＳＤ_ｄａｔａに基づ
き、システムメモリの宛先アドレスを計算する。
【００４３】パーサーのＣＦＲに格納されたデータがＵ
ｎｃｏｍｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｐｉｘｅｌ_ｆｏ
ｒｍａｔデータの場合、１３９４ ＦＩＦＯからこのＵ
ｎｃｏｍｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｐｉｘｅｌ_ｆｏ
ｒｍａｔデータが読み出される（４８、４９）。
ｎｃｏｍｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｐｉｘｅｌ_ｆｏ
ｒｍａｔデータの場合、１３９４ ＦＩＦＯからこのＵ
ｎｃｏｍｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｐｉｘｅｌ_ｆｏ
ｒｍａｔデータが読み出される（４８、４９）。
【００４４】パーサーのＣＦＲに格納されたデータがＦ
ｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏｎｓｔａｎｔデー
タまたはＣｌｅａｒ_ＯＳＤデータの場合には、１３９
４ ＦＩＦＯからＦｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏ
ｎｓｔａｎｔデータ、Ｃｌｅａｒ_ＯＳＤデータが読み
出される（５０、５１）。
ｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏｎｓｔａｎｔデー
タまたはＣｌｅａｒ_ＯＳＤデータの場合には、１３９
４ ＦＩＦＯからＦｉｌｌ_ｒｅｇｉｏｎ_ｗｉｔｈ_ｃｏ
ｎｓｔａｎｔデータ、Ｃｌｅａｒ_ＯＳＤデータが読み
出される（５０、５１）。
【００４５】ステップ４７、４９、５１のデータは、パ
ーサーにより記録されるシステムメモリの宛先アドレス
及びサイズが計算されて、ＤＭＡ回路のＣＦＲに格納さ
れ、必要であれば、このデータにカラーマトリックス変
換処理が施される（５２、５３）。
ーサーにより記録されるシステムメモリの宛先アドレス
及びサイズが計算されて、ＤＭＡ回路のＣＦＲに格納さ
れ、必要であれば、このデータにカラーマトリックス変
換処理が施される（５２、５３）。
【００４６】次に、カラーマトリックス変換処理された
ＯＳＤピクセルデータがＤＭＡ回路に送られてシステム
メモリの宛先アドレスに格納され、新たなフレーム待ち
モードに戻る（５４、５５）。
ＯＳＤピクセルデータがＤＭＡ回路に送られてシステム
メモリの宛先アドレスに格納され、新たなフレーム待ち
モードに戻る（５４、５５）。
【００４７】
【発明の効果】以上述べたように、本発明は、システム
バスのバンド幅を多く占めるＣＬＵＴ、４_ｂｉｔ_ＯＳ
Ｄ_ｄａｔａ、８_ｂｉｔ_ＯＳＤ_ｄａｔａ、Ｕｎｃｏｍ
ｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｄａｔａ、Ｆｉｌｌ_ｒｅ
ｇｉｏｎ_ｗｉｔｈ_ｃｏｎｓｔａｎｔ、Ｃｌｅａｒ_Ｏ
ＳＤなどのサブフレームのグラフィックピクセルデータ
はＰＣＩバスを経由させずにハードウェア方式を用いて
処理し、複雑なＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａ
ｔの最初の両３２ビットデータはソフトウェア方式を用
いて処理しているので、既存のシステム資源を活用する
ことができ、システムのバンド幅を縮めることができ
る。これにより、コンパクトなハードウェアが具現で
き、チップで占める面積を縮めることができ、誤り訂正
及びデバッグが容易となる。
バスのバンド幅を多く占めるＣＬＵＴ、４_ｂｉｔ_ＯＳ
Ｄ_ｄａｔａ、８_ｂｉｔ_ＯＳＤ_ｄａｔａ、Ｕｎｃｏｍ
ｐｒｅｓｓｅｄ_１６_ｂｉｔ_ｄａｔａ、Ｆｉｌｌ_ｒｅ
ｇｉｏｎ_ｗｉｔｈ_ｃｏｎｓｔａｎｔ、Ｃｌｅａｒ_Ｏ
ＳＤなどのサブフレームのグラフィックピクセルデータ
はＰＣＩバスを経由させずにハードウェア方式を用いて
処理し、複雑なＳｅｔ_ＯＳＤ_ｐｉｘｅｌ_ｆｏｒｍａ
ｔの最初の両３２ビットデータはソフトウェア方式を用
いて処理しているので、既存のシステム資源を活用する
ことができ、システムのバンド幅を縮めることができ
る。これにより、コンパクトなハードウェアが具現で
き、チップで占める面積を縮めることができ、誤り訂正
及びデバッグが容易となる。
【図１】従来のソフトウェア方式を採用しているデータ
処理装置のブロック構成図である。
処理装置のブロック構成図である。
【図２】従来のハードウェア方式を採用しているデータ
処理装置のブロック構成図である
処理装置のブロック構成図である
【図３】本発明に係るソフトウェア／ハードウェア複合
方式を用いたデータ処理装置のブロック構成図である。
方式を用いたデータ処理装置のブロック構成図である。
【図４】本発明に係るソフトウェア／ハードウェア複合
方式を用いたデータ処理方法の動作プロセスを示すフロ
ーチャートである。
方式を用いたデータ処理方法の動作プロセスを示すフロ
ーチャートである。
【図５】図４に続くフローチャートである。
３０ １３９４リンク ３１ データ処理部 ３１−１ １３９４ ＦＩＦＯ ３１−２ パーサー ３１−３ ＰＣＩ ＦＩＦＯ ３１−４ ＣＬＵＴ ３１−５ マトリックス変換部 ３１−６ ＤＭＡ回路 ３２ ＰＣＩインタフェース ３３ ＰＣＩ／ＡＧＰシステムバスインタフェース ３４ ＣＰＵ ３６ ＭＭＵ ３７ システムメモリ ３８ グラフィックプロセッサー
Claims (8)
- 【請求項１】 インタラプト制御信号に基づき、外部か
らＩＥＥＥ １３９４標準バスを介して入力されるグラ
フィックデータのうち所定のデータを分析且つ処理して
制御情報を出力する第１データ処理部と、 外部からＩＥＥＥ １３９４標準バスを介してグラフィ
ックデータが入力されると前記所定のデータを処理する
ためのインタラプト制御信号を出力し、前記第１データ
処理部から出力される制御情報に基づき、前記所定のデ
ータ以外のグラフィックの宛先アドレス及びサイズを計
算する第２データ処理部と、 前記宛先アドレス及びサイズが計算されたグラフィック
データをビデオデータと混合するグラフィック処理部と
を含むソフトウェア／ハードウェア複合方式を用いたデ
ータ処理装置。 - 【請求項２】 前記第１データ処理部と第２データ処理
部との間でデータをやり取りするためのデータインタフ
ェース装置をさらに含むことを特徴とする請求項１に記
載のソフトウェア／ハードウェア複合方式を用いたデー
タ処理装置。 - 【請求項３】 前記第２データ処理部により計算された
宛先アドレスに前記グラフィックデータのサイズを格納
するメモリをさらに含むことを特徴とする請求項１に記
載のソフトウェア／ハードウェア複合方式を用いたデー
タ処理装置。 - 【請求項４】 前記第２データ処理部は、 外部から前記ＩＥＥＥ １３９４標準バスを介して入力
されるグラフィックデータを格納する第１格納手段と、 前記グラフィックデータのうち所定のデータを格納する
第２格納手段と、 インタラプト制御信号を発生させて前記第２格納手段に
格納された所定のデータを前記第１データ処理部に送
り、前記第１データ処理部の制御情報に基づき、前記第
１格納手段に格納されたグラフィックデータの宛先アド
レス及びサイズを計算するパーサーと、 前記パーサーで処理された所定のグラフィックデータの
宛先アドレスが格納されるカラールックアップテーブル
と、 前記カラールックアップテーブルに格納されるグラフィ
ックデータをカラースペース変換処理するマトリックス
変換部と、 前記パーサー及びマトリックス変換部で処理されたグラ
フィックデータを前記第２格納手段に格納させるために
制御を行なう制御部とを含むことを特徴とする請求項１
に記載のソフトウェア／ハードウェア複合方式を用いた
データ処理装置。 - 【請求項５】 外部からＩＥＥＥ １３９４標準バスを
介して入力されるグラフィックデータのうち所定のデー
タを分析且つ処理して制御情報を出力するためのインタ
ラプト制御信号を発生させる第１ステップと、 前記制御情報に基づき、外部からＩＥＥＥ １３９４標
準バスを介して入力されるグラフィックデータの宛先ア
ドレス及びサイズを計算する第２ステップと、 メモリの前記計算された宛先アドレスに前記グラフィッ
クデータのサイズを格納させる第３ステップとを含むソ
フトウェア／ハードウェア複合方式を用いたデータ処理
方法。 - 【請求項６】 前記第１ステップの制御情報が４／８ビ
ットカラーフォーマットデータの場合、前記第２ステッ
プで前記４／８ビットカラーフォーマットデータの宛先
アドレス及び所定のビット数のグラフィックデータが出
力してマトリックス変換処理した後に前記メモリに格納
させることを特徴とする請求項５に記載のソフトウェア
／ハードウェア複合方式を用いたデータ処理方法。 - 【請求項７】 前記第１ステップの制御情報が圧縮され
てない１６ビットのピクセルフォーマットデータの場
合、前記第２ステップで前記フォーマットデータの宛先
アドレス及びサイズを計算し、前記メモリの宛先アドレ
スに前記グラフィックデータのサイズを格納することを
特徴とする請求項５に記載のソフトウェア／ハードウェ
ア複合方式を用いたデータ処理方法。 - 【請求項８】 前記第１ステップの制御情報がＦｉｌｌ
／Ｃｌｅａｒ領域のＯＳＤデータの場合、第２ステップ
で前記フォーマットデータの宛先アドレス及びサイズを
計算して前記メモリの宛先アドレスに前記グラフィック
データのサイズを格納することを特徴とする請求項５に
記載のソフトウェア／ハードウェア複合方式を用いたデ
ータ処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR17162/1999 | 1999-05-13 | ||
| KR1019990017162A KR100601606B1 (ko) | 1999-05-13 | 1999-05-13 | 소프트웨어/하드웨어 복합 방식을 이용한 데이터 처리장치 및방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001014450A JP2001014450A (ja) | 2001-01-19 |
| JP3238692B2 true JP3238692B2 (ja) | 2001-12-17 |
Family
ID=19585286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130221A Expired - Fee Related JP3238692B2 (ja) | 1999-05-13 | 2000-04-28 | ソフトウェア／ハードウェア複合方式を用いたデータ処理装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6693638B1 (ja) |
| EP (1) | EP1052596A3 (ja) |
| JP (1) | JP3238692B2 (ja) |
| KR (1) | KR100601606B1 (ja) |
| CN (1) | CN1127025C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010097454A (ko) * | 2000-04-24 | 2001-11-08 | 윤종용 | 온 스크린 디스플레이 오브젝트 표시방법 및 표시장치 |
| CN100469023C (zh) * | 2000-05-12 | 2009-03-11 | 汤姆森特许公司 | 数字电视装置和用于在数字总线中建立通信信道的方法 |
| US6996602B2 (en) * | 2001-06-18 | 2006-02-07 | Ford Global Technologies, Llc | Server-side page table framework for client application definition and execution |
| KR101015412B1 (ko) * | 2003-01-17 | 2011-02-22 | 톰슨 라이센싱 | 비디오 신호를 생성하는 방법 및 전자장치 |
| US9292414B2 (en) | 2012-11-26 | 2016-03-22 | Nvidia Corporation | System, method, and computer program product for debugging graphics programs locally utilizing a system with a single GPU |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3537259B2 (ja) * | 1996-05-10 | 2004-06-14 | 株式会社ソニー・コンピュータエンタテインメント | データ処理装置およびデータ処理方法 |
| US5907372A (en) * | 1996-06-28 | 1999-05-25 | Hitachi, Ltd. | Decoding/displaying device for decoding/displaying coded picture data generated by high efficiency coding for interlace scanning picture format |
| US6118494A (en) * | 1996-10-16 | 2000-09-12 | Thomson Licensing S.A. | Apparatus and method for generating on-screen-display messages using true color mode |
| US6175388B1 (en) * | 1996-10-16 | 2001-01-16 | Thomson Licensing S.A. | Apparatus and method for generating on-screen-display messages using on-bit pixels |
| US6351292B1 (en) * | 1996-10-16 | 2002-02-26 | Thomson Licensing S.A. | Apparatus and method for generating on-screen-display messages using line doubling |
| US6480238B1 (en) * | 1996-10-16 | 2002-11-12 | Thomson Licensing S.A. | Apparatus and method for generating on-screen-display messages using field doubling |
| KR19980042023A (ko) * | 1996-11-01 | 1998-08-17 | 윌리엄비.켐플러 | 오디오 영상 시스템용 집적 회로 |
| KR100230282B1 (ko) * | 1997-04-14 | 1999-11-15 | 윤종용 | 단일 프로그램 전송 스트림 전송장치 및 그 방법 |
| US5861893A (en) * | 1997-05-27 | 1999-01-19 | Intel Corporation | System and method for graphics data concurrency and coherency |
| KR100313890B1 (ko) * | 1998-05-15 | 2001-11-15 | 구자홍 | 디지털/아날로그 겸용 티브이 수상기 |
-
1999
- 1999-05-13 KR KR1019990017162A patent/KR100601606B1/ko not_active IP Right Cessation
-
2000
- 2000-04-04 CN CN00104961A patent/CN1127025C/zh not_active Expired - Fee Related
- 2000-04-07 EP EP00107578A patent/EP1052596A3/en not_active Withdrawn
- 2000-04-10 US US09/545,837 patent/US6693638B1/en not_active Expired - Fee Related
- 2000-04-28 JP JP2000130221A patent/JP3238692B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1274121A (zh) | 2000-11-22 |
| EP1052596A3 (en) | 2003-10-15 |
| JP2001014450A (ja) | 2001-01-19 |
| KR100601606B1 (ko) | 2006-07-14 |
| EP1052596A2 (en) | 2000-11-15 |
| CN1127025C (zh) | 2003-11-05 |
| US6693638B1 (en) | 2004-02-17 |
| KR20000073709A (ko) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5943064A (en) | Apparatus for processing multiple types of graphics data for display | |
| TWI700633B (zh) | 影像訊號處理器以及包括其之裝置 | |
| US6798418B1 (en) | Graphics subsystem including a RAMDAC IC with digital video storage interface for connection to a graphics bus | |
| JP3238692B2 (ja) | ソフトウェア／ハードウェア複合方式を用いたデータ処理装置及び方法 | |
| US20100020247A1 (en) | Method for assisting video compression in a computer system | |
| US6693644B1 (en) | Graphic accelerator reducing and processing graphics data | |
| JP4452027B2 (ja) | 高精細度テレビジョン（ｈｄｔｖ）映像を処理するためのシステムおよび方法 | |
| US7280162B2 (en) | Apparatus for assisting video compression in a computer system | |
| JP2608275B2 (ja) | 画像処理装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2000050084A (ja) | 画像処理装置及び方法及び記憶媒体 | |
| TW480875B (en) | Image processing architecture and method of fast scanner | |
| JPH10136179A (ja) | データ処理装置 | |
| JP2002057910A (ja) | 画像処理装置及び画像処理方法並びに記憶媒体 | |
| JPH11146276A (ja) | 画像処理装置 | |
| JP3204123B2 (ja) | オーバレイ方式 | |
| JP3021159B2 (ja) | 画像処理装置及び方法 | |
| EP0927387A2 (en) | Method and apparatus for efficient memory-read operations with a vga-compliant video display adaptor | |
| JPH10173885A (ja) | 画像入力装置及び該装置の制御方法 | |
| KR20030015454A (ko) | 자동 해상도 변경에 의한 영상 데이터 디스플레이 시스템및 방법 | |
| JPH1049135A (ja) | イメージ表示装置 | |
| JPH0247782A (ja) | 画像信号処理装置 | |
| JPH06152937A (ja) | 印刷装置 | |
| JPH0765177A (ja) | 画像処理システムおよび画像処理装置 | |
| JPH05336380A (ja) | 画情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |