JPH10173885A - 画像入力装置及び該装置の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 パレットデータ及びパレット変換された画像
データを格納するためのメモリを１つで構成することが
でき、かつ画像データを出力する外部装置の出力特性に
応じたパレットデータを用いて入力された画像データを
パレット変換することができる画像入力装置及び該装置
の制御方法を提供する。 【解決手段】 データを記憶するメモリ４を備え、撮像
素子６より入力された画像データを、ＰＣ１の出力特性
に基づく画像データに変換するためのパレットデータを
ＰＣ１より獲得する。獲得したパレットデータをメモリ
４の所定の記憶領域であるパレット記憶領域へ格納す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データを出力
する外部装置に接続され、入力された画像データを該外
部装置へ出力する画像入力装置及び該装置の制御方法に
関するものである。

【０００２】

【従来の技術】従来、情報処理装置（以下、ＰＣ（Pers
onal Computer）と呼ぶ） からの制御により、メモリに
格納されている画像データをＰＣに出力する画像入力装
置において、その画像データをＰＣに備わるディスプレ
イで表示可能な画像データに変換するために、パレット
データと呼ばれる変換データ（以下、パレットデータに
よる変換をパレット変換と呼ぶ）がＰＣあるいは画像入
力装置のＲＯＭ等のメモリに記憶されていた。例えば、
ＰＣのメモリにパレットデータが記憶されている場合
は、画像入力装置から出力された画像データをＰＣ上で
パレット変換していた。また、画像入力装置のメモリに
パレットデータが記憶されている場合は、画像入力装置
上で画像データをパレット変換していた。

【０００３】以下、パレットデータを記憶する従来の画
像入力装置の構成について、図７を用いて説明する。図
７は従来の画像入力装置の構成を示すブロック図であ
る。図７において、６は撮像素子であり、入力（撮影）
対象から得られる画像を読み込む。５は画像処理部であ
り、撮像素子６から出力される画像データに画像処理を
施す。１３はメモリコントロール部であり、画像処理部
５から出力される画像データに対しパレット変換を施す
ための制御を実行する。１５はＲＯＭであり、パレット
データ１５ａを記憶する。１４はバッファメモリであ
り、パレット変換を施された画像データを一時的に記憶
する。２はＰＣインタフェースであり、バッファメモリ
１４に記憶される画像データをＰＣ１に出力するための
制御を実行する。１はＰＣ（Personal Computer）であ
り、不図示のディスプレイを備え、ＰＣインタフェース
２より入力される画像データの表示等を行う。

【０００４】次に画像入力装置で実行される処理につい
て説明する。まず、撮像素子６（例えば、ＣＣＤイメー
ジセンサ）は読み取られた画像データはＡ／Ｄ変換され
る。そして、Ａ／Ｄ変換された画像データは画像処理部
５に入力される。画像処理部５に入力された画像データ
はＹ／Ｃ分離され、例えば、１６ビットの輝度信号と色
差信号からなる画像データに変換される。

【０００５】次に、メモリコントロール部１３で、画像
処理部５より出力される輝度信号と色差信号からなる画
像データに対応するパレットデータ１５ａがＲＯＭ１５
より読み出され、そのパレットデータを用いて画像デー
タがパレット変換される。パレット変換された画像デー
タは、バッファメモリ１４に記憶される。そして、この
バッファメモリ１４に記憶された画像データはＰＣイン
タフェース２を介してＰＣ１に出力される。

【０００６】以上のような処理によって、画像入力装置
に入力された画像データをＰＣ１へ出力することができ
る。

【０００７】

【発明が解決しようとしている課題】しかしながら、上
記従来の画像入力装置では、以下のような問題点があっ
た。つまり、バッファメモリ１４の他にパレットデータ
１５ａを記憶するためのＲＯＭ１５が必要であった。ま
た、ＲＯＭ１５ａに記憶されるパレットデータ１５ａは
所定のパレットデータであるため、出力対象であるＰＣ
の表示特性あるいは入力（撮影）対象に適応したパレッ
トデータによるパレット変換が不可能であるという問題
があった。

【０００８】本発明は上記の問題点に鑑みてなされたも
のであり、パレットデータ及びパレット変換された画像
データを格納するためのメモリを１つで構成することが
でき、かつ画像データを出力する外部装置の出力特性に
応じたパレットデータを用いて入力された画像データを
パレット変換することができる画像入力装置及び該装置
の制御方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めの本発明による画像入力装置は以下の構成を備える。
即ち、画像データを出力する外部装置に接続され、入力
された画像データを該外部装置へ出力する画像入力装置
であって、データを記憶する記憶手段と、前記入力され
た画像データを、前記外部装置の出力特性に基づく画像
データに変換するための変換データを該外部装置より獲
得する獲得手段と、前記獲得手段で獲得した変換データ
を前記記憶手段の所定の記憶領域へ格納する格納手段と
を備える。

【００１０】また、好ましくは、前記記憶手段は、１つ
のメモリからなる。回路構成を小さくすることができる
からである。また、好ましくは、前記メモリは、ＤＲＡ
Ｍである。また、好ましくは、前記記憶手段の前記所定
の記憶領域に記憶される変換データを用いて、前記入力
された画像データを変換する変換手段を更に備え、前記
格納手段は、前記変換手段で変換された画像データを前
記記憶手段の前記所定の記憶領域とは異なる記憶領域へ
格納する。

【００１１】また、好ましくは、前記記憶手段に記憶さ
れる前記変換手段で変換された画像データを、前記外部
装置へ出力する出力手段を更に備える。また、好ましく
は、前記出力手段は、前記変換手段による変換及び前記
格納手段による格納が実行されていない期間に、前記記
憶手段に記憶される前記変換手段で変換された画像デー
タを前記外部装置へ出力する。前記変換手段による変換
及び前記格納手段による格納が実行されていない期間
に、変換された画像データを出力することで、画像デー
タを効率的に出力することができるからである。

【００１２】また、好ましくは、前記変換手段による変
換を実行しない場合、前記格納手段は、前記入力された
画像データを前記記憶手段の所定の記憶領域にも格納す
る。記憶手段の記憶領域を有効に利用することができる
からである。また、好ましくは、前記外部装置からの指
示を受け付ける受付手段を更に備える。

【００１３】また、好ましくは、前記指示は、前記入力
された画像データを間引く指示であり、前記受付手段が
前記指示を受け付けた場合、該指示に基づいて前記入力
された画像データの前記変換手段による変換及び前記格
納手段による格納を実行しない。

【００１４】また、好ましくは、前記指示は、前記入力
された画像データの前記変換手段による変換を実行しな
い指示であり、前記受付手段が前記指示を受け付けた場
合、前記入力された画像データの前記変換手段による変
換を実行しない。上記の目的を達成するための本発明に
よる画像入力装置の制御方法は以下の構成を備える。即
ち、画像データを出力する外部装置に接続され、入力さ
れた画像データを該外部装置へ出力する画像入力装置の
制御方法であって、前記入力された画像データを、前記
外部装置の出力特性に基づく画像データに変換するため
の変換データを該外部装置より獲得する獲得工程と、前
記獲得工程で獲得した変換データを前記画像入力装置に
備わる記憶媒体の所定の記憶領域へ格納する格納工程と
を備える。

【００１５】上記の目的を達成するための本発明による
コンピュータ可読メモリは以下の構成を備える。即ち、
画像データを出力する外部装置に接続され、入力された
画像データを該外部装置へ出力する画像入力装置の制御
のプログラムコードが格納されたコンピュータ可読メモ
リであって、前記入力された画像データを、前記外部装
置の出力特性に基づく画像データに変換するための変換
データを該外部装置より獲得する獲得工程のプログラム
コードと、前記獲得工程で獲得した変換データを前記画
像入力装置に備わる記憶媒体の所定の記憶領域へ格納す
る格納工程のプログラムコードとを備える。

【００１６】

【発明の実施の形態】以下、図面を参照して本発明の好
適な実施形態を詳細に説明する。図１は本発明に係る実
施形態の画像入力装置の構成を示すブロック図である。
尚、従来の画像入力装置と同じ構成要素については、同
じ参照番号を付与し、その詳細な説明については省略す
る。但し、画像入力装置に接続されるＰＣ１には、ＰＣ
１に備わるディスプレイの表示特性に適応したパレット
データをメモリ等に記憶しているものとする。

【００１７】図１において、３はメモリコントロール部
であり、画像処理部５より出力される輝度信号と色差信
号からなる画像データに対し、本発明に係る実施形態の
パレット変換を施すための制御を実行する。４はメモリ
であり、以下、後述するパレットデータ及びパレット変
換された画像データを記憶する。尚、本実施形態の場
合、メモリとして２６２１４４×１６ビットの同期型Ｄ
ＲＡＭを用いる。また、メモリとして、ＳＲＡＭ等の他
のメモリを使用することも可能であり、この構成で一般
性は失われない。但し、ＤＲＡＭは、高速アクセス可能
のものが低コストで実現されるため、システム全体のコ
ストを削減するためにＤＲＡＭをメモリとして使用する
ことが有効である。

【００１８】次に本発明に係る実施形態で実行される処
理の概要について、図２を用いて説明する。図２は本発
明に係る実施形態の処理の概要を示すフローチャートで
ある。まず、ステップＳ１で、メモリコントローラ３
は、ＰＣインターフェース２を介してＰＣ１のメモリに
記憶されているパレットデータをロードする。ステップ
Ｓ２で、ロードしたパレットデータをメモリ４の上位ア
ドレス部分（例えば、３００００ｈ〜３ＦＦＦＦｈ）に
対応する記憶領域（以下、この記憶領域をパレット領域
と呼ぶ）に記憶する。尚、パレット領域に記憶するパレ
ットデータは、アドレスの下位１６ビットの値が画像処
理部５から出力される１６ビットの画像データに対応す
るように配置する。

【００１９】ステップＳ３で、メモリコントロール部３
は画像処理部５から出力される画像データに対応するメ
モリ４に記憶されるパレットデータを読み出しパレット
変換する。ステップＳ４で、パレット変換された画像デ
ータをアドレス０００００ｈ〜２ＦＦＦＦｈに対応する
記憶領域（この記憶領域を、以下、画像領域と呼ぶ）に
記憶する。

【００２０】以上のような処理を実行することで、１つ
のメモリ４に、パレットデータとパレット変換された画
像データを記憶することができる。次に本発明に係る実
施形態で実行されるメモリコントローラ３とメモリ４と
の間で授受されるデータの制御について、図３を用いて
説明する。図３は本発明に係る実施形態のメモリコント
ローラとメモリとの間で授受されるデータのタイミング
チャートである。

【００２１】撮像素子６から出力される画素クロックに
同期して画像処理部５から１６ビットの画像データが順
次出力される。これに同期して、メモリ４のＲｅａｄ／
Ｗｒｉｔｅ動作をコントロールするとともに、Ｒｅａｄ
のタイミングでメモリ４のメモリアドレス線に３０００
０ｈと１６ビットの画像データとの論理和を出力する。
その時、メモリ４のメモリデータ線に出力されたデータ
をｎ番目のパレット変換された画像データとして読み出
す。例えば、画像データの出力がＡ６６９ｈであるとす
ると、メモリアドレス線には３Ａ６６９ｈを出力する。
そして、上述したように、３００００ｈ〜３ＦＦＦＦｈ
のパレット領域には、アドレスの下位１６ビットの値が
画像処理部５からの１６ビットの画像データに対応する
ようにパレットデータが配置されている。そのため、こ
のように読み出されるデータは、パレット変換された画
像データとなっている。続いて、このパレット変換され
た画像データを次のＷｒｉｔｅのタイミングでメモリ４
の画像領域に書き込む。尚、このときの書き込みアドレ
スは、メモリコントロール部３の内部で生成される。

【００２２】以上の動作を繰り返すことにより、画像処
理部５より出力された画像データがメモリ４内に格納さ
れたパレットデータを用いてパレット変換され、同一メ
モリ４内にパレット変換された画像データを格納するこ
とが可能となる。また、本発明の実施形態では、用途に
応じて撮像素子６から入力された画像データを間引いて
（縮小）してＰＣ１に出力することができる。

【００２３】以下、画像データを間引く場合のメモリコ
ントローラ３とメモリ４との間で授受されるデータの制
御について、図４を用いて説明する。図４は本発明に係
る実施形態で画像データを間引く場合のメモリコントロ
ーラとメモリとの間で授受されるデータのタイミングチ
ャートである。撮像素子６から出力される画素クロック
に同期して画像処理部５から１６ビットの画像データが
順次出力される。これに同期して、メモリ４のＲｅａｄ
／Ｗｒｉｔｅ動作をコントロールするとともに、Ｒｅａ
ｄのタイミングでメモリ４のメモリアドレス線に３００
００ｈと１６ビットの画像データとの論理和を出力す
る。その時、メモリ４のメモリデータ線に出力されたデ
ータをｎ番目のパレット変換された画像データとして読
み出す。続いて、このように読み出されたパレット変換
された画像データを次のＷｒｉｔｅのタイミングでメモ
リ４の画像領域に書き込む。このときの書き込みアドレ
スは、メモリコントロール部３の内部で生成される。こ
こまでの制御は、上述の図３で説明した制御と同様であ
る。

【００２４】一方、メモリ制御線に出力されるＣｈｉｐ
Ｓｅｌｅｃｔ信号がＨｉｇｈ Ｓｔａｔｅのとき、メ
モリ４へのアクセスはセレクトされないため、このよう
な制御が行われる間は、Ｒｅａｄ／Ｗｒｉｔｅ動作が行
われない。図４では、画像データｎ＋２のＲｅａｄ／Ｗ
ｒｉｔｅ動作が行われていないことを示している。以上
のような制御によって、撮像素子６から入力された画像
データの間引きを実現することができる。

【００２５】尚、本実施形態においては、間引きを行っ
た画像データ（データｎ＋２）の次の画像データ（デー
タｎ＋３）から再びメモリ４のＲｅａｄ／Ｗｒｉｔｅ動
作を行っているが、メモリコントロール部３内におい
て、画像データｎ＋２と画像データｎ＋３を平均し、そ
の平均された画像データに対しメモリ４のＲｅａｄ／Ｗ
ｒｉｔｅ動作を行うことも可能である。このような制御
を行うことで、画像データが補間される。また、画像デ
ータの間引きの実行は、これの実行を指示するコマンド
がＰＣ１より入力され、このコマンドが入力された場合
に画像データの間引きを実行する。

【００２６】以上の動作を繰り返すことにより、画像処
理部５より出力された画像データを間引いた後、間引か
れた画像データがメモリ４内に格納されたパレットデー
タを用いてパレット変換され、同一メモリ４内にパレッ
ト変換された画像データを格納することが可能となる。
また、上述したように画像データを間引く場合は、メモ
リ４のＲｅａｄ／Ｗｒｉｔｅ動作が行われない。そのた
め、このタイミングを用いて、既に画像領域に格納され
ているパレット変換された画像データをＰＣ１に出力す
ることができる。つまり、ＰＣ１からのメモリ４に対す
るＲｅａｄ／Ｗｒｉｔｅ動作を実行することができる。

【００２７】以下、 ＰＣ１からのメモリ４に対するＲ
ｅａｄ／Ｗｒｉｔｅ動作を実行する場合のメモリコント
ローラ３とメモリ４との間で授受されるデータの制御に
ついて、図５を用いて説明する。図５は本実施形態に係
る実施形態でＰＣからのメモリに対するＲｅａｄ／Ｗｒ
ｉｔｅ動作を実行する場合のメモリコントローラとメモ
リとの間で授受されるデータのタイミングチャートであ
る。

【００２８】撮像素子６から出力される画素クロックに
同期して画像処理部５から１６ビットの画像データが順
次出力される。これに同期して、メモリ４のＲｅａｄ／
Ｗｒｉｔｅ動作をコントロールするとともに、 Ｒｅａ
ｄのタイミングでメモリ４のメモリアドレス線に３００
００ｈと１６ビットの画像データとの論理和を出力す
る。その時、メモリ４のメモリデータ線に出力されたデ
ータをｎ番目のパレット変換された画像データとして読
み出す。続いて、このように読み出されたパレット変換
された画像データを次のＷｒｉｔｅのタイミングでメモ
リ４の画像領域に書き込む。このときの書き込みアドレ
スは、メモリコントロール部３の内部で生成される。こ
こまでの制御は、上述の図３で説明した制御と同様であ
る。

【００２９】一方、メモリ制御線に出力されるＦｌａｇ
信号がＨｉｇｈ Ｓｔａｔｅのとき、画像データのメモ
リ４へのＲｅａｄ／Ｗｒｉｔｅ動作が行われないように
する。但し、この時、ＰＣ１からメモリ４の画像領域に
格納されているパレット変換された画像データへのＲｅ
ａｄ／Ｗｒｉｔｅ動作を実行するコマンドがある場合
は、その動作を行う。

【００３０】このような動作により、画像データのメモ
リ４へのＲｅａｄ／Ｗｒｉｔｅ動作が行われないタイミ
ングを用いて、ＰＣ１からのメモリ４に対するＲｅａｄ
／Ｗｒｉｔｅ動作を実行することが可能となる。実際に
実行する場合は、 ＰＣ１からメモリ４に対するＲｅａ
ｄ／Ｗｒｉｔｅ動作を実行するコマンドが入力され、こ
のコマンドが入力された場合に、例えば、ＦＩＦＯ等を
介して、パレット変換された画像データをＰＣ１に出力
する。

【００３１】次に、上述の制御において、パレット変換
された画像データをメモリ４の画像領域に格納するため
の書き込みアドレスを生成するメモリコントロール部３
内のアドレス生成部について、図６を用いて説明する。
図６は本発明に係る実施形態のメモリコントロール部内
に備わるアドレス生成部の構成を示すブロック図であ
る。

【００３２】図６において、７はカウンタであり、画素
クロックを１８ビットずつカウントする。８はコンパレ
ータであり、カウンタ７より出力される書き込みアドレ
スと所定の閾値（ここでは、３００００ｈ）を比較す
る。次にアドレス生成部で実行される処理について説明
する。まず、カウンタ７のクロックとして撮像素子６か
ら出力される画素クロックを入力し、メモリ制御線に出
力されるＦｌａｇ信号とＲｅａｄ／ＷｒｉｔｅのＮＯＲ
（非論理和）をＥｎａｂｌｅ信号として入力する。この
入力に従ってメモリ４への書き込みアドレスとしてデー
タを出力することにより、パレット変換された画像デー
タの書き込みに従って、１ずつインクリメントする書き
込みアドレスを得ることができる。

【００３３】また、ＰＣ１からの制御により所定のアド
レスデータを出力するとともに、Ｌｏａｄ Ｅｎａｂｌ
ｅ信号をＥｎａｂｌｅにすることによって、ＰＣ１の指
定したアドレスから、パレット変換された画像データを
メモリ４の画像領域に格納することが可能となる。ま
た、上述のパレットデータを格納したメモリ４のパレッ
ト領域を示すアドレスにまで書き込みアドレスが増加し
た場合に、その書き込みアドレスに応じて画像データが
パレット領域に書き込まれるとパレットデータが破壊さ
れてしまうおそれがある。そこで、コンパレータ８は、
カウンタ７より出力される書き込みアドレスの値が３０
０００ｈ（パレット領域が始まるアドレス）よりも大き
いかどうかを判定し、書き込みアドレスが３００００ｈ
よりも大きくなったらカウンタ７にリセットをかける構
成になっている。

【００３４】また、このコンパレータ８の比較機能を実
行させない指示をＰＣ１より入力することにより、パレ
ット変換を必要としない画像データに対するメモリ４へ
の格納においては、書き込みアドレスの値をパレット領
域のところまで増加できるようにすることができる。こ
れによって、メモリ４の画像領域を広くとることがで
き、より効率的にメモリ４を利用することができる。

【００３５】以上説明したように、本実施形態によれ
ば、 入力された画像データを格納しておくメモリ４を
持ち、ＰＣ１から制御を行って画像データをＰＣ１に出
力できる画像入力装置において、ＰＣ１に備わるディス
プレイに画像データ表示するためのパレットデータを格
納するパレット領域を、該メモリ４の一部に持ち、画像
データのパレット変換、パレット変換された画像データ
に対するメモリ４への格納をＰＣ１を介さずに行うこと
ができる。また、画像データのパレット変換及び画像デ
ータのメモリ４への格納を行っていない期間に、ＰＣ１
からのメモリ４へのアクセスを受け付けることで既にパ
レット変換された画像データをＰＣ１に出力することが
できる。このように、簡単な構成で以上のような処理を
実現できる画像入力装置を実現するとともに、ＰＣ１の
性能、あるいは入力（撮影）対象によってパレットデー
タを書き換えることが可能になるという効果がある。

【００３６】また、特に、上記の処理の実現を１つのメ
モリで構成できることによって、より簡単な構成な画像
入力装置を実現できるという効果がある。また、撮像素
子６より入力された画像データをパレット変換しな場合
は、パレット領域にも画像データを蓄積することができ
るので、メモリの利用効率を向上させることができると
いう効果がある。

【００３７】尚、本発明は、複数の機器（例えば、ホス
トコンピュータ、インタフェース機器、リーダ、プリン
タ等）から構成されるシステムに適用しても、一つの機
器からなる装置（例えば、複写機、ファクシミリ装置
等）に適用してもよい。また、本発明の目的は、前述し
た実施形態の機能を実現するソフトウェアのプログラム
コードを記録した記憶媒体を、システムあるいは装置に
供給し、そのシステムあるいは装置のコンピュータ（ま
たはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラ
ムコードを読出し実行することによっても、達成される
ことは言うまでもない。

【００３８】この場合、記憶媒体から読出されたプログ
ラムコード自体が上述した実施の形態の機能を実現する
ことになり、そのプログラムコードを記憶した記憶媒体
は本発明を構成することになる。プログラムコードを供
給するための記憶媒体としては、例えば、フロッピディ
スク、ハードディスク、光ディスク、光磁気ディスク、
ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモ
リカード、ＲＯＭなどを用いることができる。

【００３９】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施の形態の機能
が実現される場合も含まれることは言うまでもない。

【００４０】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書き込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００４１】本発明を上記記憶媒体に適用する場合、そ
の記憶媒体には、先に説明したフローチャートに対応す
るプログラムコードを格納することになるが、簡単に説
明すると、図８のメモリマップ例に示す各モジュールを
記憶媒体に格納することになる。すなわち、少なくとも
「獲得モジュール」および「格納モジュール」の各モジ
ュールのプログラムコードを記憶媒体に格納すればよ
い。

【００４２】尚、「獲得モジュール」は、入力された画
像データを、外部装置の出力特性に基づく画像データに
変換するための変換データを該外部装置より獲得する。
「格納モジュール」は、獲得した変換データを画像入力
装置に備わる記憶媒体の所定の記憶領域へ格納する。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
パレットデータ及びパレット変換された画像データを格
納するためのメモリを１つで構成することができ、かつ
画像データを出力する外部装置の出力特性に応じたパレ
ットデータを用いて入力された画像データをパレット変
換することができる画像入力装置及び該装置の制御方法
を提供できる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る画像入力装置の構成を
示すブロック図である。

【図２】本発明の実施形態に係る処理の概要を示すフロ
ーチャートである。

【図３】本発明に係る実施形態のメモリコントローラと
メモリとの間で授受されるデータのタイミングチャート
である。

【図４】本発明に係る実施形態で画像データを間引く場
合のメモリコントローラとメモリとの間で授受されるデ
ータのタイミングチャートである。

【図５】本実施形態に係る実施形態でＰＣからのメモリ
に対するＲｅａｄ／Ｗｒｉｔｅ動作を実行する場合のメ
モリコントローラとメモリとの間で授受されるデータの
タイミングチャートである。

【図６】図６は本発明に係る実施形態のメモリコントロ
ール部内に備わるアドレス生成部の構成を示すブロック
図である。

【図７】従来の画像入力装置の構成を示すブロック図で
ある。

【図８】本発明の実施形態を実現するプログラムコード
を格納した記憶媒体のメモリマップの構造を示す図であ
る。

【符号の説明】

１ ＰＣ ２ ＰＣインタフェース ３ メモリコントロール部 ４ メモリ ５ 画像処理部 ６ 撮像素子 ７ アドレスカウンタ ８ コンパレータ

Claims (21)

【特許請求の範囲】
1. 【請求項１】 画像データを出力する外部装置に接続さ
   れ、入力された画像データを該外部装置へ出力する画像
   入力装置であって、 データを記憶する記憶手段と、 前記入力された画像データを、前記外部装置の出力特性
   に基づく画像データに変換するための変換データを該外
   部装置より獲得する獲得手段と、 前記獲得手段で獲得した変換データを前記記憶手段の所
   定の記憶領域へ格納する格納手段とを備えることを特徴
   とする画像入力装置。
2. 【請求項２】 前記記憶手段は、１つのメモリからなる
   ことを特徴とする請求項１に記載の画像入力装置。
3. 【請求項３】 前記メモリは、ＤＲＡＭであることを特
   徴とする請求項２に記載の画像入力装置。
4. 【請求項４】 前記記憶手段の前記所定の記憶領域に記
   憶される変換データを用いて、前記入力された画像デー
   タを変換する変換手段を更に備え、 前記格納手段は、前記変換手段で変換された画像データ
   を前記記憶手段の前記所定の記憶領域とは異なる記憶領
   域へ格納することを特徴とする請求項１に記載の画像入
   力装置。
5. 【請求項５】 前記記憶手段に記憶される前記変換手段
   で変換された画像データを、前記外部装置へ出力する出
   力手段を更に備えることを特徴とする請求項１に記載の
   画像入力装置。
6. 【請求項６】 前記出力手段は、前記変換手段による変
   換及び前記格納手段による格納が実行されていない期間
   に、前記記憶手段に記憶される前記変換手段で変換され
   た画像データを前記外部装置へ出力することを特徴とす
   る請求項５に記載の画像入力装置。
7. 【請求項７】 前記変換手段による変換を実行しない場
   合、前記格納手段は、前記入力された画像データを前記
   記憶手段の所定の記憶領域にも格納することを特徴とす
   る請求項４に記載の画像入力装置。
8. 【請求項８】 前記外部装置からの指示を受け付ける受
   付手段を更に備えることを特徴とする請求項４に記載の
   画像入力装置。
9. 【請求項９】 前記指示は、前記入力された画像データ
   を間引く指示であり、 前記受付手段が前記指示を受け付けた場合、該指示に基
   づいて前記入力された画像データの前記変換手段による
   変換及び前記格納手段による格納を実行しないことを特
   徴とする請求項８に記載の画像入力装置。
10. 【請求項１０】 前記指示は、前記入力された画像デー
    タの前記変換手段による変換を実行しない指示であり、 前記受付手段が前記指示を受け付けた場合、前記入力さ
    れた画像データの前記変換手段による変換を実行しない
    ことを特徴とする請求項８に記載の画像入力装置。
11. 【請求項１１】 画像データを出力する外部装置に接続
    され、入力された画像データを該外部装置へ出力する画
    像入力装置の制御方法であって、 前記入力された画像データを、前記外部装置の出力特性
    に基づく画像データに変換するための変換データを該外
    部装置より獲得する獲得工程と、 前記獲得工程で獲得した変換データを前記画像入力装置
    に備わる記憶媒体の所定の記憶領域へ格納する格納工程
    とを備えることを特徴とする画像入力装置の制御方法。
12. 【請求項１２】 前記記憶媒体は、１つのメモリ素子か
    らなることを特徴とする請求項１１に記載の画像入力装
    置の制御方法。
13. 【請求項１３】 前記メモリ素子は、ＤＲＡＭであるこ
    とを特徴とする請求項１２に記載の画像入力装置の制御
    方法。
14. 【請求項１４】 前記記憶媒体の前記所定の記憶領域に
    記憶される変換データを用いて、前記入力された画像デ
    ータを変換する変換工程を更に備え、 前記格納工程は、前記変換工程で変換された画像データ
    を前記記憶媒体の前記所定の記憶領域とは異なる記憶領
    域へ格納することを特徴とする請求項１１に記載の画像
    入力装置の制御方法。
15. 【請求項１５】 前記記憶媒体に記憶される前記変換工
    程で変換された画像データを、前記外部装置へ出力する
    出力工程を更に備えることを特徴とする請求項１１に記
    載の画像入力装置の制御方法。
16. 【請求項１６】 前記出力工程は、前記変換工程による
    変換及び前記格納工程による格納が実行されていない期
    間に、前記記憶媒体に記憶される前記変換工程で変換さ
    れた画像データを前記外部装置へ出力することを特徴と
    する請求項１５に記載の画像入力装置の制御方法。
17. 【請求項１７】 前記変換工程による変換を実行しない
    場合、前記格納工程は、前記入力された画像データを前
    記記憶媒体の所定の記憶領域にも格納することを特徴と
    する請求項１４に記載の画像入力装置の制御方法。
18. 【請求項１８】 前記外部装置からの指示を受け付ける
    受付工程を更に備えることを特徴とする請求項１４に記
    載の画像入力装置の制御方法。
19. 【請求項１９】 前記指示は、前記入力された画像デー
    タを間引く指示であり、 前記受付工程が前記指示を受け付けた場合、該指示に基
    づいて前記入力された画像データの前記変換工程による
    変換及び前記格納工程による格納を実行しないことを特
    徴とする請求項１８に記載の画像入力装置の制御方法。
20. 【請求項２０】 前記指示は、前記入力された画像デー
    タの前記変換工程による変換を実行しない指示であり、 前記受付手段が前記指示を受け付けた場合、前記入力さ
    れた画像データの前記変換工程による変換を実行しない
    ことを特徴とする請求項１８に記載の画像入力装置の制
    御方法。
21. 【請求項２１】 画像データを出力する外部装置に接続
    され、入力された画像データを該外部装置へ出力する画
    像入力装置の制御のプログラムコードが格納されたコン
    ピュータ可読メモリであって、 前記入力された画像データを、前記外部装置の出力特性
    に基づく画像データに変換するための変換データを該外
    部装置より獲得する獲得工程のプログラムコードと、 前記獲得工程で獲得した変換データを前記画像入力装置
    に備わる記憶媒体の所定の記憶領域へ格納する格納工程
    のプログラムコードとを備えることを特徴とするコンピ
    ュータ可読メモリ。