CN115101025A - 一种支持虚拟帧缓冲的lcd控制电路及其控制方法 - Google Patents

一种支持虚拟帧缓冲的lcd控制电路及其控制方法 Download PDF

Info

Publication number
CN115101025A
CN115101025A CN202210824211.1A CN202210824211A CN115101025A CN 115101025 A CN115101025 A CN 115101025A CN 202210824211 A CN202210824211 A CN 202210824211A CN 115101025 A CN115101025 A CN 115101025A
Authority
CN
China
Prior art keywords
lcd
virtual frame
frame buffer
time sequence
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210824211.1A
Other languages
English (en)
Other versions
CN115101025B (zh
Inventor
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Shengsheng Microelectronic Co ltd
Original Assignee
Zhuhai Shengsheng Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Shengsheng Microelectronic Co ltd filed Critical Zhuhai Shengsheng Microelectronic Co ltd
Priority to CN202210824211.1A priority Critical patent/CN115101025B/zh
Publication of CN115101025A publication Critical patent/CN115101025A/zh
Application granted granted Critical
Publication of CN115101025B publication Critical patent/CN115101025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种支持虚拟帧缓冲的LCD控制电路及其控制方法，该电路包括外部处理器、LCD控制器，LCD控制器包括寄存器访问接口、内存映射接口以及LCD时序控制单元，LCD时序控制单元用于产生LCD屏幕时序信息，LCD时序控制单元的输出连接到外部LCD屏幕的图像寄存器，寄存器访问接口、内存映射接口分别与外部处理器连接，其中，通过寄存器访问接口或内存映射接口，将LCD需要显示的配置信息提供给LCD控制器，LCD控制器根据LCD的配置信息产生控制LCD的时序信号。应用本发明可以解决现有技术中设备功能单一、内存成本大，成本高等问题，从而达到在不增加内存的情况下支持帧缓冲的目的，可以极大的推动低成本、低复杂度的物联网显示节点的发展。

Description

一种支持虚拟帧缓冲的LCD控制电路及其控制方法
技术领域
本发明涉及芯片设计技术领域，具体涉及一种支持虚拟帧缓冲的LCD控制电路以及应用该电路的控制方法。
背景技术
在嵌入式图形显示领域，普遍以帧缓冲(Framebuffer)的形式进行显示控制，这样可以减小开发的复杂度，并提升对上层显示框架的兼容性，具体如图1所示。
这种显示方式，要求嵌入式设备能提供足够大的内存，以320x320x16-bit的LCD屏幕为例，就需要差不多1MB的内存空间。
对于物联网节点设备来说，它们的功能大多比较单一，因而对成本、体积都比较敏感，此时要求内置足够大的内存，是难以接受的。
与此同时，大多数的LCD屏幕中，都会内置一个用于缓存图像数据的内存空间(GRAM，如图2所示)，如果MCU的LCD控制器，能够利用该空间，就可以做到在不增加内存的情况下支持帧缓冲，这将极大的推动低成本、低复杂度的物联网显示节点的发展。
发明内容
为了克服现有技术的不足，本发明的目的在于提供一种支持虚拟帧缓冲的LCD控制电路及其控制方法，该电路和方法可以解决现有技术中设备功能单一、内存成本大，成本高等问题，从而达到在不增加内存的情况下支持帧缓冲的目的，可以极大的推动低成本、低复杂度的物联网显示节点的发展。
为解决上述问题，本发明所采用的技术方案如下：
一种支持虚拟帧缓冲的LCD控制电路，包括：外部处理器、LCD控制器，所述LCD控制器包括寄存器访问接口、内存映射接口、一用于数据传输的LCD时序控制单元，所述LCD时序控制单元用于产生LCD屏幕时序信息，所述LCD时序控制单元的输出连接到外部LCD屏幕的图像寄存器，所述寄存器访问接口、内存映射接口分别与所述外部处理器连接，其中，通过所述寄存器访问接口或内存映射接口，将LCD需要显示的配置信息提供给所述LCD控制器，所述LCD控制器根据LCD的配置信息产生控制LCD的时序信号。
进一步的方案是，所述寄存器访问接口用于向所述外部处理器提供通过寄存器访问的方式显示图像；通过所述寄存器访问接口配置、使能虚拟帧缓冲后，所述外部处理器通过虚拟帧缓冲并读写图像数据。
更进一步的方案是，所述内存映射接口用于将所述LCD控制器控制LCD显示的控制逻辑，转换成虚拟帧缓冲的形式，使得CPU以及运行在CPU上的程序以访问连续内存的形式，进行LCD显示。
一种支持虚拟帧缓冲的LCD控制电路的控制方法，该LCD控制电路是采用上述的一种支持虚拟帧缓冲的LCD控制电路，该方法包括；在内存中分配一块区域作为虚拟帧缓冲区，并在内存中分配一块区域作为帧缓冲区，其中，在对虚拟帧缓冲进行读写操作的时候，会被LCD控制器转换成对LCD图形数据的读写操作；
配置寄存器的初始化参数，通过寄存器访问接口配置LCD显示的参数信息，并通过LCD时序控制单元控制LCD屏幕完成上述配置；
使能虚拟帧缓冲，在虚拟帧缓冲区处接收帧缓冲器访问；根据LCD显示的参数信息，解析对应的总线地址的读写数据；
循环向虚拟帧缓冲对应的地址写入图像数据；
进行参数配置后，将虚拟帧缓冲转换为LCD时序控制单元所需的时序信号，并将显示数据传输到LCD屏幕中。
进一步的方案是，在将显示数据写入到LCD屏幕，进行预测后，以矩形框的形式写入后续的数据，直到地址发生换行为止。
更进一步的方案是，所述使能虚拟帧缓冲包括：CPU通过所述寄存器访问接口将相应寄存器中的相应位写1，在LCD控制器接收到指令后，通过硬件控制逻辑使能虚拟帧缓冲。
更进一步的方案是，所述解析对应的总线地址的读写数据，包括：将LCD的显示参数转换成一个长宽信息固定的虚拟帧缓冲，当对该虚拟帧缓冲进行读写操作的时候，由LCD控制器转换成对LCD制定区域的读写操作，进而产生相应的对LCD的控制时序。
更进一步的方案是，在向虚拟帧缓冲写入图像数据的时候，LCD时序控制单元接收LCD屏幕提供的帧同步或行同步信号，在LCD的消隐期刷新图像数据。
更进一步的方案是，在系统资源允许的情况下，提供真实的帧缓冲，通过寄存器访问接口将图像数据从帧缓冲中搬移到LCD图像中。
更进一步的方案是，LCD时序控制单元用于产生控制LCD屏幕的协议时序，该协议时序包括以下：
8-bits,9-bits,16-bits,18-bits interface with 8080-series MCU；
6-bits,16-bits,18-bits RGB interface；
3-pin/4-pin serial interface。
因此，相比现有技术，本发明具有以下有益效果：
1、本发明可以产生LCD屏幕所需的时序，并将显示数据传输到LCD屏幕中。
2、本发明可以虚拟出一个可以由MCU通过总线访问的存储空间，用于模拟帧缓冲(Framebuffer)。
3、MCU及其上运行的代码，直接使用帧缓冲(Framebuffer)显示图像数据，在不增加成本的情况下，兼容常规的显示框架。
下面结合附图和具体实施方式对本发明作进一步详细说明。
附图说明
图1是现有技术嵌入式图形显示电路以帧缓冲的形式进行显示控制的原理图。
图2是现有技术内置用于缓存图像数据的内存空间的原理图。
图3是本发明一种支持虚拟帧缓冲的LCD控制电路实施例的原理图。
图4是本发明一种支持虚拟帧缓冲的LCD控制电路的控制方法实施例的流程图。
图5是本发明一种支持虚拟帧缓冲的LCD控制电路的控制方法实施例中通过虚拟帧缓冲显示图像的的流程图。
具体实施方式
一种支持虚拟帧缓冲的LCD控制电路实施例：
参见图3，一种支持虚拟帧缓冲的LCD控制电路，包括：外部处理器1、LCD控制器2，LCD控制器2包括寄存器访问接口3、内存映射接口5、一用于数据传输的LCD时序控制单元4，LCD时序控制单元4用于产生LCD屏幕时序信息，LCD时序控制单元4的输出连接到外部LCD屏幕6的图像寄存器GRAM，寄存器访问接口3、内存映射接口5分别与外部处理器1连接，其中，通过寄存器访问接口3或内存映射接口5，将LCD需要显示的配置信息提供给LCD控制器2，LCD控制器2根据LCD的配置信息产生控制LCD的时序信号。
在本实施例中，寄存器访问接口3用于向外部处理器1提供通过寄存器访问的方式显示图像；通过寄存器访问接口3配置、使能虚拟帧缓冲后，外部处理器1通过虚拟帧缓冲并读写图像数据。
在本实施例中，内存映射接口5用于将LCD控制器2控制LCD显示的控制逻辑，转换成虚拟帧缓冲的形式，使得CPU以及运行在CPU上的程序以访问连续内存的形式，进行LCD显示。
其中，寄存器访问接口3是通过CPU中的外设总线，将需要配置的数值写入到设备的寄存器中(可以看作是一些数据缓存)，设备的硬件逻辑再根据这些写入的值，如使能与否、大小、等等，控制硬件，使其表现为期望的行为。
其中，寄存器访问接口3是通过固定大小的寄存器(如32位CPU就是32bit)控制设备。内存映射接口5是把设备的内部资源(如帧缓冲)直接以总线的形式，让CPU访问，这样CPU就可以连续访问这些资源，更加高效。
其中，通过寄存器访问接口3或内存映射接口5，把LCD需要显示的配置、数据提供给LCD控制器2，LCD控制器2将根据这些信息产生控制LCD的信号。
一种支持虚拟帧缓冲的LCD控制电路的控制方法实施例
一种支持虚拟帧缓冲的LCD控制电路的控制方法，该LCD控制电路是采用上述的一种支持虚拟帧缓冲的LCD控制电路，如图4和图5所示，该方法包括；
首先，执行步骤S1，在虚拟内存空间中分配一块不占用物理内存的区域作为虚拟帧缓冲区，其中，在对虚拟帧缓冲进行读写操作的时候，会被LCD控制器2转换成对LCD图形数据的读写操作。具体的，本实施例的真实帧缓冲对应有实际的物理内存，例如SRAM中的一段存储区域；本实施例的虚拟帧缓冲没有实际的物理内存，对其进行读写操作的时候，会被LCD控制器2转成对LCD图形数据的读写。
然后，执行步骤S2，配置寄存器的初始化参数，通过寄存器访问接口3配置LCD显示的参数信息，并通过LCD时序控制单元4控制LCD屏幕6完成上述配置。
接着，执行步骤S3，使能虚拟帧缓冲，在虚拟帧缓冲区处接收帧缓冲器访问；根据LCD显示的参数信息，解析对应的总线地址的读写数据；
然后，执行步骤S4，循环向虚拟帧缓冲对应的地址写入图像数据；
然后，执行步骤S5，在进行参数配置后，将虚拟帧缓冲转换为LCD时序控制单元4所需的时序信号，并将显示数据传输到LCD屏幕6中。其中，由LCD控制器2控制LCD显示有关的参数配置，该参数配置包括此次送显的起始坐标(x,y)、图像格式等。
在将显示数据写入到LCD屏幕6，进行预测后，以矩形框的形式写入后续的数据，直到地址发生换行为止。其中，CPU或软件通过虚拟帧缓冲(一片内存)写入图像数据时，一般都是连续操作，写入一幅图像数据。此时硬件可以默认操作时联系，提前进行地址的增加等预测，直到软件突然改变此次联系的操作，跳到另外的位置重新写入。
在本实施例中，使能虚拟帧缓冲包括：CPU通过寄存器访问接口3将相应寄存器中的相应位写1，在LCD控制器2接收到指令后，通过硬件控制逻辑使能虚拟帧缓冲。可见，CPU通过上述的寄存器接口，将相应寄存器中的相应位写1，LCD控制器2硬件接收到指令后，通过硬件的控制逻辑，使能虚拟帧缓冲。
在本实施例中，解析对应的总线地址的读写数据，包括：将LCD的显示参数转换成一个长宽信息固定的虚拟帧缓冲，当对该虚拟帧缓冲进行读写操作的时候，由LCD控制器2转换成对LCD制定区域的读写操作，进而产生相应的对LCD的控制时序。可见，LCD的显示参数，包括LCD的大小、像素、图像格式等，这些信息可以转换成一个长宽信息固定的虚拟帧缓冲。当软件对虚拟帧缓冲操作的时候，如向第N字节的位置写入M字节的数据时，硬件可以根据上述方式转换成信息，转换成对LCD制定区域的写入操作，进而产生相应的对LCD的控制时序。
在向虚拟帧缓冲写入图像数据的时候，LCD时序控制单元4接收LCD屏幕6提供的帧同步或行同步信号，在LCD的消隐期刷新图像数据。
在系统资源允许的情况下，提供真实的帧缓冲，通过寄存器访问接口3将图像数据从帧缓冲中搬移到LCD图像中。
在本实施例中，LCD时序控制单元4用于产生控制LCD屏幕6的协议时序，该协议时序包括以下：
a)支持如下协议
8-bits,9-bits,16-bits,18-bits interface with 8080-series MCU；
6-bits,16-bits,18-bits RGB interface；
3-pin/4-pin serial interface。
b)支持不同的分辨率和显示模式。
c)可接收LCD提供的帧同步或行同步信号，并在使用真实缓冲区的情况下，在LCD的消隐期刷新图像数据，避免画面撕裂。
在本实施例中，寄存器访问接口3用于向MCU提供通过寄存器访问的方式显示图像，其包括：
a)包括LCD显示参数配置、图像数据刷新、等操作。
b)可以通过寄存器访问接口3配置虚拟缓冲区的大小、使能与否等。
c)如果系统的资源允许，可以提供真实的帧缓冲，可以通过寄存器访问接口3将图像数据从帧缓冲中搬移到LCD屏幕6中。
如果通过寄存器访问接口3配置、使能虚拟帧缓冲后，MCU可以通过虚拟帧缓冲，读写图像数据，相关的流程如图5所示。
因此，相比现有技术，本发明具有以下有益效果：
1、本发明可以产生LCD屏幕6所需的时序，并将显示数据传输到LCD屏幕6中。
2、本发明可以虚拟出一个可以由MCU通过总线访问的存储空间，用于模拟帧缓冲(Framebuffer)。
3、MCU及其上运行的代码，直接使用帧缓冲(Framebuffer)显示图像数据，在不增加成本的情况下，兼容常规的显示框架。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.一种支持虚拟帧缓冲的LCD控制电路，其特征在于，包括：
外部处理器、LCD控制器，所述LCD控制器包括寄存器访问接口、内存映射接口、一用于数据传输的LCD时序控制单元，所述LCD时序控制单元用于产生LCD屏幕时序信息，所述LCD时序控制单元的输出连接到外部LCD屏幕的图像寄存器，所述寄存器访问接口、内存映射接口分别与所述外部处理器连接，其中，通过所述寄存器访问接口或内存映射接口，将LCD需要显示的配置信息提供给所述LCD控制器，所述LCD控制器根据LCD的配置信息产生控制LCD的时序信号。
2.根据权利要求1所述的LCD控制电路，其特征在于：
所述寄存器访问接口用于向所述外部处理器提供通过寄存器访问的方式显示图像；通过所述寄存器访问接口配置、使能虚拟帧缓冲后，所述外部处理器通过虚拟帧缓冲并读写图像数据。
3.根据权利要求1所述的LCD控制电路，其特征在于：
所述内存映射接口用于将所述LCD控制器控制LCD显示的控制逻辑，转换成虚拟帧缓冲的形式，使得CPU以及运行在CPU上的程序以访问连续内存的形式，进行LCD显示。
4.一种支持虚拟帧缓冲的LCD控制电路的控制方法，其特征在于，该LCD控制电路是采用如权利要求1至3任一项所述的一种支持虚拟帧缓冲的LCD控制电路，该方法包括：
在虚拟内存空间中分配一块不占用物理内存的区域作为虚拟帧缓冲区，其中，在对虚拟帧缓冲进行读写操作的时候，会被LCD控制器转换成对LCD图形数据的读写操作；
配置寄存器的初始化参数，通过寄存器访问接口配置LCD显示的参数信息，并通过LCD时序控制单元控制LCD屏幕完成上述配置；
使能虚拟帧缓冲，在虚拟帧缓冲区处接收帧缓冲器访问；根据LCD显示的参数信息，解析对应的总线地址的读写数据；
循环向虚拟帧缓冲对应的地址写入图像数据；
进行参数配置后，将虚拟帧缓冲转换为LCD时序控制单元所需的时序信号，并将显示数据传输到LCD屏幕中。
5.根据权利要求4所述的控制方法，其特征在于：
在将显示数据写入到LCD屏幕，进行预测后，以矩形框的形式写入后续的数据，直到地址发生换行为止。
6.根据权利要求4所述的控制方法，其特征在于：
所述使能虚拟帧缓冲包括：CPU通过所述寄存器访问接口将相应寄存器中的相应位写1，在LCD控制器接收到指令后，通过硬件控制逻辑使能虚拟帧缓冲。
7.根据权利要求4所述的控制方法，其特征在于：
所述解析对应的总线地址的读写数据，包括：将LCD的显示参数转换成一个长宽信息固定的虚拟帧缓冲，当对该虚拟帧缓冲进行读写操作的时候，由LCD控制器转换成对LCD制定区域的读写操作，进而产生相应的对LCD的控制时序。
8.根据权利要求4至7任一项所述的控制方法，其特征在于：
在向虚拟帧缓冲写入图像数据的时候，LCD时序控制单元接收LCD屏幕提供的帧同步或行同步信号，在LCD的消隐期刷新图像数据。
9.根据权利要求4至7任一项所述的控制方法，其特征在于：
在系统资源允许的情况下，提供真实的帧缓冲，通过寄存器访问接口将图像数据从帧缓冲中搬移到LCD图像中。
10.根据权利要求4至7任一项所述的控制方法，其特征在于：
LCD时序控制单元用于产生控制LCD屏幕的协议时序，该协议时序包括以下：
8-bits,9-bits,16-bits,18-bits interface with 8080-series MCU；
6-bits,16-bits,18-bits RGB interface；
3-pin/4-pin serial interface。
CN202210824211.1A 2022-07-13 2022-07-13 一种支持虚拟帧缓冲的lcd控制电路及其控制方法 Active CN115101025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210824211.1A CN115101025B (zh) 2022-07-13 2022-07-13 一种支持虚拟帧缓冲的lcd控制电路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210824211.1A CN115101025B (zh) 2022-07-13 2022-07-13 一种支持虚拟帧缓冲的lcd控制电路及其控制方法

Publications (2)

Publication Number Publication Date
CN115101025A true CN115101025A (zh) 2022-09-23
CN115101025B CN115101025B (zh) 2023-03-24

Family

ID=83296288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210824211.1A Active CN115101025B (zh) 2022-07-13 2022-07-13 一种支持虚拟帧缓冲的lcd控制电路及其控制方法

Country Status (1)

Country Link
CN (1) CN115101025B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116485628A (zh) * 2023-06-15 2023-07-25 摩尔线程智能科技(北京)有限责任公司 图像显示方法、装置及系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876733A (ja) * 1994-09-05 1996-03-22 Hitachi Ltd 画像処理プロセッサおよびそれを用いた画像データ処理装置またはグラフィックスコンピュータ
US5724063A (en) * 1995-06-07 1998-03-03 Seiko Epson Corporation Computer system with dual-panel LCD display
US20030184550A1 (en) * 2002-03-28 2003-10-02 Nally Robert M. Virtual frame buffer control system
CN101267526A (zh) * 2007-07-30 2008-09-17 天津大学 电梯轿厢内多媒体信息交互控制系统
CN101739289A (zh) * 2008-11-13 2010-06-16 闪联信息技术工程中心有限公司 一种在Linux虚拟机中设置显示模式的方法及装置
CN102543023A (zh) * 2012-01-10 2012-07-04 硅谷数模半导体（北京）有限公司 接收设备、视频刷新频率的控制方法、装置及系统
CN202584692U (zh) * 2012-03-13 2012-12-05 东南大学 一种lcd控制器
CN104620229A (zh) * 2012-09-07 2015-05-13 夏普株式会社 存储器控制装置、便携终端、存储器控制程序以及计算机可读取的记录介质
CN105450986A (zh) * 2015-11-12 2016-03-30 厦门雅迅网络股份有限公司 一种Linux下视频处理方法
CN107039012A (zh) * 2017-05-23 2017-08-11 昆山龙腾光电有限公司 一种时序控制器及液晶显示装置
CN109669885A (zh) * 2018-11-01 2019-04-23 广州市中海达测绘仪器有限公司 Oled显示驱动系统、方法及存储介质

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876733A (ja) * 1994-09-05 1996-03-22 Hitachi Ltd 画像処理プロセッサおよびそれを用いた画像データ処理装置またはグラフィックスコンピュータ
US5724063A (en) * 1995-06-07 1998-03-03 Seiko Epson Corporation Computer system with dual-panel LCD display
US20030184550A1 (en) * 2002-03-28 2003-10-02 Nally Robert M. Virtual frame buffer control system
CN101267526A (zh) * 2007-07-30 2008-09-17 天津大学 电梯轿厢内多媒体信息交互控制系统
CN101739289A (zh) * 2008-11-13 2010-06-16 闪联信息技术工程中心有限公司 一种在Linux虚拟机中设置显示模式的方法及装置
CN102543023A (zh) * 2012-01-10 2012-07-04 硅谷数模半导体（北京）有限公司 接收设备、视频刷新频率的控制方法、装置及系统
CN202584692U (zh) * 2012-03-13 2012-12-05 东南大学 一种lcd控制器
CN104620229A (zh) * 2012-09-07 2015-05-13 夏普株式会社 存储器控制装置、便携终端、存储器控制程序以及计算机可读取的记录介质
CN105450986A (zh) * 2015-11-12 2016-03-30 厦门雅迅网络股份有限公司 一种Linux下视频处理方法
CN107039012A (zh) * 2017-05-23 2017-08-11 昆山龙腾光电有限公司 一种时序控制器及液晶显示装置
CN109669885A (zh) * 2018-11-01 2019-04-23 广州市中海达测绘仪器有限公司 Oled显示驱动系统、方法及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116485628A (zh) * 2023-06-15 2023-07-25 摩尔线程智能科技(北京)有限责任公司 图像显示方法、装置及系统
CN116485628B (zh) * 2023-06-15 2023-12-29 摩尔线程智能科技(北京)有限责任公司 图像显示方法、装置及系统

Also Published As

Publication number Publication date
CN115101025B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
WO2020207251A1 (zh) 图像更新方法、装置、终端及存储介质
US7262776B1 (en) Incremental updating of animated displays using copy-on-write semantics
US9262798B2 (en) Parameter FIFO
US20070152992A1 (en) Image data transmission apparatus and method for image display system
KR980010997A (ko) 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법
KR100408021B1 (ko) 엘씨디 시스템의 인터페이스 장치 및 방법
JP2008523463A (ja) アドレスベースのグラフィックスプロトコル
CN114023270B (zh) 一种电子墨水屏驱动方法、装置、设备及存储介质
US20140139535A1 (en) Buffer Underrun Handling
US20060146055A1 (en) Graphics controller providing for animated windows
CN115101025B (zh) 一种支持虚拟帧缓冲的lcd控制电路及其控制方法
US5477242A (en) Display adapter for virtual VGA support in XGA native mode
TW200821984A (en) Work based clock management for display sub-system
JP2002032063A (ja) 液晶表示装置およびウィンドウ表示拡大制御方法
JP2005031640A (ja) ホストによるグラフィックス表示装置への柔軟なアクセスを可能にするグラフィックスコントローラー
JP2000122030A (ja) マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置
CN114302087A (zh) 一种mipi数据传输模式转换方法、装置及电子设备
JP3862976B2 (ja) 表示機構
JP2005122119A (ja) Ｍｐｕとビデオコーデックとで構成されるシステムにおけるビデオインタフェース装置
CN109819191B (zh) 一种mipi c-phy信号发生器及其信号发生方法
JP2966182B2 (ja) 計算機システム
JP2506959B2 (ja) 表示デ―タ処理装置
JP3603792B2 (ja) 画像メモリｌｓｉ及びそれを用いた画像表示装置
JP2001505674A (ja) Ｖｇａと整合性を有するビデオ表示アダプタを用いて効率的なメモリ読み出し動作を行なうための方法及び装置
US20080129751A1 (en) Smart Blanking Graphics Controller, Device Having Same, And Method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant