JP2001014450A - ソフトウェア/ハードウェア複合方式を用いたデータ処理装置及び方法 - Google Patents
ソフトウェア/ハードウェア複合方式を用いたデータ処理装置及び方法Info
- Publication number
- JP2001014450A JP2001014450A JP2000130221A JP2000130221A JP2001014450A JP 2001014450 A JP2001014450 A JP 2001014450A JP 2000130221 A JP2000130221 A JP 2000130221A JP 2000130221 A JP2000130221 A JP 2000130221A JP 2001014450 A JP2001014450 A JP 2001014450A
- Authority
- JP
- Japan
- Prior art keywords
- data
- graphic
- data processing
- destination address
- osd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Color Image Communication Systems (AREA)
- Image Generation (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 チップで占める面積を縮めることができ、誤
り訂正及びデバッグが容易となるソフトウェア/ハード
ウェア複合方式のデータ処理装置及び方法を提供する。 【解決手段】 インタラプト制御信号に基づき、外部か
らIEEE 1394標準バスを介して入力されるグラ
フィックデータのうち所定のデータを分析且つ処理して
制御情報を出力する第1のデータ処理部と、1394標
準バスを介してグラフィックデータが入力されると前記
所定のデータを処理するためのインタラプト制御信号を
出力し、第1のデータ処理部から出力される制御情報に
基づき、所定のデータ以外のグラフィックの宛先アドレ
ス及びサイズを計算する第2のデータ処理部を含むデー
タ処理部31と、宛先アドレス及びサイズが計算された
グラフィックデータをビデオデータと混合するグラフィ
ック処理部38とを含む。本方法によりシステムのバン
ド幅を縮めることができ、小形化が具現できる。
り訂正及びデバッグが容易となるソフトウェア/ハード
ウェア複合方式のデータ処理装置及び方法を提供する。 【解決手段】 インタラプト制御信号に基づき、外部か
らIEEE 1394標準バスを介して入力されるグラ
フィックデータのうち所定のデータを分析且つ処理して
制御情報を出力する第1のデータ処理部と、1394標
準バスを介してグラフィックデータが入力されると前記
所定のデータを処理するためのインタラプト制御信号を
出力し、第1のデータ処理部から出力される制御情報に
基づき、所定のデータ以外のグラフィックの宛先アドレ
ス及びサイズを計算する第2のデータ処理部を含むデー
タ処理部31と、宛先アドレス及びサイズが計算された
グラフィックデータをビデオデータと混合するグラフィ
ック処理部38とを含む。本方法によりシステムのバン
ド幅を縮めることができ、小形化が具現できる。
Description
【0001】
【発明の属する技術分野】本発明はデータ処理装置及び
その方法に係り、具体的には、外部からIEEE139
4標準バスを介して入力されるEIA−775 OSD
(Electronic Industries All
iance−775 On ScreenDispla
y)グラフィックデータをソフトウェア/ハードウェア
複合方式を用いて処理する装置及びその方法に関する。
その方法に係り、具体的には、外部からIEEE139
4標準バスを介して入力されるEIA−775 OSD
(Electronic Industries All
iance−775 On ScreenDispla
y)グラフィックデータをソフトウェア/ハードウェア
複合方式を用いて処理する装置及びその方法に関する。
【0002】
【従来の技術】図1は、従来のソフトウェア方式を採用
しているデータ処理装置のブロック構成図である。
しているデータ処理装置のブロック構成図である。
【0003】外部から1394リンク10を介して入力
されるEIA-775 OSDグラフィックデータは、P
CIインタフェース(Peripheral Comp
onent Interconnect Interfa
ce)11を介してシステム標準バスであるPCIバス
に送られる。このPCIバスに送られたEIA-775
OSDグラフィックデータは、PCI/AGPシステム
バス(PCI/Accelerated Graphi
cs Port System Bus)インタフェース
12を介してCPUメモリ13の一種であるSDRAM
に記録される。EIA-775でフレームとして規定さ
れた可変長データはCPUメモリ13に順次記録され
る。各フレームは、OSDデータフォーマットに応じて
その数が変わるサブフレームで構成されている。
されるEIA-775 OSDグラフィックデータは、P
CIインタフェース(Peripheral Comp
onent Interconnect Interfa
ce)11を介してシステム標準バスであるPCIバス
に送られる。このPCIバスに送られたEIA-775
OSDグラフィックデータは、PCI/AGPシステム
バス(PCI/Accelerated Graphi
cs Port System Bus)インタフェース
12を介してCPUメモリ13の一種であるSDRAM
に記録される。EIA-775でフレームとして規定さ
れた可変長データはCPUメモリ13に順次記録され
る。各フレームは、OSDデータフォーマットに応じて
その数が変わるサブフレームで構成されている。
【0004】各サブフレームは、Set_OSD_pix
el_format、4_bit_OSD_data、8_
bit_OSD_data、Uncompressed_
16_bit_data、Fill_region_wit
h_constant及びClear_OSDで構成され
ている。各フレームの構成は、Set_OSD_pixe
l_formatのOSD_layoutによって決定さ
れる。
el_format、4_bit_OSD_data、8_
bit_OSD_data、Uncompressed_
16_bit_data、Fill_region_wit
h_constant及びClear_OSDで構成され
ている。各フレームの構成は、Set_OSD_pixe
l_formatのOSD_layoutによって決定さ
れる。
【0005】例えば、EIA-775で規定された4ビ
ットのカラーデータのためのSet_OSD_pixel
_formatの場合、純OSDピクセルデータだけで
はなくピクセル当たりビット数、ピクセルの形態、カラ
ールックアップテーブル(CLUT)など各種の制御デ
ータも共に記録される。CPU 14はこれらのデータ
を処理し、CLUTデータはCPUメモリ13に格納さ
れる。
ットのカラーデータのためのSet_OSD_pixel
_formatの場合、純OSDピクセルデータだけで
はなくピクセル当たりビット数、ピクセルの形態、カラ
ールックアップテーブル(CLUT)など各種の制御デ
ータも共に記録される。CPU 14はこれらのデータ
を処理し、CLUTデータはCPUメモリ13に格納さ
れる。
【0006】連続的に入力される4_bit_OSD_d
ataは、ディスプレーされる長方形の位置及びサイズ
データと実際のピクセルデータとを含む。CPU 14
は、ピクセルデータ及びCLUTを用いて16ビットの
OSDピクセルを形成し、これらのデータをカラーマト
リックス変換処理して変換されたデータをCPUメモリ
13に記録する。さらにCPU 14は、位置値に対応
するシステムメモリ16の宛先アドレスを計算し、CP
Uメモリ13からOSDデータを読み出してPCI/A
GPシステムバスインタフェース12、PCIインタフ
ェース11及びメモリ管理装置(Memory Man
agement Unit、以下、MMU)15を介し
てシステムメモリ16の宛先アドレスに格納させる。グ
ラフィックプロセッサー17は、システムメモリ16か
らMMU 15を経由した最終のデータを読み出してビ
デオデータと混合し、ビデオデータと混合されたグラフ
ィックデータを出力する。
ataは、ディスプレーされる長方形の位置及びサイズ
データと実際のピクセルデータとを含む。CPU 14
は、ピクセルデータ及びCLUTを用いて16ビットの
OSDピクセルを形成し、これらのデータをカラーマト
リックス変換処理して変換されたデータをCPUメモリ
13に記録する。さらにCPU 14は、位置値に対応
するシステムメモリ16の宛先アドレスを計算し、CP
Uメモリ13からOSDデータを読み出してPCI/A
GPシステムバスインタフェース12、PCIインタフ
ェース11及びメモリ管理装置(Memory Man
agement Unit、以下、MMU)15を介し
てシステムメモリ16の宛先アドレスに格納させる。グ
ラフィックプロセッサー17は、システムメモリ16か
らMMU 15を経由した最終のデータを読み出してビ
デオデータと混合し、ビデオデータと混合されたグラフ
ィックデータを出力する。
【0007】図2は、従来のハードウェア方式を採用し
ているデータ処理装置のブロック構成図である。
ているデータ処理装置のブロック構成図である。
【0008】外部から1394リンク20を介して入力
されるEIA-775 OSDグラフィックデータは、C
PU25の助力を受けずにパーサー(Parser)2
1と呼ばれる別途のハードウェアで処理される。したが
って、EIA−775 OSDグラフィックデータは、
PCIインタフェース22、PCI/AGP システム
バスインタフェース23を経由しないために、システム
のバンド幅にはまったく影響しない。このように処理さ
れたデータはMMU 26を介してシステムメモリ27
に直接的に格納される。グラフィックプロセッサー28
は、システムメモリ27からMMU 26を経由した最
終データを読み出してビデオデータと混合し、ビデオデ
ータと混合されたグラフィックデータを出力する。
されるEIA-775 OSDグラフィックデータは、C
PU25の助力を受けずにパーサー(Parser)2
1と呼ばれる別途のハードウェアで処理される。したが
って、EIA−775 OSDグラフィックデータは、
PCIインタフェース22、PCI/AGP システム
バスインタフェース23を経由しないために、システム
のバンド幅にはまったく影響しない。このように処理さ
れたデータはMMU 26を介してシステムメモリ27
に直接的に格納される。グラフィックプロセッサー28
は、システムメモリ27からMMU 26を経由した最
終データを読み出してビデオデータと混合し、ビデオデ
ータと混合されたグラフィックデータを出力する。
【0009】図1のようにグラフィックデータがソフト
ウェア方式によって処理されると、EIA-775 OS
DグラフィックデータはPCIインタフェース11を介
してCPU 14で処理されるので、PCIシステムの
バンド幅を大いに占めることになる。すなわち、データ
の処理中にPCIバスを2回も経る結果となり、これ
は、全体的なシステム性能の低下につながる。
ウェア方式によって処理されると、EIA-775 OS
DグラフィックデータはPCIインタフェース11を介
してCPU 14で処理されるので、PCIシステムの
バンド幅を大いに占めることになる。すなわち、データ
の処理中にPCIバスを2回も経る結果となり、これ
は、全体的なシステム性能の低下につながる。
【0010】かかるシステム性能の低下を防止するた
め、システム動作周波数を高めたり、或いはシステムバ
スの幅を広げる方法が提案されている。ところが、シス
テム動作周波数が高まると、データ処理速度を上げるた
めその分多くのゲート素子の使用が必要となり、その結
果、チップで占めるゲート素子の面積が増大する。この
ため、設計に際し動作時間の同期が困難になり、テスト
時間及び設計時間が長引く問題があった。
め、システム動作周波数を高めたり、或いはシステムバ
スの幅を広げる方法が提案されている。ところが、シス
テム動作周波数が高まると、データ処理速度を上げるた
めその分多くのゲート素子の使用が必要となり、その結
果、チップで占めるゲート素子の面積が増大する。この
ため、設計に際し動作時間の同期が困難になり、テスト
時間及び設計時間が長引く問題があった。
【0011】図2のようにグラフィックデータがハード
ウェア方式により処理されると、高速のデータ処理が可
能となるだけでなく、システム標準バスであるPCIバ
スを用いないため、システムのバンド幅にまったく影響
しない。ところが、複雑なSet_OSD_pixel_
formatの最初の両32-bitデータをハードウ
ェア方式で分析且つ処理するため、ハードウェアを構成
する時に付加ゲートが必要となり、設計及びデバッグが
難しくなる問題があった。さらに、誤り訂正能力の点か
らも、ソフトウェア方式では誤り訂正ができるのに対
し、ハードウェア方式ではそれが難しい問題があった。
ウェア方式により処理されると、高速のデータ処理が可
能となるだけでなく、システム標準バスであるPCIバ
スを用いないため、システムのバンド幅にまったく影響
しない。ところが、複雑なSet_OSD_pixel_
formatの最初の両32-bitデータをハードウ
ェア方式で分析且つ処理するため、ハードウェアを構成
する時に付加ゲートが必要となり、設計及びデバッグが
難しくなる問題があった。さらに、誤り訂正能力の点か
らも、ソフトウェア方式では誤り訂正ができるのに対
し、ハードウェア方式ではそれが難しい問題があった。
【0012】
【発明が解決しようとする課題】本発明は上記事情に鑑
みて成されたものであり、その第1目的は、外部からI
EEE 1394標準バスを介して入力されるEIA-7
75 OSDグラフィックデータをソフトウェア/ハー
ドウェア複合方式を用いて処理するデータ処理装置を提
供することである。
みて成されたものであり、その第1目的は、外部からI
EEE 1394標準バスを介して入力されるEIA-7
75 OSDグラフィックデータをソフトウェア/ハー
ドウェア複合方式を用いて処理するデータ処理装置を提
供することである。
【0013】本発明の第2目的は、外部からIEEE
1394標準バスを介して入力されるEIA-775 O
SDグラフィックデータをソフトウェア/ハードウェア
複合方式を用いて処理するデータ処理方法を提供するこ
とである。
1394標準バスを介して入力されるEIA-775 O
SDグラフィックデータをソフトウェア/ハードウェア
複合方式を用いて処理するデータ処理方法を提供するこ
とである。
【0014】
【課題を解決するための手段】本発明の第1目的を達成
するため、本発明からは、インタラプト制御信号に基づ
き外部からIEEE 1394標準バスを介して入力さ
れるグラフィックデータのうち所定のデータを分析し、
且つそれを処理して制御情報を出力する第1データ処理
部と、外部からIEEE 1394標準バスを介してグ
ラフィックデータが入力されると前記所定のデータを処
理するためのインタラプト信号を出力し、前記第1デー
タ処理部から出力される制御情報に基づき、前記所定の
データ以外のグラフィックの宛先アドレス及びサイズを
計算する第2データ処理部と、前記宛先アドレス及びサ
イズが計算されたグラフィックデータをビデオデータと
混合するグラフィック処理部とを含むソフトウェア/ハ
ードウェア複合方式を用いたデータ処理装置が提供され
る。
するため、本発明からは、インタラプト制御信号に基づ
き外部からIEEE 1394標準バスを介して入力さ
れるグラフィックデータのうち所定のデータを分析し、
且つそれを処理して制御情報を出力する第1データ処理
部と、外部からIEEE 1394標準バスを介してグ
ラフィックデータが入力されると前記所定のデータを処
理するためのインタラプト信号を出力し、前記第1デー
タ処理部から出力される制御情報に基づき、前記所定の
データ以外のグラフィックの宛先アドレス及びサイズを
計算する第2データ処理部と、前記宛先アドレス及びサ
イズが計算されたグラフィックデータをビデオデータと
混合するグラフィック処理部とを含むソフトウェア/ハ
ードウェア複合方式を用いたデータ処理装置が提供され
る。
【0015】本発明の第2目的を達成するため、本発明
からは、外部からIEEE 1394標準バスを介して
入力されるグラフィックデータのうち所定のデータを分
析且つ処理して制御情報を出力するためのインタラプト
制御信号を発生させる第1ステップ と、前記制御情報
に基づき、外部からIEEE 1394標準バスを介し
て入力されるグラフィックデータの宛先アドレス及びサ
イズを計算する第2ステップと、メモリの前記計算され
た宛先アドレスに前記グラフィックデータのサイズを格
納させる第3ステップとを含むソフトウェア/ハードウ
ェア複合方式を用いたデータ処理方法が提供される。
からは、外部からIEEE 1394標準バスを介して
入力されるグラフィックデータのうち所定のデータを分
析且つ処理して制御情報を出力するためのインタラプト
制御信号を発生させる第1ステップ と、前記制御情報
に基づき、外部からIEEE 1394標準バスを介し
て入力されるグラフィックデータの宛先アドレス及びサ
イズを計算する第2ステップと、メモリの前記計算され
た宛先アドレスに前記グラフィックデータのサイズを格
納させる第3ステップとを含むソフトウェア/ハードウ
ェア複合方式を用いたデータ処理方法が提供される。
【0016】
【発明の実施の形態】以下、添付した図面に基づき、本
発明について詳細に説明する。
発明について詳細に説明する。
【0017】図3は、本発明に係るソフトウェア/ハー
ドウェア複合方式を用いたデータ処理装置のブロック構
成図である。
ドウェア複合方式を用いたデータ処理装置のブロック構
成図である。
【0018】図3に示されたように、本発明に係るデー
タ処理装置は、1394リンク30と、外部から139
4リンク30を介して入力されるEIA-775 OSD
グラフィックデータを処理及び制御するデータ処理部3
1と、PCIインタフェース32と、PCI/AGPシ
ステムバスインタフェース33と、CPU 34と、C
PUメモリ35と、MMU 36と、システムメモリ3
7及びグラフィックプロセッサー38を含む。
タ処理装置は、1394リンク30と、外部から139
4リンク30を介して入力されるEIA-775 OSD
グラフィックデータを処理及び制御するデータ処理部3
1と、PCIインタフェース32と、PCI/AGPシ
ステムバスインタフェース33と、CPU 34と、C
PUメモリ35と、MMU 36と、システムメモリ3
7及びグラフィックプロセッサー38を含む。
【0019】前記データ処理部31は、外部から139
4リンク30を介して入力されるEIA-775 OSD
グラフィックデータを格納するための1394先入れ先
出しメモリ(以下、1394 FIFO)31−1と、
前記1394 FIFO 31-1に格納されたEIA-7
75 OSDグラフィックデータを処理及び制御するパ
ーサー31-2と、パーサー31-2の制御下にグラフィ
ックデータのうちSet_OSD_pixel_form
atの最初両32ビットデータを格納するためのPCI
FIFO 31−3と 、前記パーサー31−2で処理
された4/8ビットのデータに対する16ビットのデー
タを指定するアドレスが格納されるCLUT 31−4
と、前記CLUT 31-4のデータをカラーマトリック
ス変換処理するマトリックス変換部31-5及び前記パ
ーサー31-2で処理されたデータをシステムメモリ3
7に格納させるために制御を行なうダイレクトメモリア
クセス回路(以下、DMA回路)31-6を含む。
4リンク30を介して入力されるEIA-775 OSD
グラフィックデータを格納するための1394先入れ先
出しメモリ(以下、1394 FIFO)31−1と、
前記1394 FIFO 31-1に格納されたEIA-7
75 OSDグラフィックデータを処理及び制御するパ
ーサー31-2と、パーサー31-2の制御下にグラフィ
ックデータのうちSet_OSD_pixel_form
atの最初両32ビットデータを格納するためのPCI
FIFO 31−3と 、前記パーサー31−2で処理
された4/8ビットのデータに対する16ビットのデー
タを指定するアドレスが格納されるCLUT 31−4
と、前記CLUT 31-4のデータをカラーマトリック
ス変換処理するマトリックス変換部31-5及び前記パ
ーサー31-2で処理されたデータをシステムメモリ3
7に格納させるために制御を行なうダイレクトメモリア
クセス回路(以下、DMA回路)31-6を含む。
【0020】以下、図3に示されたデータ処理装置の動
作について詳細に説明する。1394 FIFO 31-
1は、外部から1394リンク30を介して入力される
EIA-775 OSDグラフィックデータを格納する。
作について詳細に説明する。1394 FIFO 31-
1は、外部から1394リンク30を介して入力される
EIA-775 OSDグラフィックデータを格納する。
【0021】パーサー31-2は、前記1394 FIF
O31-1からEIA-775 OSDグラフィックデー
タを読み出し、Set_OSD_pixel_forma
t、4_bit_OSD_data、8_bit_OSD_d
ata、Uncompressed_16_bit_da
ta、Fill_region_with_consta
nt及びClear_OSDなどのサブフレームを処理
する。
O31-1からEIA-775 OSDグラフィックデー
タを読み出し、Set_OSD_pixel_forma
t、4_bit_OSD_data、8_bit_OSD_d
ata、Uncompressed_16_bit_da
ta、Fill_region_with_consta
nt及びClear_OSDなどのサブフレームを処理
する。
【0022】特に、フレームのヘッドを表わすSet_
OSD_pixel_formatの最初の両32ビット
データはPCI FIFO 31-3に格納される。格納
が完了されると、前記パーサー31-2は、PCIイン
タフェース32及びPCI/AGPシステムバスインタ
フェース33を介してCPU 34にインタラプトを発
生して、PCI FIFO 31-3に格納されたデータ
を処理する。
OSD_pixel_formatの最初の両32ビット
データはPCI FIFO 31-3に格納される。格納
が完了されると、前記パーサー31-2は、PCIイン
タフェース32及びPCI/AGPシステムバスインタ
フェース33を介してCPU 34にインタラプトを発
生して、PCI FIFO 31-3に格納されたデータ
を処理する。
【0023】CPU 34で分析されたSet_OSD_
pixel_formatデータは、PCI/AGPシ
ステムバスインタフェース33及びPCIインタフェー
ス32を介してパーサー31-2の制御機能レジスター
(Control Function Registe
r、以下、CFR、図示省略)に格納される。このパー
サー31-2のCFRに格納されたSet_OSD_pi
xel_formatデータの制御情報に基づき、残余
のサブフレームが処理される。
pixel_formatデータは、PCI/AGPシ
ステムバスインタフェース33及びPCIインタフェー
ス32を介してパーサー31-2の制御機能レジスター
(Control Function Registe
r、以下、CFR、図示省略)に格納される。このパー
サー31-2のCFRに格納されたSet_OSD_pi
xel_formatデータの制御情報に基づき、残余
のサブフレームが処理される。
【0024】パーサー31-2はCFRに格納されたレ
ジスター値に基づき、EIA-775で規定されたデー
タ処理動作を行なう。パーサー31-2のCFRに格納
されたレジスターデータが4ビットカラーフォーマット
データまたは8ビットカラーフォーマットデータである
場合にはそのデータがCLUT 31-4にロードされ、
CLUT 31-4より4/8ビットピクセルデータに関
するアドレス情報が読み出される。
ジスター値に基づき、EIA-775で規定されたデー
タ処理動作を行なう。パーサー31-2のCFRに格納
されたレジスターデータが4ビットカラーフォーマット
データまたは8ビットカラーフォーマットデータである
場合にはそのデータがCLUT 31-4にロードされ、
CLUT 31-4より4/8ビットピクセルデータに関
するアドレス情報が読み出される。
【0025】そしてパーサー31-2は、連続するサブ
フレームである4_bit_OSD_data、8_bit
_OSD_dataを1394 FIFO 31-1から読
み出してシステムメモリ37に記録されるサブフレーム
の宛先アドレス及びサイズを計算し、その結果をDMA
回路31-6のCFRに記録する。加えて、前記パーサ
ー31-2は、CLUT 31-4のアドレスとして使用
された4_bit_OSD_dataまたは8_bit_O
SD_dataが指定する位置の1394リンク30か
らOSDピクセルデータを読み出す。マトリックス変換
部31-5はパーサー31-2により読み出されたOSD
ピクセルデータをカラースペース変換処理し、該変換処
理されたOSDピクセルデータをDMA回路31-6を
介してシステムメモリ37の宛先アドレスに格納させ
る。
フレームである4_bit_OSD_data、8_bit
_OSD_dataを1394 FIFO 31-1から読
み出してシステムメモリ37に記録されるサブフレーム
の宛先アドレス及びサイズを計算し、その結果をDMA
回路31-6のCFRに記録する。加えて、前記パーサ
ー31-2は、CLUT 31-4のアドレスとして使用
された4_bit_OSD_dataまたは8_bit_O
SD_dataが指定する位置の1394リンク30か
らOSDピクセルデータを読み出す。マトリックス変換
部31-5はパーサー31-2により読み出されたOSD
ピクセルデータをカラースペース変換処理し、該変換処
理されたOSDピクセルデータをDMA回路31-6を
介してシステムメモリ37の宛先アドレスに格納させ
る。
【0026】EIA-775で規定されたSet_OSD
_pixel_formatデータが4ビットピクセルフ
ォーマットデータ、または8ビットピクセルフォーマッ
トデータである場合、CLUTが与えられる。サブフレ
ームである4_bit_OSD_data、8_bit_O
SD_dataに含まれたOSDピクセルデータは、実
際のデータではなく、CLUT 31-4に格納された1
6ビットOSDピクセルデータを指定するアドレス情報
である。そこで、CLUT 31-4は16ビットOSD
ピクセルデータを格納するメモリと言える。
_pixel_formatデータが4ビットピクセルフ
ォーマットデータ、または8ビットピクセルフォーマッ
トデータである場合、CLUTが与えられる。サブフレ
ームである4_bit_OSD_data、8_bit_O
SD_dataに含まれたOSDピクセルデータは、実
際のデータではなく、CLUT 31-4に格納された1
6ビットOSDピクセルデータを指定するアドレス情報
である。そこで、CLUT 31-4は16ビットOSD
ピクセルデータを格納するメモリと言える。
【0027】マトリックス変換部31-5は、2つのカ
ラースペースであるSMPTE(Society Mo
tion Picture & Television E
ngineers)274mと2SMPTE 170m
との間でカラースペース変換処理を行なう。
ラースペースであるSMPTE(Society Mo
tion Picture & Television E
ngineers)274mと2SMPTE 170m
との間でカラースペース変換処理を行なう。
【0028】パーサー31-2のCFRに格納されたデ
ータがUncompressed_16_bit_for
matデータの場合にはCLUT 31-4に格納された
データを用いる必要がないため、パーサー31−2のC
FRから読み出されたUncompressed_16_
bit_formatデータがマトリックス変換部31-
5に送られ、マトリックス変換部31-5でカラースペ
ース変換処理された後に、DMA回路31-6を介して
システムメモリ37の宛先アドレスに格納される。
ータがUncompressed_16_bit_for
matデータの場合にはCLUT 31-4に格納された
データを用いる必要がないため、パーサー31−2のC
FRから読み出されたUncompressed_16_
bit_formatデータがマトリックス変換部31-
5に送られ、マトリックス変換部31-5でカラースペ
ース変換処理された後に、DMA回路31-6を介して
システムメモリ37の宛先アドレスに格納される。
【0029】パーサー31-2のCFRに格納されたレ
ジスターデータがFill_region_with_c
onstantまたはClear_OSDデータの場
合、パーサー31-2のCFRからFill_value
または0のピクセルデータが読み出され、その値がDM
A回路31-6を介してシステムメモリ37の宛先アド
レスに格納される。
ジスターデータがFill_region_with_c
onstantまたはClear_OSDデータの場
合、パーサー31-2のCFRからFill_value
または0のピクセルデータが読み出され、その値がDM
A回路31-6を介してシステムメモリ37の宛先アド
レスに格納される。
【0030】グラフィックプロセッサー38は、システ
ムメモリ37からMMU 36を経由した最終のデータ
を読み出し、それをビデオデータと混合して混合された
グラフィックデータを出力する。
ムメモリ37からMMU 36を経由した最終のデータ
を読み出し、それをビデオデータと混合して混合された
グラフィックデータを出力する。
【0031】図4及び図5は、本発明に係るソフトウェ
ア/ハードウェア複合方式を用いたデータ処理方法の動
作プロセスを示すフローチャートである。
ア/ハードウェア複合方式を用いたデータ処理方法の動
作プロセスを示すフローチャートである。
【0032】図4、5に示されたように、本発明に係る
データ処理方法は、1394 FIFOにOSDグラフ
ィックデータが格納されているかどうかをチェックする
ステップ(40)と、1394 FIFOにOSDグラ
フィックデータが格納されているならそこからOSDグ
ラフィックデータを読み出すステップ(41)と、新た
なフレームが検出されたかどうかをチェックするステッ
プ(42)と、新たなフレームが検出された場合、その
うちSet_OSD_pixel_formatの最初の
両32ビットデータをPCI FIFOに格納させるス
テップ(43)と、CPU にインタラプトを発生させ
るステップ(44)と、パーサーのCFRに格納された
データが4ビットカラーフォーマットデータ、或いは8
ビットカラーフォーマットデータであるかをチェックす
るステップ(45)、Yesであれば、1394 FI
FOから4ビットカラーフォーマットデータ、或いは8
ビットカラーフォーマットデータを読み出してCLUT
にロードさせるステップ(46)と、CLUTから4/
8ビットピクセルデータに対するアドレスを読み出して
16ビットピクセルデータを出力するステップ(47)
と、ステップ45のチェック結果Noであればパーサー
のCFRに格納されたデータがUncompresse
d_16_bit_pixel_formatデータである
かどうかをチェックするステップ(48)と、Yesで
あれば、1394 FIFOからUncompress
ed_16_bit_pixel_formatデータを読
み出すステップ(49)と、ステップ48のチェック結
果NoであればパーサーのCFRに格納されたデータが
Fill_region_with_constantデ
ータまたはClear_OSDデータであるかをチェッ
クするステップ(50)と、Yesであれば、1394
FIFOからFill_region_with_con
stantデータまたはClear_OSDデータを読
み出すステップ(51)と、ステップ47、ステップ4
9またはステップ51のデータをDMA回路に送るステ
ップ(52)と、OSDピクセルデータをカラーマトリ
ックス変換処理するステップ(53)と、カラーマトリ
ックス変換処理されたOSDピクセルデータをDMA回
路に送るステップ(54)及びDMA回路に送られたO
SDピクセルデータをシステムメモリに格納するステッ
プ(55)を含む。
データ処理方法は、1394 FIFOにOSDグラフ
ィックデータが格納されているかどうかをチェックする
ステップ(40)と、1394 FIFOにOSDグラ
フィックデータが格納されているならそこからOSDグ
ラフィックデータを読み出すステップ(41)と、新た
なフレームが検出されたかどうかをチェックするステッ
プ(42)と、新たなフレームが検出された場合、その
うちSet_OSD_pixel_formatの最初の
両32ビットデータをPCI FIFOに格納させるス
テップ(43)と、CPU にインタラプトを発生させ
るステップ(44)と、パーサーのCFRに格納された
データが4ビットカラーフォーマットデータ、或いは8
ビットカラーフォーマットデータであるかをチェックす
るステップ(45)、Yesであれば、1394 FI
FOから4ビットカラーフォーマットデータ、或いは8
ビットカラーフォーマットデータを読み出してCLUT
にロードさせるステップ(46)と、CLUTから4/
8ビットピクセルデータに対するアドレスを読み出して
16ビットピクセルデータを出力するステップ(47)
と、ステップ45のチェック結果Noであればパーサー
のCFRに格納されたデータがUncompresse
d_16_bit_pixel_formatデータである
かどうかをチェックするステップ(48)と、Yesで
あれば、1394 FIFOからUncompress
ed_16_bit_pixel_formatデータを読
み出すステップ(49)と、ステップ48のチェック結
果NoであればパーサーのCFRに格納されたデータが
Fill_region_with_constantデ
ータまたはClear_OSDデータであるかをチェッ
クするステップ(50)と、Yesであれば、1394
FIFOからFill_region_with_con
stantデータまたはClear_OSDデータを読
み出すステップ(51)と、ステップ47、ステップ4
9またはステップ51のデータをDMA回路に送るステ
ップ(52)と、OSDピクセルデータをカラーマトリ
ックス変換処理するステップ(53)と、カラーマトリ
ックス変換処理されたOSDピクセルデータをDMA回
路に送るステップ(54)及びDMA回路に送られたO
SDピクセルデータをシステムメモリに格納するステッ
プ(55)を含む。
【0033】さらに本発明のステップ44は、CPU処
理を行なうステップ(44−1)と、パーサーでインタ
ラプトが発生されたかどうかをチェックするステップ
(44−2)と、PCI FIFOからSet_OSD_
pixel_formatの最初の両32ビットデータ
を読み出すステップ(44-3)と、前記読み出された
データを分析するステップ(44-4)及びこの分析結
果をパーサーのCFRに格納させるステップ(44-
5)を含む。
理を行なうステップ(44−1)と、パーサーでインタ
ラプトが発生されたかどうかをチェックするステップ
(44−2)と、PCI FIFOからSet_OSD_
pixel_formatの最初の両32ビットデータ
を読み出すステップ(44-3)と、前記読み出された
データを分析するステップ(44-4)及びこの分析結
果をパーサーのCFRに格納させるステップ(44-
5)を含む。
【0034】以下、図4及び図5に基づき、本発明につ
いて詳細に説明する。
いて詳細に説明する。
【0035】まず、外部から1394リンクを介して入
力されるEIA-775 OSDグラフィックデータが1
394 FIFOに格納されているかどうかをチェック
して(40)、EIA-775 OSDグラフィックデー
タが格納されている場合それを読み出す(41)。
力されるEIA-775 OSDグラフィックデータが1
394 FIFOに格納されているかどうかをチェック
して(40)、EIA-775 OSDグラフィックデー
タが格納されている場合それを読み出す(41)。
【0036】読み出されたOSDグラフィックデータか
ら新たなフレームが検出されると(42)、検出された
フレームのうちSet_OSD_pixel_forma
tの最初の両32ビットデータをPCI FIFOに格
納する(43)。
ら新たなフレームが検出されると(42)、検出された
フレームのうちSet_OSD_pixel_forma
tの最初の両32ビットデータをPCI FIFOに格
納する(43)。
【0037】PCI FIFOへのデータ格納が完了さ
れると、インタラプトが発生されてCPUに送られる
(44)。
れると、インタラプトが発生されてCPUに送られる
(44)。
【0038】通常のデータ処理動作を行なっていた(4
4−1)CPUは、 パーサーからインタラプトが発生
されたかどうかをチェックする(44-2)。
4−1)CPUは、 パーサーからインタラプトが発生
されたかどうかをチェックする(44-2)。
【0039】パーサーからインタラプトが発生されたこ
とが検出されると、CPUはPCIFIFOからSet
_OSD_pixel_formatデータの最初の両3
2ビットデータを読み出し(44−3)、それを分析す
る(44−4)。
とが検出されると、CPUはPCIFIFOからSet
_OSD_pixel_formatデータの最初の両3
2ビットデータを読み出し(44−3)、それを分析す
る(44−4)。
【0040】次に、分析された結果をPCIインタフェ
ースを介してパーサーのCFRに格納させる(44-
5)。
ースを介してパーサーのCFRに格納させる(44-
5)。
【0041】次に、パーサーのCFRに格納されたデー
タが4/8ビットカラーフォーマットデータであるかど
うかをチェックする(45)。
タが4/8ビットカラーフォーマットデータであるかど
うかをチェックする(45)。
【0042】パーサーのCFRに格納されたデータが4
/8ビットカラーフォーマットの場合、1394 FI
FOから4_bit_OSD_data、8_bit_OS
D_dataをCLUTにロードし(46)、4_bit
_OSD_data、8_bit_OSD_dataに関す
るアドレス情報を読み出して16ビットピクセルデータ
を出力する(47)。4_bit_OSD_data、8_
bit_OSD_dataにはディスプレーされる長方形
の位置情報が含まれており、パーサーはこの4_bit_
OSD_data、8_bit_OSD_dataに基づ
き、システムメモリの宛先アドレスを計算する。
/8ビットカラーフォーマットの場合、1394 FI
FOから4_bit_OSD_data、8_bit_OS
D_dataをCLUTにロードし(46)、4_bit
_OSD_data、8_bit_OSD_dataに関す
るアドレス情報を読み出して16ビットピクセルデータ
を出力する(47)。4_bit_OSD_data、8_
bit_OSD_dataにはディスプレーされる長方形
の位置情報が含まれており、パーサーはこの4_bit_
OSD_data、8_bit_OSD_dataに基づ
き、システムメモリの宛先アドレスを計算する。
【0043】パーサーのCFRに格納されたデータがU
ncompressed_16_bit_pixel_fo
rmatデータの場合、1394 FIFOからこのU
ncompressed_16_bit_pixel_fo
rmatデータが読み出される(48、49)。
ncompressed_16_bit_pixel_fo
rmatデータの場合、1394 FIFOからこのU
ncompressed_16_bit_pixel_fo
rmatデータが読み出される(48、49)。
【0044】パーサーのCFRに格納されたデータがF
ill_region_with_constantデー
タまたはClear_OSDデータの場合には、139
4 FIFOからFill_region_with_co
nstantデータ、Clear_OSDデータが読み
出される(50、51)。
ill_region_with_constantデー
タまたはClear_OSDデータの場合には、139
4 FIFOからFill_region_with_co
nstantデータ、Clear_OSDデータが読み
出される(50、51)。
【0045】ステップ47、49、51のデータは、パ
ーサーにより記録されるシステムメモリの宛先アドレス
及びサイズが計算されて、DMA回路のCFRに格納さ
れ、必要であれば、このデータにカラーマトリックス変
換処理が施される(52、53)。
ーサーにより記録されるシステムメモリの宛先アドレス
及びサイズが計算されて、DMA回路のCFRに格納さ
れ、必要であれば、このデータにカラーマトリックス変
換処理が施される(52、53)。
【0046】次に、カラーマトリックス変換処理された
OSDピクセルデータがDMA回路に送られてシステム
メモリの宛先アドレスに格納され、新たなフレーム待ち
モードに戻る(54、55)。
OSDピクセルデータがDMA回路に送られてシステム
メモリの宛先アドレスに格納され、新たなフレーム待ち
モードに戻る(54、55)。
【0047】
【発明の効果】以上述べたように、本発明は、システム
バスのバンド幅を多く占めるCLUT、4_bit_OS
D_data、8_bit_OSD_data、Uncom
pressed_16_bit_data、Fill_re
gion_with_constant、Clear_O
SDなどのサブフレームのグラフィックピクセルデータ
はPCIバスを経由させずにハードウェア方式を用いて
処理し、複雑なSet_OSD_pixel_forma
tの最初の両32ビットデータはソフトウェア方式を用
いて処理しているので、既存のシステム資源を活用する
ことができ、システムのバンド幅を縮めることができ
る。これにより、コンパクトなハードウェアが具現で
き、チップで占める面積を縮めることができ、誤り訂正
及びデバッグが容易となる。
バスのバンド幅を多く占めるCLUT、4_bit_OS
D_data、8_bit_OSD_data、Uncom
pressed_16_bit_data、Fill_re
gion_with_constant、Clear_O
SDなどのサブフレームのグラフィックピクセルデータ
はPCIバスを経由させずにハードウェア方式を用いて
処理し、複雑なSet_OSD_pixel_forma
tの最初の両32ビットデータはソフトウェア方式を用
いて処理しているので、既存のシステム資源を活用する
ことができ、システムのバンド幅を縮めることができ
る。これにより、コンパクトなハードウェアが具現で
き、チップで占める面積を縮めることができ、誤り訂正
及びデバッグが容易となる。
【図1】従来のソフトウェア方式を採用しているデータ
処理装置のブロック構成図である。
処理装置のブロック構成図である。
【図2】従来のハードウェア方式を採用しているデータ
処理装置のブロック構成図である
処理装置のブロック構成図である
【図3】本発明に係るソフトウェア/ハードウェア複合
方式を用いたデータ処理装置のブロック構成図である。
方式を用いたデータ処理装置のブロック構成図である。
【図4】本発明に係るソフトウェア/ハードウェア複合
方式を用いたデータ処理方法の動作プロセスを示すフロ
ーチャートである。
方式を用いたデータ処理方法の動作プロセスを示すフロ
ーチャートである。
【図5】図4に続くフローチャートである。
30 1394リンク 31 データ処理部 31−1 1394 FIFO 31−2 パーサー 31−3 PCI FIFO 31−4 CLUT 31−5 マトリックス変換部 31−6 DMA回路 32 PCIインタフェース 33 PCI/AGPシステムバスインタフェース 34 CPU 36 MMU 37 システムメモリ 38 グラフィックプロセッサー
Claims (8)
- 【請求項1】 インタラプト制御信号に基づき、外部か
らIEEE 1394標準バスを介して入力されるグラ
フィックデータのうち所定のデータを分析且つ処理して
制御情報を出力する第1データ処理部と、 外部からIEEE 1394標準バスを介してグラフィ
ックデータが入力されると前記所定のデータを処理する
ためのインタラプト制御信号を出力し、前記第1データ
処理部から出力される制御情報に基づき、前記所定のデ
ータ以外のグラフィックの宛先アドレス及びサイズを計
算する第2データ処理部と、 前記宛先アドレス及びサイズが計算されたグラフィック
データをビデオデータと混合するグラフィック処理部と
を含むソフトウェア/ハードウェア複合方式を用いたデ
ータ処理装置。 - 【請求項2】 前記第1データ処理部と第2データ処理
部との間でデータをやり取りするためのデータインタフ
ェース装置をさらに含むことを特徴とする請求項1に記
載のソフトウェア/ハードウェア複合方式を用いたデー
タ処理装置。 - 【請求項3】 前記第2データ処理部により計算された
宛先アドレスに前記グラフィックデータのサイズを格納
するメモリをさらに含むことを特徴とする請求項1に記
載のソフトウェア/ハードウェア複合方式を用いたデー
タ処理装置。 - 【請求項4】 前記第2データ処理部は、 外部から前記IEEE 1394標準バスを介して入力
されるグラフィックデータを格納する第1格納手段と、 前記グラフィックデータのうち所定のデータを格納する
第2格納手段と、 インタラプト制御信号を発生させて前記第2格納手段に
格納された所定のデータを前記第1データ処理部に送
り、前記第1データ処理部の制御情報に基づき、前記第
1格納手段に格納されたグラフィックデータの宛先アド
レス及びサイズを計算するパーサーと、 前記パーサーで処理された所定のグラフィックデータの
宛先アドレスが格納されるカラールックアップテーブル
と、 前記カラールックアップテーブルに格納されるグラフィ
ックデータをカラースペース変換処理するマトリックス
変換部と、 前記パーサー及びマトリックス変換部で処理されたグラ
フィックデータを前記第2格納手段に格納させるために
制御を行なう制御部とを含むことを特徴とする請求項1
に記載のソフトウェア/ハードウェア複合方式を用いた
データ処理装置。 - 【請求項5】 外部からIEEE 1394標準バスを
介して入力されるグラフィックデータのうち所定のデー
タを分析且つ処理して制御情報を出力するためのインタ
ラプト制御信号を発生させる第1ステップと、 前記制御情報に基づき、外部からIEEE 1394標
準バスを介して入力されるグラフィックデータの宛先ア
ドレス及びサイズを計算する第2ステップと、 メモリの前記計算された宛先アドレスに前記グラフィッ
クデータのサイズを格納させる第3ステップとを含むソ
フトウェア/ハードウェア複合方式を用いたデータ処理
方法。 - 【請求項6】 前記第1ステップの制御情報が4/8ビ
ットカラーフォーマットデータの場合、前記第2ステッ
プで前記4/8ビットカラーフォーマットデータの宛先
アドレス及び所定のビット数のグラフィックデータが出
力してマトリックス変換処理した後に前記メモリに格納
させることを特徴とする請求項5に記載のソフトウェア
/ハードウェア複合方式を用いたデータ処理方法。 - 【請求項7】 前記第1ステップの制御情報が圧縮され
てない16ビットのピクセルフォーマットデータの場
合、前記第2ステップで前記フォーマットデータの宛先
アドレス及びサイズを計算し、前記メモリの宛先アドレ
スに前記グラフィックデータのサイズを格納することを
特徴とする請求項5に記載のソフトウェア/ハードウェ
ア複合方式を用いたデータ処理方法。 - 【請求項8】 前記第1ステップの制御情報がFill
/Clear領域のOSDデータの場合、第2ステップ
で前記フォーマットデータの宛先アドレス及びサイズを
計算して前記メモリの宛先アドレスに前記グラフィック
データのサイズを格納することを特徴とする請求項5に
記載のソフトウェア/ハードウェア複合方式を用いたデ
ータ処理方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR17162/1999 | 1999-05-13 | ||
KR1019990017162A KR100601606B1 (ko) | 1999-05-13 | 1999-05-13 | 소프트웨어/하드웨어 복합 방식을 이용한 데이터 처리장치 및방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001014450A true JP2001014450A (ja) | 2001-01-19 |
JP3238692B2 JP3238692B2 (ja) | 2001-12-17 |
Family
ID=19585286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000130221A Expired - Fee Related JP3238692B2 (ja) | 1999-05-13 | 2000-04-28 | ソフトウェア/ハードウェア複合方式を用いたデータ処理装置及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6693638B1 (ja) |
EP (1) | EP1052596A3 (ja) |
JP (1) | JP3238692B2 (ja) |
KR (1) | KR100601606B1 (ja) |
CN (1) | CN1127025C (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010097454A (ko) * | 2000-04-24 | 2001-11-08 | 윤종용 | 온 스크린 디스플레이 오브젝트 표시방법 및 표시장치 |
MXPA02011023A (es) * | 2000-05-12 | 2003-03-10 | Thomson Licensing Sa | Aparato y metodo para la interoperabilidad mejorada de dispositivos. |
US6996602B2 (en) * | 2001-06-18 | 2006-02-07 | Ford Global Technologies, Llc | Server-side page table framework for client application definition and execution |
KR101015412B1 (ko) * | 2003-01-17 | 2011-02-22 | 톰슨 라이센싱 | 비디오 신호를 생성하는 방법 및 전자장치 |
US9292414B2 (en) | 2012-11-26 | 2016-03-22 | Nvidia Corporation | System, method, and computer program product for debugging graphics programs locally utilizing a system with a single GPU |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3537259B2 (ja) * | 1996-05-10 | 2004-06-14 | 株式会社ソニー・コンピュータエンタテインメント | データ処理装置およびデータ処理方法 |
US5907372A (en) * | 1996-06-28 | 1999-05-25 | Hitachi, Ltd. | Decoding/displaying device for decoding/displaying coded picture data generated by high efficiency coding for interlace scanning picture format |
US6118494A (en) * | 1996-10-16 | 2000-09-12 | Thomson Licensing S.A. | Apparatus and method for generating on-screen-display messages using true color mode |
US6480238B1 (en) * | 1996-10-16 | 2002-11-12 | Thomson Licensing S.A. | Apparatus and method for generating on-screen-display messages using field doubling |
US6351292B1 (en) * | 1996-10-16 | 2002-02-26 | Thomson Licensing S.A. | Apparatus and method for generating on-screen-display messages using line doubling |
US6175388B1 (en) * | 1996-10-16 | 2001-01-16 | Thomson Licensing S.A. | Apparatus and method for generating on-screen-display messages using on-bit pixels |
KR19980042023A (ko) * | 1996-11-01 | 1998-08-17 | 윌리엄비.켐플러 | 오디오 영상 시스템용 집적 회로 |
KR100230282B1 (ko) * | 1997-04-14 | 1999-11-15 | 윤종용 | 단일 프로그램 전송 스트림 전송장치 및 그 방법 |
US5861893A (en) * | 1997-05-27 | 1999-01-19 | Intel Corporation | System and method for graphics data concurrency and coherency |
KR100313890B1 (ko) * | 1998-05-15 | 2001-11-15 | 구자홍 | 디지털/아날로그 겸용 티브이 수상기 |
-
1999
- 1999-05-13 KR KR1019990017162A patent/KR100601606B1/ko not_active IP Right Cessation
-
2000
- 2000-04-04 CN CN00104961A patent/CN1127025C/zh not_active Expired - Fee Related
- 2000-04-07 EP EP00107578A patent/EP1052596A3/en not_active Withdrawn
- 2000-04-10 US US09/545,837 patent/US6693638B1/en not_active Expired - Fee Related
- 2000-04-28 JP JP2000130221A patent/JP3238692B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1052596A2 (en) | 2000-11-15 |
CN1127025C (zh) | 2003-11-05 |
US6693638B1 (en) | 2004-02-17 |
EP1052596A3 (en) | 2003-10-15 |
CN1274121A (zh) | 2000-11-22 |
JP3238692B2 (ja) | 2001-12-17 |
KR100601606B1 (ko) | 2006-07-14 |
KR20000073709A (ko) | 2000-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5943064A (en) | Apparatus for processing multiple types of graphics data for display | |
US6798418B1 (en) | Graphics subsystem including a RAMDAC IC with digital video storage interface for connection to a graphics bus | |
US6108722A (en) | Direct memory access apparatus for transferring a block of data having discontinous addresses using an address calculating circuit | |
JP3238692B2 (ja) | ソフトウェア/ハードウェア複合方式を用いたデータ処理装置及び方法 | |
US6693644B1 (en) | Graphic accelerator reducing and processing graphics data | |
US20070013809A1 (en) | Method for assisting video compression in a computer system | |
US7280162B2 (en) | Apparatus for assisting video compression in a computer system | |
JP2608275B2 (ja) | 画像処理装置 | |
US6421059B1 (en) | Apparatus and method for rendering characters into a memory | |
CN118214820B (zh) | 一种图像数据处理方法、产品、设备及介质 | |
JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
JP2000050084A (ja) | 画像処理装置及び方法及び記憶媒体 | |
JPH11146276A (ja) | 画像処理装置 | |
JP2000198246A (ja) | プリントデ―タ処理装置 | |
EP0927387A2 (en) | Method and apparatus for efficient memory-read operations with a vga-compliant video display adaptor | |
KR20030015454A (ko) | 자동 해상도 변경에 의한 영상 데이터 디스플레이 시스템및 방법 | |
JPH10149149A (ja) | 画像処理装置 | |
JP2004241901A (ja) | 画像処理装置 | |
JP2001169311A (ja) | 画像比較装置 | |
JPH10173885A (ja) | 画像入力装置及び該装置の制御方法 | |
JPH1049135A (ja) | イメージ表示装置 | |
JPH0765177A (ja) | 画像処理システムおよび画像処理装置 | |
JPH0247782A (ja) | 画像信号処理装置 | |
JPH06152937A (ja) | 印刷装置 | |
JPH05336380A (ja) | 画情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |