JP3236818B2 - Method for manufacturing multilayer wiring board with built-in element - Google Patents

Method for manufacturing multilayer wiring board with built-in element

Info

Publication number
JP3236818B2
JP3236818B2 JP11821498A JP11821498A JP3236818B2 JP 3236818 B2 JP3236818 B2 JP 3236818B2 JP 11821498 A JP11821498 A JP 11821498A JP 11821498 A JP11821498 A JP 11821498A JP 3236818 B2 JP3236818 B2 JP 3236818B2
Authority
JP
Japan
Prior art keywords
resin
wiring board
wiring circuit
multilayer wiring
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11821498A
Other languages
Japanese (ja)
Other versions
JPH11312868A (en
Inventor
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11821498A priority Critical patent/JP3236818B2/en
Publication of JPH11312868A publication Critical patent/JPH11312868A/en
Application granted granted Critical
Publication of JP3236818B2 publication Critical patent/JP3236818B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層配線基板、特
に絶縁基板内部にテープキャリアパッケージが内蔵され
てなる多層配線基板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a method for manufacturing a multilayer wiring board having a tape carrier package built in an insulating substrate.

【0002】[0002]

【従来技術】従来より、電子機器の小型化が進みつつあ
り、近年では、携帯情報端末の発達やコンピュータを持
ち運んで操作する、いわゆるモバイルコンピューティン
グの普及によってさらに小型、薄型且つ高精細の多層配
線基板が求められる傾向にある。
2. Description of the Related Art Conventionally, the miniaturization of electronic equipment has been progressing, and in recent years, with the development of portable information terminals and the spread of so-called mobile computing in which a computer is carried and operated, so-called multi-layer wiring of smaller, thinner and higher definition has been developed. Substrates tend to be required.

【0003】また、従来の多層配線基板は、表裏に2次
元的に半導体素子を実装するものであるために、配線基
板の高密度実装化には自ずと限界があり、その結果、基
板表面において配線に必要なスペースが確保できなくな
るという問題が生じ、電子機器の軽量、小型化に伴うプ
リント基板の薄層化、小型化、軽量化に対しては、対応
できないのが現状である。
In addition, since the conventional multilayer wiring board has two-dimensionally mounted semiconductor elements on the front and back sides, there is naturally a limit to the high-density mounting of the wiring board. However, there is a problem that it becomes impossible to secure a space required for the electronic device, and it is impossible to cope with the thinning, miniaturization, and weight reduction of the printed circuit board accompanying the weight reduction and miniaturization of the electronic device.

【0004】これに対して、種々の電気素子を高密度に
実装する方法として、CSP(チップサイズパッケー
ジ)やTSOP(Thin Small Outline Package) 、TC
P等のパッケージを2段または3段に積み重ねた構造の
ものや、半導体素子そのものを積層すること等が、例え
ば、回路実装学会第23回セミナー(1997年10
月)「半導体パッケージと実装技術の最新動向」におい
て提案されている。
On the other hand, as a method for mounting various electric elements at high density, CSP (chip size package), TSOP (Thin Small Outline Package), TC
For example, a package having a structure in which packages such as P are stacked in two or three layers, or a semiconductor element itself is stacked, for example, at the 23rd Seminar of the Circuit Packaging Society of Japan (October 1997
Monday) "Latest trends in semiconductor packages and packaging technology".

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うなパッケージを積み重ねる方法、半導体素子を積み重
ねる方法では、半導体素子に信号を伝送するための信号
線を引き回すための領域が非常に限られ、特に、今後の
通信技術の発達に伴い、高周波信号を伝送するためのグ
ランド層と中心導体を具備するマイクロストリップ線路
等の複雑な高周波伝送線路等を形成することが非常に難
しいものであった。
However, in such a method of stacking packages and a method of stacking semiconductor elements, an area for routing a signal line for transmitting a signal to the semiconductor element is extremely limited. With the development of communication technology in the future, it has been very difficult to form complicated high-frequency transmission lines such as microstrip lines having a ground layer and a central conductor for transmitting high-frequency signals.

【0006】しかも、単純にパッケージや半導体素子を
積層する方法では、全体としての厚みが必然的に厚くな
るために、小型軽量が必要なモバイル系機器に対しては
適用できないものであった。
In addition, the method of simply stacking packages and semiconductor elements cannot be applied to mobile devices that need to be small and light because the overall thickness is inevitably large.

【0007】本発明者らは、このような考えに基づき、
先に転写シートに金属箔からなる配線回路層を形成し、
その配線回路層に半導体素子を接続した後に、絶縁層に
転写して、1つまたは複数の半導体素子を内蔵する多層
配線基板を作製する方法を考案した。しかし、この方法
においては、ベア(裸) の半導体素子を金属箔に実装す
る作業は、高性能のクリーンルーム中にて行う必要があ
るために、容易に実施することが難しいものであった。
[0007] Based on such an idea, the present inventors,
First, a wiring circuit layer made of metal foil is formed on the transfer sheet,
A method has been devised in which a semiconductor element is connected to the wiring circuit layer and then transferred to an insulating layer to produce a multilayer wiring board incorporating one or more semiconductor elements. However, in this method, the operation of mounting a bare (naked) semiconductor element on a metal foil has to be performed in a high-performance clean room, so that it has been difficult to easily perform the operation.

【0008】従って、本発明は、半導体素子や電子部品
(コンデンサ素子、抵抗素子、フィルター素子、発振素
子など)を搭載する多層配線基板において、半導体素子
を3次元的に内蔵して基板の小型化と、素子の実装密度
を高めることのできる多層配線基板を容易に作製するこ
とのできる多層配線基板の製造方法を提供することを目
的とするものである。
Accordingly, the present invention provides a multilayer wiring board on which semiconductor elements and electronic components (capacitor elements, resistance elements, filter elements, oscillation elements, etc.) are mounted, and the semiconductor elements are three-dimensionally incorporated to reduce the size of the board. It is another object of the present invention to provide a method for manufacturing a multilayer wiring board that can easily manufacture a multilayer wiring board capable of increasing the element mounting density.

【0009】[0009]

【課題を解決するための手段】本発明者は、半導体素子
を搭載した配線基板の小型化について検討を重ねた結
果、配線基板内に、テープキャリアパッケージ等の表面
に電気素子が搭載された樹脂フィルムを、未硬化状態の
絶縁層とともに積層一体化しその積層物を加熱処理して
硬化させること、その際、樹脂フィルムとして熱硬化時
の加熱温度において変形などの生じることのない耐熱性
を有するフィルムによって形成されていることにより、
電気素子の実装構造に悪影響を及ぼすことなく、多層配
線基板内に内蔵せしめることができることを見いだし、
本発明に至った。
As a result of repeated studies on miniaturization of a wiring board on which a semiconductor element is mounted, the present inventor has found that a resin having an electric element mounted on the surface of a tape carrier package or the like is provided in the wiring board. The film is laminated and integrated with the uncured insulating layer, and the laminate is heat-treated and cured. At this time, the resin film has heat resistance that does not deform at the heating temperature during thermosetting. By being formed by
And found that it can be built into the multilayer wiring board without adversely affecting the mounting structure of the electrical element.
The present invention has been reached.

【0010】即ち、本発明の素子内蔵多層配線基板の製
造方法は、ビアホール導体および/または配線回路層が
形成された未硬化状態の熱硬化性樹脂を含む複数の絶縁
層を作製した後、これらの絶縁層間に、前記絶縁層中の
熱硬化性樹脂の硬化温度よりも高いガラス転移点を有
し、その表面に電気素子を搭載してなる樹脂フィルムを
積層して一体化した後、該積層物を前記熱硬化性樹脂の
硬化温度に加熱して、一括硬化することを特徴とするも
のである。
That is, according to the method of manufacturing a multilayer wiring board with a built-in element of the present invention, a plurality of insulating layers including a thermosetting resin in an uncured state on which via-hole conductors and / or wiring circuit layers are formed are formed, and then these are formed. After having a glass transition point higher than the curing temperature of the thermosetting resin in the insulating layer between the insulating layers, and laminating and integrating a resin film having an electric element mounted on the surface thereof, The article is heated to the curing temperature of the thermosetting resin and is cured at once.

【0011】また、前記電気素子としては、半導体素
子、容量素子および抵抗素子等が上げられ、前記耐熱性
を有する樹脂フィルムの材質としては、イミド樹脂、ア
ラミド樹脂、フッ素樹脂、PET(ポリエチレンテレフ
タレート)樹脂、PEN(ポリエチレンナフタレート)
樹脂、ポリオレフィン樹脂等が好適に使用される。
The electric element includes a semiconductor element, a capacitance element, a resistance element, and the like. Examples of the material of the heat-resistant resin film include imide resin, aramid resin, fluororesin, and PET (polyethylene terephthalate). Resin, PEN (polyethylene naphthalate)
Resins, polyolefin resins and the like are preferably used.

【0012】また、電気素子が、絶縁層内の空隙部に収
納されることが望ましく、さらに、ビアホール導体は金
属粉末の充填によって形成され、配線回路層が金属箔か
ら形成されることが望ましい。
It is desirable that the electric element is accommodated in a void portion in the insulating layer, that the via-hole conductor is formed by filling metal powder, and that the wiring circuit layer is formed of metal foil.

【0013】[0013]

【0014】[0014]

【発明の実施の形態】以下、本発明を図面をもとに説明
する。図1は、本発明の素子内蔵多層配線基板を製造す
るための製造工程を説明するための図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining a manufacturing process for manufacturing a multilayer wiring board with a built-in element according to the present invention.

【0015】本発明の製造方法によれば、図1に示すよ
うに、ビアホール導体1および/または配線回路層2が
形成された未硬化状態の熱硬化性樹脂を含む複数の絶縁
層3を作製した後、これらの絶縁層3間に、電気素子4
が形成されてなる樹脂フィルム5を挟持して積層して一
体化する。
According to the manufacturing method of the present invention, as shown in FIG. 1, a plurality of insulating layers 3 containing an uncured thermosetting resin on which via-hole conductors 1 and / or wiring circuit layers 2 are formed are formed. After that, an electric element 4 is placed between these insulating layers 3.
Are laminated and integrated with each other.

【0016】図1における絶縁層3a〜3dには、ビア
ホール導体1および配線回路層2が形成されたものであ
るが、ビアホール導体1は、熱硬化性樹脂を含む軟質
(Bステージ状態)の絶縁層3a〜3dに、厚み方向に
貫通するスルーホールを形成し、そのスルーホール内に
金属粉末を含む導体ペーストをスクリーン印刷や吸引処
理しながら充填することによりビアホール導体1を形成
することができる。
A via-hole conductor 1 and a wiring circuit layer 2 are formed on the insulating layers 3a to 3d in FIG. 1. The via-hole conductor 1 is made of a soft (B-stage) insulating material containing a thermosetting resin. The via-hole conductor 1 can be formed by forming a through hole penetrating in the thickness direction in the layers 3a to 3d, and filling the through hole with a conductive paste containing a metal powder while performing screen printing or suction processing.

【0017】また、絶縁層3a〜3dの表面に配線回路
層2を形成するには、1)絶縁層の表面に金属箔を貼り
付けた後、エッチング処理して回路パターンを形成する
方法、2)絶縁層表面にレジストを形成して、メッキに
より形成する方法、3)転写フィルム表面に金属箔を貼
り付け、金属箔をエッチング処理して回路パターンを形
成した後、この金属箔からなる回路パターンを絶縁層表
面に転写させる方法等が挙げられる。
In order to form the wiring circuit layer 2 on the surfaces of the insulating layers 3a to 3d, 1) a method of forming a circuit pattern by attaching a metal foil to the surface of the insulating layer and etching the same; 3) A method in which a resist is formed on the surface of the insulating layer and formed by plating. 3) A metal foil is attached to the surface of the transfer film, and the metal foil is etched to form a circuit pattern. Is transferred to the surface of the insulating layer.

【0018】なお、樹脂フィルムに形成された電気素子
が嵩高い場合には、積層時に配線基板に対して変形が生
じるために、そのような場合には、図1に示すように、
表面に電気素子4が形成された樹脂フィルム5を積層す
る箇所の絶縁層3bに空隙部6を設け、積層時に電気素
子4が空隙部6内に収納されるようにすることが望まし
い。
When the electric element formed on the resin film is bulky, the wiring board is deformed at the time of lamination. In such a case, as shown in FIG.
It is desirable to provide a gap 6 in the insulating layer 3b where the resin film 5 having the electric element 4 formed on the surface is laminated, so that the electric element 4 is stored in the gap 6 during lamination.

【0019】なお、電気素子4が形成された樹脂フィル
ム5としては、例えば、図2に示すようなテープキャリ
アパッケージ(TCP)が挙げられる。図2によれば、
樹脂フィルム5は、枠体状に形成されており、樹脂フィ
ルム5の表面には、枠体内側から外側に導出された金属
箔からなる配線回路層7が形成されており、その枠体内
側の配線回路層7の表面に、半導体素子8が実装されて
いる。また、配線回路層7の枠体外側の端部は、樹脂フ
ィルムを挟持する絶縁層のビアホール導体との接続を容
易にするために直径30〜300μmの略円形のランド
が形成されることが望ましい。ランドがない場合はビア
導体との接続、特に位置合わせが困難になったり、接続
抵抗が増加する場合がある。また、配線回路層7に実装
された半導体素子8は、樹脂9によって樹脂封止される
ことが望ましい。
The resin film 5 on which the electric element 4 is formed is, for example, a tape carrier package (TCP) as shown in FIG. According to FIG.
The resin film 5 is formed in a frame shape. On the surface of the resin film 5, a wiring circuit layer 7 made of a metal foil led out from the inside of the frame to the outside is formed. The semiconductor element 8 is mounted on the surface of the wiring circuit layer 7. In addition, it is desirable that a substantially circular land having a diameter of 30 to 300 μm is formed at an end of the wiring circuit layer 7 outside the frame to facilitate connection with a via-hole conductor of an insulating layer sandwiching the resin film. . If there is no land, the connection with the via conductor, especially the alignment, may be difficult or the connection resistance may increase. It is desirable that the semiconductor element 8 mounted on the wiring circuit layer 7 be resin-sealed with the resin 9.

【0020】この封止樹脂9は、製造工程中、電気体素
子表面を保護する役割と果たし、また絶縁層3a〜3d
と半導体素子8の熱膨張率の差を緩和するために用いら
れる。従って、樹脂中にSiO2 等のフィラーを50体
積%以上含有する、熱膨張係数が半導体素子に近似した
9〜13ppm/℃を有するエポキシ樹脂や、エラスト
マーのように、ゴムのように変形し、熱膨張差による応
力を緩和するものが好適に使用される。
The sealing resin 9 plays a role of protecting the surface of the electric element during the manufacturing process, and also functions as insulating layers 3a to 3d.
It is used to reduce the difference between the thermal expansion coefficients of the semiconductor element 8 and the semiconductor element 8. Therefore, the resin contains 50% by volume or more of a filler such as SiO 2 , and has a thermal expansion coefficient of 9 to 13 ppm / ° C. which is close to that of a semiconductor element. Those that relieve the stress due to the difference in thermal expansion are preferably used.

【0021】また、電気素子4が形成された樹脂フィル
ム5として、他の例としては、図3に示すような容量素
子が形成されたものが挙げられる。図3(a)によれ
ば、樹脂フィルム自体を高誘電率の粒子を混合して成形
した高誘電率の樹脂フィルム10によって形成し、その
両面に銅などの金属箔を電極11、11として被着形成
し、電極11、11間にて容量を発生できるもの、ある
いは図3(b)のように、樹脂フィルム12の表面に銅
などの金属箔を電極13として形成し、その表面に誘電
体薄膜14を形成し、さらに誘電体薄膜14表面に電極
13を形成し、電極13、13間にて容量を発生できる
もの等が挙げられる。
As another example of the resin film 5 on which the electric element 4 is formed, there is a resin film 5 on which a capacitance element as shown in FIG. 3 is formed. According to FIG. 3 (a), the resin film itself is formed of a high dielectric resin film 10 formed by mixing particles of high dielectric constant, and metal foil such as copper is coated on both surfaces as electrodes 11 and 11. 3B, a metal foil such as copper is formed as an electrode 13 on the surface of a resin film 12, and a dielectric material is formed on the surface thereof. One that forms a thin film 14, further forms an electrode 13 on the surface of the dielectric thin film 14, and can generate a capacitance between the electrodes 13 and 13.

【0022】図1によれば、これらの電気素子4を形成
した樹脂フィルム5を絶縁層3a、3bの配線回路層2
やビアホール導体2と電気素子4の電極や端子と電気的
に接続される箇所に配置し、3〜80kg/cm2 の圧
力を印加することにより積層一体化することができる。
そして、上記の積層物を絶縁層3a〜3d中の熱硬化性
樹脂が完全に硬化可能な温度に加熱し、これらの絶縁層
を一括して熱硬化することにより、電気素子4を内蔵し
た多層配線基板を作製することができる。
According to FIG. 1, the resin film 5 on which these electric elements 4 are formed is connected to the wiring circuit layer 2 of the insulating layers 3a and 3b.
And the via-hole conductor 2 and an electrode or terminal of the electric element 4 are electrically connected to each other, and the laminate can be integrated by applying a pressure of 3 to 80 kg / cm 2 .
Then, the above-described laminate is heated to a temperature at which the thermosetting resin in the insulating layers 3a to 3d can be completely cured, and these insulating layers are collectively thermally cured to form a multilayer containing the electric element 4. A wiring substrate can be manufactured.

【0023】本発明によれば、上記の製造過程におい
て、多層配線基板内に内蔵される電気素子4が形成され
た樹脂フィルム5を、絶縁層3中の熱硬化性樹脂の硬化
温度よりもガラス転移点の高い樹脂によって構成するこ
とが必要である。樹脂フィルム5のガラス転移点が熱硬
化性樹脂の硬化温度よりも低いと、前記製造過程におけ
る完全硬化時に、電気素子4が形成された樹脂フィルム
5が変形してしまい、電気素子4との配線が断線してし
まったり、多層配線基板との電気的な接続不良を来す虞
がある。より具体的には、ガラス転移点が、熱硬化温度
よりも10℃以上、特に20℃以上高いことが望まれ
る。
According to the present invention, in the above-described manufacturing process, the resin film 5 on which the electric element 4 built in the multilayer wiring board is formed is made to have a temperature lower than the curing temperature of the thermosetting resin in the insulating layer 3 by glass. It is necessary to use a resin having a high transition point. If the glass transition point of the resin film 5 is lower than the curing temperature of the thermosetting resin, the resin film 5 on which the electric element 4 is formed is deformed at the time of complete curing in the manufacturing process, and the wiring with the electric element 4 is changed. May be disconnected or an electrical connection failure with the multilayer wiring board may occur. More specifically, it is desired that the glass transition point is higher than the thermosetting temperature by 10 ° C. or more, particularly 20 ° C. or more.

【0024】このような耐熱性を有する樹脂フィルムと
しては、前記樹脂フィルムが、イミド樹脂、アラミド樹
脂、フッ素樹脂、ポリエチレンテレフタレート樹脂、ポ
リエチレンナフタレート樹脂、ポリオレフィン樹脂のう
ちの1種から選択することが望ましい。
As such a heat-resistant resin film, the resin film may be selected from one of imide resin, aramid resin, fluorine resin, polyethylene terephthalate resin, polyethylene naphthalate resin and polyolefin resin. desirable.

【0025】上記の製造方法において、熱硬化性樹脂を
含有する未硬化状態の絶縁層は、熱硬化性有機樹脂、ま
たは熱硬化性有機樹脂とフィラーなどの組成物を混練機
や3本ロールなどの手段によって十分に混合し、これを
圧延法、押し出し法、射出法、ドクターブレード法など
によってシート状に成形することにより作製され、所望
により熱処理して熱硬化性樹脂を半硬化させたものが使
用される。半硬化には、樹脂が完全硬化するに十分な温
度よりもやや低い温度に加熱すればよい。
In the above-mentioned manufacturing method, the insulating layer in the uncured state containing the thermosetting resin is formed by mixing the thermosetting organic resin or the composition of the thermosetting organic resin and the filler with a kneader or a three-roller. It is produced by forming a sheet by a rolling method, an extrusion method, an injection method, a doctor blade method or the like, and heat-treating the thermosetting resin as required to obtain a semi-cured resin. used. For semi-curing, the resin may be heated to a temperature slightly lower than a temperature sufficient to completely cure the resin.

【0026】なお、絶縁層を形成する熱硬化性樹脂とし
ては、絶縁材料としての電気的特性、耐熱性、および機
械的強度を有する熱硬化性樹脂であれば特に限定される
ものでなく、例えば、アラミド樹脂、フェノール樹脂、
エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレンエ
ーテル樹脂、ビスマイレイドトリアジン樹脂、ユリア樹
脂、メラミン樹脂、シリコーン樹脂、ウレタン樹脂、不
飽和ポリエステル樹脂、アリル樹脂等が、単独または組
み合わせて使用できる。
The thermosetting resin forming the insulating layer is not particularly limited as long as it is a thermosetting resin having electrical properties, heat resistance and mechanical strength as an insulating material. , Aramid resin, phenolic resin,
Epoxy resins, imide resins, fluororesins, phenylene ether resins, bismaleide triazine resins, urea resins, melamine resins, silicone resins, urethane resins, unsaturated polyester resins, allyl resins and the like can be used alone or in combination.

【0027】また、上記の絶縁シート3中には、絶縁基
板あるいは配線基板全体の強度を高めるために、有機樹
脂に対してフィラーを複合化させることもできる。有機
樹脂と複合化されるフィラーとしては、SiO2 、Al
2 3 、TiO2 、AlN、SiC、BaTiO3 等の
無機質フィラーが好適に用いられる。また、ガラスやア
ラミド樹脂からなる不織布、織布などに上記樹脂を含浸
させて用いてもよい。
In the insulating sheet 3, a filler can be compounded with an organic resin in order to increase the strength of the entire insulating substrate or wiring substrate. SiO 2 , Al
Inorganic fillers such as 2 O 3 , TiO 2 , AlN, SiC, and BaTiO 3 are preferably used. Further, a nonwoven fabric or a woven fabric made of glass or aramid resin may be used by impregnating the above resin.

【0028】なお、有機樹脂とフィラーとは、体積比率
で15:85〜70:30の比率で複合化されるのが適
当である。
It is suitable that the organic resin and the filler are compounded in a volume ratio of 15:85 to 70:30.

【0029】また、絶縁層に対するスルーホール(ビア
ホール)および空隙部の形成は、ドリル、パンチング、
サンドブラスト、あるいは炭酸ガスレーザ、YAGレー
ザ、及びエキシマレーザ等の照射による加工など公知の
方法が採用される。特に、空隙部を形成する場合、絶縁
層は、上記の種々の材質の中でもパンチング又はレーザ
ーによる加工性の点から、エポキシ樹脂、イミド樹脂、
フェニレンエーテル樹脂と、シリカまたはアラミド不織
布との混合物であることが最も望ましい。
The formation of through holes (via holes) and voids in the insulating layer is performed by drilling, punching,
A known method such as sandblasting or processing by irradiation with a carbon dioxide gas laser, a YAG laser, an excimer laser, or the like is employed. In particular, when forming the void, the insulating layer, from the viewpoint of workability by punching or laser among the various materials described above, epoxy resin, imide resin,
Most preferably, it is a mixture of a phenylene ether resin and a silica or aramid nonwoven fabric.

【0030】一方、ビアホールに充填される金属ペース
トは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金など
の、平均粒径が0.5〜50μmの金属粉末を含む。金
属粉末の平均粒径が0.5μmよりも小さいと、金属粉
末同士の接触抵抗が増加してスルーホール導体の抵抗が
高くなる傾向にあり、50μmを越えるとスルーホール
導体の低抵抗化が難しくなる傾向にある。
On the other hand, the metal paste filled in the via holes includes metal powder having an average particle size of 0.5 to 50 μm, such as copper powder, silver powder, silver-coated copper powder, and copper-silver alloy. If the average particle size of the metal powder is smaller than 0.5 μm, the contact resistance between the metal powders increases and the resistance of the through-hole conductor tends to increase. If the average particle size exceeds 50 μm, it is difficult to reduce the resistance of the through-hole conductor. Tend to be.

【0031】また、導体ペーストは、前述したような金
属粉末に対して、前述したような結合用有機樹脂や溶剤
を添加混合して調製される。ペースト中に添加される溶
剤としては、用いる結合用有機樹脂が溶解可能な溶剤で
あればよく、例えば、イソプロピルアルコール、テルピ
ネオール、2−オクタノール、ブチルカルビトールアセ
テート等が用いられる。また、エポキシ樹脂、トリアリ
ルイソシアヌレート(TAIC)樹脂などの液状樹脂を
用いた無溶剤で作製したペーストも良好に使用できる。
The conductive paste is prepared by adding and mixing the above-mentioned organic resin for binding and the solvent to the above-mentioned metal powder. The solvent to be added to the paste may be any solvent that can dissolve the binding organic resin to be used. For example, isopropyl alcohol, terpineol, 2-octanol, butyl carbitol acetate and the like are used. In addition, a paste made of a liquid resin such as an epoxy resin or a triallyl isocyanurate (TAIC) resin without using a solvent can also be used favorably.

【0032】上記の導体ペースト中の結合用有機樹脂と
しては、前述した種々の絶縁シートを構成する有機樹脂
の他、セルロースなども使用される。この有機樹脂は、
前記金属粉末同士を互いに接触させた状態で結合すると
ともに、金属粉末を絶縁シートに接着させる作用をなし
ている。この有機樹脂は、金属ペースト中において、
0.1乃至40体積%、特に0.3乃至30体積%の割
合で含有されることが望ましい。これは、樹脂量が0.
1体積%よりも少ないと、金属粉末同士を強固に結合す
ることが難しく、低抵抗金属を絶縁層に強固に接着させ
ることが困難となり、逆に40体積%を越えると、金属
粉末間に樹脂が介在することになり粉末同士を十分に接
触させることが難しくなり、スルーホール導体の抵抗が
大きくなるためである。
As the organic resin for bonding in the above-mentioned conductor paste, cellulose and the like are used in addition to the above-mentioned organic resins constituting the various insulating sheets. This organic resin is
The metal powders are bonded in a state where they are in contact with each other, and the metal powders are bonded to the insulating sheet. This organic resin, in the metal paste,
It is desirable that the content is 0.1 to 40% by volume, particularly 0.3 to 30% by volume. This means that the amount of resin is 0.1.
If the amount is less than 1% by volume, it is difficult to bond the metal powders firmly to each other, and it is difficult to firmly adhere the low-resistance metal to the insulating layer. This makes it difficult to bring the powders into sufficient contact with each other and increases the resistance of the through-hole conductor.

【0033】配線回路層としては、銅、アルミニウム、
金、銀の群から選ばれる少なくとも1種、または2種以
上の合金からなることが望ましく、特に、銅、または銅
を含む合金が最も望ましい。また、配線層の低抵抗化の
ために、前記低抵抗金属よりも低融点の金属、例えば、
半田、錫などの低融点金属を導体組成物中の金属成分中
に2〜20重量%の割合で含んでもよい。
As the wiring circuit layer, copper, aluminum,
It is desirable to be made of at least one kind or two or more kinds of alloys selected from the group of gold and silver, and particularly, copper or an alloy containing copper is most desirable. Further, for lowering the resistance of the wiring layer, a metal having a lower melting point than the low-resistance metal, for example,
A low melting point metal such as solder or tin may be contained in the metal component in the conductor composition at a ratio of 2 to 20% by weight.

【0034】配線回路層と絶縁層との密着強度を高める
上では、絶縁層の配線回路層の形成箇所および/または
転写フィルム表面の配線回路層表面の表面を0.1μm
以上、特に0.3μm〜3μm、最適には0.3〜1.
5μmに粗面加工することが望ましい。また、ビアホー
ル導体の両端を金属箔からなる配線回路層によって封止
する上では、配線回路層4の厚みは、5〜40μmが適
当である。
In order to increase the adhesive strength between the wiring circuit layer and the insulating layer, the portion of the insulating layer where the wiring circuit layer is formed and / or the surface of the wiring circuit layer on the surface of the transfer film is 0.1 μm.
As described above, especially 0.3 μm to 3 μm, most preferably 0.3 μm to 1 μm.
It is desirable to roughen the surface to 5 μm. In order to seal both ends of the via-hole conductor with a wiring circuit layer made of a metal foil, the thickness of the wiring circuit layer 4 is appropriately 5 to 40 μm.

【0035】このようにして、本発明によれば、従来の
積層方法を用いて、複数の絶縁層が積層されてなる多層
配線基板内に、テープキャリアパッケージ等の電気素子
が形成された樹脂フィルムを実装収納することができ、
これにより多層配線基板の高密度化を可能とするととも
に、多層配線基板の小型化を図ることができる。
As described above, according to the present invention, a resin film in which an electric element such as a tape carrier package is formed in a multilayer wiring board having a plurality of insulating layers laminated by using a conventional laminating method. Can be mounted and stored,
Thereby, the density of the multilayer wiring board can be increased, and the size of the multilayer wiring board can be reduced.

【0036】[0036]

【実施例】実施例1 (1) ガラス繊維の織布に対してエポキシ樹脂を50
体積%の割合で含浸したFR5規格相当、厚さ100μ
mのプリプレグAに、炭酸ガスレーザで直径0.1mm
のビアホールを形成し、そのホール内に銀をメッキした
銅粉末を含む銅と、錫を主成分とし、少量の銀を含有す
る粉末に樹脂分を適量添加して作製したペーストを充填
してビアホール導体を形成した。また、このプリプレグ
に金型を用いて半導体素子や電子部品を設置するための
12mm×12mmの大きさの空隙部を形成した。
EXAMPLES Example 1 (1) Epoxy resin was added to a glass fiber woven fabric.
Equivalent to FR5 standard impregnated at volume%, thickness 100μ
prepreg A with a diameter of 0.1 mm using a carbon dioxide laser
A via hole is formed by filling a paste prepared by adding an appropriate amount of resin to a powder containing copper as a main component and tin and containing a small amount of silver, and a copper containing copper powder plated with silver in the via hole. A conductor was formed. Further, a void having a size of 12 mm × 12 mm for mounting a semiconductor element or an electronic component was formed in the prepreg using a mold.

【0037】(2) 一方、プリプレグAと同様な材質
からなるプリプレグBにレーザでビアホールを形成し、
そのホール内に銀をメッキした銅粉末を含む銅ペースト
を充填してビアホール導体を形成した。
(2) On the other hand, via holes are formed in a prepreg B made of the same material as the prepreg A with a laser,
The hole was filled with a copper paste containing copper powder plated with silver to form a via-hole conductor.

【0038】(3)また、一方、ポリエチレンテレフタ
レート(PET)樹脂からなる転写シートの表面に接着
剤を塗布し、厚さ12μm、表面粗さ0.8μmの銅箔
を一面に接着した。そして、フォトレジスト(ドライフ
ィルム)を塗布し露光現像を行った後、これを塩化第二
鉄溶液中に浸漬して非パターン部をエッチング除去して
配線回路層を形成した。なお、作製した配線回路層は、
線幅が20μm、配線と配線との間隔が20μmの微細
なパターンである。
(3) On the other hand, an adhesive was applied to the surface of a transfer sheet made of polyethylene terephthalate (PET) resin, and a copper foil having a thickness of 12 μm and a surface roughness of 0.8 μm was adhered to one surface. Then, after applying a photoresist (dry film) and performing exposure and development, it was immersed in a ferric chloride solution to remove non-pattern portions by etching to form a wiring circuit layer. In addition, the produced wiring circuit layer is
This is a fine pattern having a line width of 20 μm and an interval between wirings of 20 μm.

【0039】(4)そして、(1)で作製したプリプレ
グAに対して、(3)で作製された配線回路層が形成さ
れた転写シートを位置決めして50kg/cm2 の圧力
を加えて圧着した後、転写フィルムを剥離して、テープ
キャリアパッケージと接続される配線回路層をプリプレ
グAに転写した。
(4) Then, the transfer sheet on which the wiring circuit layer formed in (3) is formed is positioned on the prepreg A prepared in (1), and the transfer sheet is pressure-bonded by applying a pressure of 50 kg / cm 2. After that, the transfer film was peeled off, and the wiring circuit layer connected to the tape carrier package was transferred to the prepreg A.

【0040】(5)その後、(4)における空隙部に対
して半導体素子が収納され、且つプリプレグA表面の配
線回路層とテープキャリアパッケージのランドとを位置
合わせして設置した。
(5) Thereafter, the semiconductor element was accommodated in the gap in (4), and the wiring circuit layer on the surface of the prepreg A and the land of the tape carrier package were positioned and installed.

【0041】なお、用いたテープキャリアパッケージ
は、図2に示すように、ポリイミド樹脂からなり、ガラ
ス転移点が450℃である厚さ32μmの樹脂フィルム
5に厚さ18μmの銅箔からなる配線回路層7が形成さ
れ、さらにその配線回路層7に半導体素子8が実装され
たものを使用した。なお、半導体素子8の周囲はエポキ
シ系樹脂9を塗布して封止した。
The tape carrier package used was, as shown in FIG. 2, a wiring circuit comprising a polyimide resin, a resin film 5 having a glass transition point of 450 ° C. and a thickness of 32 μm, and a copper foil having a thickness of 18 μm. A layer 7 was formed, and a semiconductor element 8 mounted on the wiring circuit layer 7 was used. The periphery of the semiconductor element 8 was sealed by applying an epoxy resin 9.

【0042】(6)次に、(3)と同様にして作製した
金属箔からなる配線回路層を形成した転写シートによっ
て、(2)で作製したプリプレグBの表面に配線回路層
を転写した。
(6) Next, the wiring circuit layer was transferred to the surface of the prepreg B prepared in (2) using a transfer sheet on which a wiring circuit layer made of a metal foil prepared in the same manner as in (3) was formed.

【0043】(7)空隙部にテープキャリアパッケージ
が収納実装されたプリプレグAを中心に、その上下面に
(6)のようにして配線回路層を形成したプリプレグを
上下各2層づつ積層し10kg/cm2 の圧力で圧着し
仮積層した。
(7) Around the prepreg A in which the tape carrier package is housed and mounted in the gap, two prepregs, each having upper and lower wiring circuit layers formed thereon as shown in (6), are laminated on the upper and lower surfaces to 10 kg. / Cm 2 and temporarily laminated.

【0044】(8)(7)によって作製した積層体を、
180℃で1時間加熱して一括硬化させてテープキャリ
アパッケージを内蔵した多層配線基板を作製した。
(8) The laminate produced by (7) is
It was heated at 180 ° C. for 1 hour and cured at once to produce a multilayer wiring board with a built-in tape carrier package.

【0045】得られた多層配線基板に対して、断面にお
ける配線回路層やビアホール導体の形成付近を観察した
結果、テープキャリアパッケージIC素子と配線回路
層、ビアホール導体と配線回路層とは良好な接続状態で
あり、各配線間の導通テストを行った結果、配線の断線
も認められなかった。また、IC素子の動作においても
何ら問題はなかった。得られた多層配線基板を湿度85
%、温度85℃の高温多湿雰囲気に100時間放置した
が、目視で判別できる程度の劣化は生じていなかった。
また、比較として、テープキャリアパッケージとして、
エポキシ樹脂からなる(ガラス転移点150℃)からな
る厚さ32μmの樹脂フィルムに厚さ18μmの銅箔か
らなる配線回路層が形成され、さらにその配線回路層に
半導体素子が実装されたものを使用して、上記と全く同
様にして素子内蔵多層配線基板を作製し、同様の評価を
行った結果、半導体素子と配線回路相間で断線が認めら
れた。
As a result of observing the vicinity of the formation of the wiring circuit layer and the via-hole conductor in the cross section of the obtained multilayer wiring board, a good connection was established between the tape carrier package IC element and the wiring circuit layer, and between the via-hole conductor and the wiring circuit layer. As a result of conducting a continuity test between the wirings, no disconnection of the wiring was observed. There was no problem in the operation of the IC element. The obtained multilayer wiring board was subjected to a humidity of 85.
%, For 100 hours in a high-temperature and high-humidity atmosphere at a temperature of 85 ° C.
As a comparison, as a tape carrier package,
A wiring circuit layer made of a copper foil having a thickness of 18 μm is formed on a resin film having a thickness of 32 μm made of an epoxy resin (glass transition point 150 ° C.), and a semiconductor element is mounted on the wiring circuit layer. Then, a device built-in multilayer wiring board was manufactured in exactly the same manner as above, and the same evaluation was performed. As a result, disconnection was observed between the semiconductor device and the wiring circuit phase.

【0046】実施例2 (1)ガラスクロスにPPE(ポリフェニレンエーテ
ル)樹脂を含浸させた厚さ150μmの半硬化状態の絶
縁層Aに、炭酸ガスレーザで直径0.1mmのビアホー
ルを形成し、そのホール内に銀をメッキした銅粉末と錫
を主成分とする粉末にTAIC樹脂を混合して作製した
銅ペーストを充填してビアホール導体を形成した。一
方、転写フイルムの表面に銅箔を接着した後、フォトレ
ジスト(ドライフィルム)を塗布し露光現像を行った
後、これを塩化第二鉄溶液中に浸漬して非パターン部を
エッチング除去して配線回路層を形成し、この配線回路
層を絶縁シートAに位置合わせして積層し、100kg
/cm2 の圧力で圧着して転写フィルムを剥がし配線回
路層を絶縁層Aに転写させた。
Example 2 (1) A via hole having a diameter of 0.1 mm was formed by a carbon dioxide laser on a 150 μm thick semi-cured insulating layer A in which a glass cloth was impregnated with a PPE (polyphenylene ether) resin. A via-hole conductor was formed by filling a copper paste prepared by mixing a TAIC resin with a copper powder having silver plated therein and a tin-based powder as a main component. On the other hand, after bonding a copper foil to the surface of the transfer film, applying a photoresist (dry film) and performing exposure and development, this is immersed in a ferric chloride solution to remove non-pattern portions by etching. A wiring circuit layer is formed, the wiring circuit layer is aligned with the insulating sheet A and laminated, and 100 kg
Then, the transfer film was peeled off by pressure bonding at a pressure of / cm 2 , and the wiring circuit layer was transferred to the insulating layer A.

【0047】(2)次に、高誘電体粉末を混合したポリ
イミドフィルム(ガラス転移点500℃)の両面に銅を
メッキして作製したフィルムを所定形状にカットし、さ
らに銅をエッチングして容量を調整して、フィルム状コ
ンデンサを作製した。
(2) Next, a film prepared by plating copper on both surfaces of a polyimide film (glass transition point 500 ° C.) mixed with a high dielectric powder is cut into a predetermined shape, and the copper is etched to obtain a capacitance. Was adjusted to produce a film capacitor.

【0048】(3)(2)において作製したフィルム状
コンデンサを絶縁層Aの所定箇所に設置した。
(3) The film-shaped capacitor produced in (2) was placed at a predetermined position on the insulating layer A.

【0049】(4)その後、フィルム状コンデンサを設
置した絶縁シートAの表面に、(1)と同様にしてビア
ホール導体および配線回路層を形成した絶縁層Bおよび
絶縁層Cを順次を重ね合わせ、30kg/cm2 の圧力
で積層圧着した。
(4) After that, the insulating layer B and the insulating layer C on which the via hole conductor and the wiring circuit layer are formed are sequentially superposed on the surface of the insulating sheet A on which the film-like capacitor is installed, in the same manner as in (1). Lamination and pressure bonding were performed at a pressure of 30 kg / cm 2 .

【0050】(5)そして、絶縁シートA、B、Cの積
層物を35kg/cm2 の圧力を印加しながら195℃
に加熱して完全硬化させて容量素子を内蔵した多層配線
基板を作製した。
(5) Then, the laminate of the insulating sheets A, B and C was heated at 195 ° C. while applying a pressure of 35 kg / cm 2.
To complete hardening to produce a multilayer wiring board with a built-in capacitance element.

【0051】得られた多層配線基板に対して、断面にお
ける配線回路層やビアホール導体の形成付近を観察した
結果、容量素子と配線回路層、ビアホール導体と配線回
路層とは良好な接続状態であり、各配線間の導通テスト
を行った結果、配線の断線も認められなかった。また、
容量素子においても何ら問題なく、所定の容量を得るこ
とができた。得られた多層配線基板を湿度85%、温度
85℃の高温多湿雰囲気に100時間放置したが目視で
判別できる程度の変化は生じていなかった。
As a result of observing the vicinity of the formation of the wiring circuit layer and the via-hole conductor on the cross section of the obtained multilayer wiring board, the capacitor element and the wiring circuit layer and the via-hole conductor and the wiring circuit layer were in a good connection state. As a result of conducting a continuity test between the wirings, no disconnection of the wiring was observed. Also,
A predetermined capacitance could be obtained without any problem in the capacitance element. The obtained multilayer wiring board was left in a high-temperature and high-humidity atmosphere at a humidity of 85% and a temperature of 85 ° C for 100 hours.

【0052】また、比較のため、フィルム状コンデンサ
として、エポキシ樹脂フィルム(ガラス転移点150
℃)の両面に銅をメッキして作製したものを使用し、上
記と同様に容量素子内蔵多層配線基板を作製したとこ
ろ、フィルム状コンデンサに変形が見られ、容量素子の
静電容量が大きく変化した。
For comparison, an epoxy resin film (glass transition point 150
(° C), using a copper-plated substrate on both sides and fabricating a multilayer wiring board with a built-in capacitive element in the same way as above, the film-like capacitor was deformed and the capacitance of the capacitive element changed significantly did.

【0053】[0053]

【発明の効果】以上詳述したとおり、本発明によれば、
半導体素子や電子部品(コンデンサ素子、抵抗素子、フ
ィルター素子、発振素子など)を搭載する多層配線基板
において、耐熱性を有する樹脂フィルムに電気素子が形
成されたテープキャリアパッケージやフィルム状電子部
品を内部に実装収納することにより、半導体素子を3次
元的に内蔵して基板の小型化と、素子の実装密度を高め
ることのでき、高密度、高精細、且つ多機能の配線基板
を容易に形成できる。
As described in detail above, according to the present invention,
In a multilayer wiring board on which semiconductor elements and electronic parts (capacitor elements, resistance elements, filter elements, oscillation elements, etc.) are mounted, a tape carrier package or a film-like electronic part in which electric elements are formed on a heat-resistant resin film is installed inside. By mounting the semiconductor device in a semiconductor device, it is possible to reduce the size of the substrate and increase the mounting density of the device by incorporating the semiconductor element three-dimensionally, and to easily form a high-density, high-definition, multifunctional wiring board. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の素子内蔵多層配線基板の製造方法の一
実施例を説明するための工程図である。
FIG. 1 is a process chart for explaining one embodiment of a method of manufacturing a multilayer wiring board with a built-in element according to the present invention.

【図2】電気素子が形成された樹脂フィルムの一例とし
てテープキャリアパッケージを説明するための平面図で
ある。
FIG. 2 is a plan view illustrating a tape carrier package as an example of a resin film on which an electric element is formed.

【図3】電気素子が形成された樹脂フィルムの他の例と
して、容量素子が形成された樹脂フィルムの例を説明す
るための断面図である。
FIG. 3 is a cross-sectional view for explaining an example of a resin film on which a capacitance element is formed as another example of a resin film on which an electric element is formed.

【符号の説明】[Explanation of symbols]

1 ビアホール導体 2,7 配線回路層 3,3a〜3d 絶縁層 4 電気素子 5,10,12 樹脂フィルム 6 空隙部 8 半導体素子 9 封止樹脂 11,13 電極 14 誘電体薄膜 DESCRIPTION OF SYMBOLS 1 Via-hole conductor 2, 7 Wiring circuit layer 3, 3a-3d Insulating layer 4 Electric element 5, 10, 12 Resin film 6 Void 8 Semiconductor element 9 Sealing resin 11, 13 Electrode 14 Dielectric thin film

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ビアホール導体および/または配線回路層
が形成された未硬化状態の熱硬化性樹脂を含む複数の絶
縁層を作製した後、これらの絶縁層間に、前記絶縁層中
の熱硬化性樹脂の硬化温度よりも高いガラス転移点を有
し、その表面に電気素子を搭載してなる樹脂フィルムを
積層して一体化した後、該積層物を前記熱硬化性樹脂の
硬化温度に加熱して、一括硬化することを特徴とする素
子内蔵多層配線基板の製造方法。
1. After a plurality of insulating layers including a thermosetting resin in an uncured state on which via-hole conductors and / or wiring circuit layers are formed, a thermosetting resin in the insulating layer is interposed between these insulating layers. Having a glass transition point higher than the curing temperature of the resin, after laminating and integrating a resin film having an electric element mounted on the surface thereof, heating the laminate to the curing temperature of the thermosetting resin. And a method of manufacturing a multilayer wiring board with a built-in element, which is simultaneously cured.
【請求項2】前記ビアホール導体が、金属粉末を含むペ
ーストを充填することによって形成され、前記配線回路
層が金属箔から形成されてなる請求項1記載の素子内蔵
多層配線基板の製造方法。
2. The method according to claim 1, wherein the via-hole conductor is formed by filling a paste containing a metal powder, and the wiring circuit layer is formed from a metal foil.
【請求項3】前記電気素子が、半導体素子あるいは容量
素子である請求項1または請求項2記載の素子内蔵多層
配線基板の製造方法。。
3. The method according to claim 1, wherein the electric element is a semiconductor element or a capacitive element. .
【請求項4】前記樹脂フィルムが、イミド樹脂、アラミ
ド樹脂、フッ素樹脂、ポリエチレンテレフタレート樹
脂、ポリエチレンナフタレート樹脂、ポリオレフィン樹
脂のうちの1種からなる請求項1乃至請求項3のいずれ
か記載の素子内蔵多層配線基板の製造方法。
4. The element according to claim 1, wherein said resin film is made of one of an imide resin, an aramid resin, a fluororesin, a polyethylene terephthalate resin, a polyethylene naphthalate resin, and a polyolefin resin. Manufacturing method of built-in multilayer wiring board.
【請求項5】前記電気素子が、前記絶縁層内に設けられ
た空隙部に収納されてなる請求項1乃至請求項4のいず
れか記載の素子内蔵多層配線基板の製造方法。
5. The method according to claim 1, wherein the electric element is housed in a void provided in the insulating layer.
JP11821498A 1998-04-28 1998-04-28 Method for manufacturing multilayer wiring board with built-in element Expired - Fee Related JP3236818B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11821498A JP3236818B2 (en) 1998-04-28 1998-04-28 Method for manufacturing multilayer wiring board with built-in element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11821498A JP3236818B2 (en) 1998-04-28 1998-04-28 Method for manufacturing multilayer wiring board with built-in element

Publications (2)

Publication Number Publication Date
JPH11312868A JPH11312868A (en) 1999-11-09
JP3236818B2 true JP3236818B2 (en) 2001-12-10

Family

ID=14731048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11821498A Expired - Fee Related JP3236818B2 (en) 1998-04-28 1998-04-28 Method for manufacturing multilayer wiring board with built-in element

Country Status (1)

Country Link
JP (1) JP3236818B2 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084525B1 (en) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 Printed circuit board and method of manufacturing printed circuit board
KR100823767B1 (en) 1999-09-02 2008-04-21 이비덴 가부시키가이샤 Printed circuit board and method for manufacturing printed circuit board
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001313474A (en) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd Wiring board
JP4685979B2 (en) * 2000-02-21 2011-05-18 日本特殊陶業株式会社 Wiring board
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
JP4695289B2 (en) * 2000-07-31 2011-06-08 日本特殊陶業株式会社 Wiring board manufacturing method
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP4883843B2 (en) * 2000-12-15 2012-02-22 イビデン株式会社 Printed wiring board
JP4697828B2 (en) * 2001-03-13 2011-06-08 イビデン株式会社 Printed wiring board and printed wiring board manufacturing method
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
KR100488412B1 (en) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
JP2003023250A (en) 2001-07-06 2003-01-24 Denso Corp Multilayered substrate and its manufacturing method
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP2003332749A (en) 2002-01-11 2003-11-21 Denso Corp Passive device built-in substrate, its fabrication method, and material for building passive device built-in substrate
KR100688768B1 (en) 2004-12-30 2007-03-02 삼성전기주식회사 Embedded chip print circuit board and method for fabricating the same
DE102005032489B3 (en) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Circuit board multi-layer structure with integrated electric component, has insert embedded between two flat electrically insulating liquid resin structures
JP5098313B2 (en) * 2006-12-06 2012-12-12 凸版印刷株式会社 Wiring board
JP4954824B2 (en) * 2007-08-02 2012-06-20 日本特殊陶業株式会社 Wiring board with built-in components, capacitor for wiring board

Also Published As

Publication number Publication date
JPH11312868A (en) 1999-11-09

Similar Documents

Publication Publication Date Title
JP3236818B2 (en) Method for manufacturing multilayer wiring board with built-in element
JP3051700B2 (en) Method of manufacturing multilayer wiring board with built-in element
JPH11126978A (en) Multilayered wiring board
EP1445994B1 (en) Manufacturing method for a wiring board sheet and manufacturing method for a multilayer board
JP3207174B2 (en) Wiring board mounted with electric element and method of manufacturing the same
WO1998047331A1 (en) Wiring board, wiring board fabrication method, and semiconductor package
KR20010112110A (en) Printed wiring substrate and method of manufacturing the same
JP2001044641A (en) Wiring board incorporating semiconductor element and its manufacture
JP2001028483A (en) Wiring board, multilayer wiring board, circuit component package, and manufacturing method of wiring board
WO2006011320A1 (en) Composite electronic component and its manufacturing method
JPH1154939A (en) Wiring board
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
JP3199664B2 (en) Method for manufacturing multilayer wiring board
JP2008103640A (en) Multilayer wiring board
JP2004007006A (en) Multilayer wiring board
JP3441368B2 (en) Multilayer wiring board and manufacturing method thereof
JPH1174648A (en) Wiring board
JP2012064600A (en) Multilayer substrate and method of manufacturing the same
JP2002198654A (en) Electric element built-in wiring board and method of manufacturing the same
JPH11214575A (en) Wiring board
JP3071764B2 (en) Film with metal foil and method of manufacturing wiring board using the same
JP4283753B2 (en) Multi-layer printed wiring board with built-in electrical components and method for manufacturing the same
JP3673448B2 (en) Wiring board with built-in capacitor element
JPH10107445A (en) Multi-layered wiring board and manufacture thereof
JP3472523B2 (en) Wiring board with built-in electric element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070928

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees