JP2002198654A - Electric element built-in wiring board and method of manufacturing the same - Google Patents

Electric element built-in wiring board and method of manufacturing the same

Info

Publication number
JP2002198654A
JP2002198654A JP2000393442A JP2000393442A JP2002198654A JP 2002198654 A JP2002198654 A JP 2002198654A JP 2000393442 A JP2000393442 A JP 2000393442A JP 2000393442 A JP2000393442 A JP 2000393442A JP 2002198654 A JP2002198654 A JP 2002198654A
Authority
JP
Japan
Prior art keywords
electric element
wiring board
built
cavity
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000393442A
Other languages
Japanese (ja)
Inventor
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000393442A priority Critical patent/JP2002198654A/en
Publication of JP2002198654A publication Critical patent/JP2002198654A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate such a problem that when a small-size electric element is built in, an electric connection between the electric element and a circuit on the wiring board side cannot be easily and reliabily established. SOLUTION: The wiring board comprises an insulation substrate 1 made by laminating insulation layers 1a-1c each of which contains at least organic resin, a plurality of wiring circuit layers 2 formed on the surface of and/or inside the insulation substrate 1, and via hole conductors 3 made by filling via holes at least inside the insulation substrate 1 with a metal component. The electric element 5 having an inner interconnection 7 is build in inside a hollow part 4 formed in the wiring board to form an electric element built-in wiring board. In the electric element built-in wiring board, a connecting conductor section 8 is formed by filling a through hole extended through the electric element 5, or a through hole or space formed in the interface between the electric element 5 and a wall face of the insulation layer formed with the hollow part 4, with a metal component. The inner interconnection 7 of the electric element 5 and the via hole conductor 3 on the wiring board side and/or the wiring circuit layer 2 are electrically connected via the connecting conductor section 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、LSIチップなど
の電子部品を表面に実装可能であり、絶縁基板の内部に
コンデンサなどの電気素子を内蔵した電気素子内蔵配線
基板とその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board with a built-in electrical element in which an electronic component such as an LSI chip can be mounted on the surface and an electrical element such as a capacitor is built in an insulating substrate, and a method of manufacturing the same. is there.

【0002】[0002]

【従来技術】近年、電子機器の高性能化、小型化の要求
に伴い、回路部品の高密度、高機能化に対応した配線基
板が要求されており、このような配線基板として、例え
ば、配線基板内部に、半導体素子などの電気素子を内蔵
した配線基板が特開平11−220262号に提案され
ている。また、通信機器の普及に伴い、高速動作が求め
られる中で、このような高速動作を行うために、電気信
号ノイズを極力低減するために、コンデンサ等の受動電
子部品を絶縁層内に内蔵した配線基板も特開平2−12
1393号等に提案されている。
2. Description of the Related Art In recent years, with the demand for high performance and miniaturization of electronic equipment, there has been a demand for a wiring board corresponding to high density and high functionality of circuit components. Japanese Patent Application Laid-Open No. H11-220262 proposes a wiring board in which an electric element such as a semiconductor element is built in a substrate. Also, with the spread of communication equipment, high-speed operation is required, and in order to perform such high-speed operation, passive electronic components such as capacitors are incorporated in the insulating layer to minimize electric signal noise. Wiring board is also disclosed in
No. 1393.

【0003】また、これらの配線基板においては、内蔵
された電気素子と配線基板の回路との接続は、電気素子
の表面に形成された接続用電極と、配線基板側に形成さ
れた電極やランド部と半田などの導電性接着材で接続す
ることが行なわれている。
Further, in these wiring boards, the connection between the built-in electric element and the circuit of the wiring board is performed by connecting electrodes formed on the surface of the electric element, electrodes and lands formed on the wiring board side. The connection is made with a conductive adhesive such as solder or the like.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、電子機
器のさらなる小型化が要求される中で、配線基板の小型
化とともに、コンデンサなどの電気素子も小型化が図ら
れている。このため、小型の電気素子に形成される接続
用電極も小さくなり、それらの接続用電極と配線基板の
回路とを精度よく形成することも非常に難しくなってい
る。例えば、チップ状素子の上下面に配線基板のビアホ
ール導体と直結させるための接続用電極を形成する場
合、ビアホール導体と接続するには通常、250μm程
度の大きさの電極が必要であるが、幅が500μm程度
の電子部品に対しては、このような電極を形成すること
は不可能である。また、接続用電極は、通常導電性ペー
ストの印刷によって形成されるが、微小な電気素子への
電極形成は大変困難な作業である。
However, with the demand for further miniaturization of electronic equipment, miniaturization of wiring boards and miniaturization of electric elements such as capacitors have been attempted. For this reason, the connecting electrodes formed on the small-sized electric elements also become smaller, and it is also extremely difficult to form the connecting electrodes and the circuit of the wiring board with high accuracy. For example, when a connection electrode for directly connecting to a via hole conductor of a wiring board is formed on the upper and lower surfaces of a chip-shaped element, an electrode having a size of about 250 μm is generally required to connect to the via hole conductor, However, it is impossible to form such an electrode for an electronic component having a thickness of about 500 μm. Further, the connection electrode is usually formed by printing a conductive paste, but forming an electrode on a minute electric element is a very difficult operation.

【0005】従って、本発明は、小型の電気素子を内蔵
させる場合に、配線基板側の回路との電気的な接続を容
易、且つ確実に行なうことのできる電気素子内蔵配線基
板と、その製造方法を提供することを目的とするもので
ある。
Accordingly, the present invention provides a wiring board with a built-in electric element which can easily and surely make an electrical connection with a circuit on the wiring board side when a small electric element is built in, and a method of manufacturing the same. The purpose is to provide.

【0006】[0006]

【課題を解決するための手段】本発明者は、上記課題に
対して検討を重ねた結果、電気素子に貫通孔を形成して
その貫通孔に金属成分を充填した接続導体部、あるいは
電気素子が内蔵されている空洞部と電気素子との端面
に、金属成分を充填した接続導体部を形成し、かかる接
続導体部を介して配線基板に形成されるビアホール導体
や配線回路層と、内蔵される電気素子との接続を行なう
ことによって、電気素子自体に外部電極がない場合でも
良好で確実な接続が可能となることを見いだした。
The present inventor has studied the above problems, and as a result, has formed a through hole in an electric element and filled the through hole with a metal component. A connection conductor portion filled with a metal component is formed on an end surface of the hollow portion and the electric element in which the via hole conductor or the wiring circuit layer formed on the wiring board via the connection conductor portion is embedded. It has been found that by making a connection with such an electric element, good and reliable connection can be achieved even when the electric element itself has no external electrode.

【0007】即ち、本発明の電気素子内蔵配線基板は、
少なくとも有機樹脂を含有する絶縁層を積層してなる絶
縁基板と、該絶縁基板の表面および/または内部に形成
された複数層の配線回路層と、少なくとも絶縁基板内部
に金属成分を充填してなるビアホール導体とを具備する
配線基板内に設けられた空洞部内に、内部配線を有する
電気素子を内蔵してなる電気素子内蔵配線基板であっ
て、前記電気素子を貫通して設けられた貫通孔、あるい
は電気素子と空洞部が形成された絶縁層壁面との界面に
設けられた貫通孔または隙間に金属成分を充填してなる
接続導体部を形成してなり、該接続導体部を介して前記
電気素子の内部配線と、前記配線基板側のビアホール導
体および/または配線回路層とを電気的に接続してなる
ことを特徴とするものである。
That is, the wiring board with a built-in electric element of the present invention comprises:
An insulating substrate formed by laminating insulating layers containing at least an organic resin, a plurality of wiring circuit layers formed on the surface and / or inside the insulating substrate, and at least the inside of the insulating substrate filled with a metal component. An electric element built-in wiring board in which an electric element having an internal wiring is built in a cavity provided in a wiring board having a via hole conductor, and a through hole provided through the electric element, Alternatively, a connection conductor portion formed by filling a metal component into a through hole or a gap provided at an interface between an electric element and an insulating layer wall surface in which a cavity is formed is formed, and the electric conductor is formed through the connection conductor portion. The internal wiring of the element is electrically connected to a via-hole conductor and / or a wiring circuit layer on the wiring board side.

【0008】なお、かかる配線基板においては、前記電
気素子として、内部電極と誘電体層とが交互に積層され
てなる積層コンデンサ素子が最も好適に使用され、さら
にはその電気素子自体の上下面には、外部電極を有しな
くても、電気素子の側端面に端子電極が、あるいはこれ
らの外部との接続のための電極がない場合でも、前記接
続導体部を介して確実な接続を行なうことができる。
In such a wiring board, a multilayer capacitor element in which internal electrodes and dielectric layers are alternately laminated is most preferably used as the electric element. Even if there is no external electrode, even if there is no terminal electrode on the side end surface of the electric element, or even if there is no electrode for connection with these outside, it is necessary to make a reliable connection via the connection conductor part Can be.

【0009】また、かかる電気素子内蔵配線基板を製造
するための方法としては、(a)未硬化または半硬化の
有機樹脂を含有する絶縁シートに空洞部を形成する工程
と、(b)該空洞部内に、内部配線を有する電気素子を
内蔵する工程と、(c)電気素子に貫通孔を形成し、あ
るいは電気素子と空洞部壁面との界面に貫通孔を形成
し、該貫通孔内に金属成分を充填して接続導体部を形成
する工程と、(d)(a)〜(b)の工程によって作製
された前記空洞部内に接続導体部を有する電気素子を内
蔵した絶縁シートの上面および/または下面に、ビアホ
ール導体および/または配線回路層を形成した未硬化ま
たは半硬化の有機樹脂を含有する絶縁シートを積層する
工程と、(e)熱プレスにより、(d)によって作製さ
れた前記積層体を硬化する工程と、を具備することを特
徴とするものであり、さらには、熱プレス前に(d)に
よって作製された前記積層体を硬化する工程と、を具備
することを特徴とするものである。
Further, as a method for manufacturing such a wiring board with a built-in electric element, (a) a step of forming a cavity in an insulating sheet containing an uncured or semi-cured organic resin; and (b) a step of forming the cavity. (C) forming a through hole in the electric element, or forming a through hole in the interface between the electric element and the wall surface of the cavity, and forming a metal in the through hole. (D) forming a connection conductor portion by filling the components; and (d) an upper surface of an insulating sheet having a built-in electric element having a connection conductor portion in the cavity formed by the steps (a) and (b) and / or Or a step of laminating an insulating sheet containing an uncured or semi-cured organic resin on which a via-hole conductor and / or a wiring circuit layer is formed on the lower surface, and (e) the lamination produced by (d) by hot pressing. Stiff body And (c) curing the laminated body produced by (d) before hot pressing. .

【0010】かかる場合においても、前記電気素子の端
面および/または空洞部を形成する絶縁シートの壁面
が、傾斜面からなり、前記隙間がV字状からなることが
望ましい。
Also in this case, it is desirable that the end surface of the electric element and / or the wall surface of the insulating sheet forming the cavity is formed of an inclined surface, and the gap is formed in a V-shape.

【0011】[0011]

【発明の実施の形態】本発明の電気素子内蔵配線基板の
一例を示す図1に基づき説明する。図1は、電気素子内
蔵配線基板の一例の(a)概略断面図と、(b)内蔵さ
れるコンデンサ素子の概略断面図、(c)コンデンサ素
子の内蔵状態を説明するための概略平面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of a wiring board with a built-in electric element according to the present invention will be described with reference to FIG. FIGS. 1A and 1B are a schematic cross-sectional view of an example of a wiring board with a built-in electric element, a schematic cross-sectional view of a built-in capacitor element, and a schematic plan view for explaining a built-in state of a capacitor element. is there.

【0012】本発明における配線基板には、複数の絶縁
層1a〜1cを積層して絶縁基板1が形成され、その表
面や内部には配線回路層2が形成されている。また、異
なる層に形成された配線回路層2は、絶縁層1a〜1c
を貫通するビアホールに金属成分を充填して形成されて
なるビアホール導体3によって電気的に接続されてい
る。また、この絶縁基板1内には、所定の箇所に空洞部
4が形成されており、その空洞部4内には、電気素子と
してコンデンサ素子5が内蔵されている。
In the present invention, an insulating substrate 1 is formed by laminating a plurality of insulating layers 1a to 1c on a wiring substrate, and a wiring circuit layer 2 is formed on the surface and inside thereof. Further, the wiring circuit layers 2 formed in different layers include the insulating layers 1a to 1c.
Are electrically connected by a via-hole conductor 3 formed by filling a metal component in a via-hole penetrating through. In addition, a cavity 4 is formed at a predetermined location in the insulating substrate 1, and a capacitor element 5 is built in the cavity 4 as an electric element.

【0013】図1に示す配線基板において、絶縁基板1
内に内蔵されるコンデンサ素子5は、図1(a)に示す
ように、コンデンサ素子5は、BaTiO3を主成分と
するセラミック誘電体層6と内部電極7とが交互に積層
された、いわゆる積層型コンデンサ素子からなるもので
あり、内部電極7は、正電極7aと、負電極7bとが交
互に積層されており、正電極7aはコンデンサ素子5の
一方の端面に、また負電極7bは他方の端面に露出する
ように形成されている。
In the wiring board shown in FIG.
As shown in FIG. 1A, the capacitor element 5 built therein has a so-called capacitor element 5 in which ceramic dielectric layers 6 mainly composed of BaTiO 3 and internal electrodes 7 are alternately laminated. The internal electrode 7 has a positive electrode 7a and a negative electrode 7b alternately stacked. The positive electrode 7a is provided on one end face of the capacitor element 5, and the internal electrode 7 is provided with a negative electrode 7b. It is formed so as to be exposed on the other end face.

【0014】本発明によれば、図1の配線基板におい
て、コンデンサ素子5と、絶縁層1cの空洞部4壁面と
の界面に貫通孔を形成しその貫通孔に金属成分を充填し
て接続導体部8が形成されていることが大きな特徴であ
る。この接続導体部8は、コンデンサ素子5の端部に少
なくとも1対の接続導体部8a、8bが形成されてお
り、接続導体部8aは、コンデンサ素子5の内部電極7
における正電極7aと、接続導体部8bは、コンデンサ
素子5の内部電極7における負電極7bと電気的にそれ
ぞれ接続されている。
According to the present invention, in the wiring board of FIG. 1, a through hole is formed at the interface between the capacitor element 5 and the wall surface of the cavity 4 of the insulating layer 1c, and the through hole is filled with a metal component to form a connection conductor. A major feature is that the portion 8 is formed. The connection conductor 8 has at least one pair of connection conductors 8 a and 8 b formed at an end of the capacitor element 5. The connection conductor 8 a
Are electrically connected to the negative electrode 7b of the internal electrode 7 of the capacitor element 5, respectively.

【0015】そして、コンデンサ素子5に形成された接
続導体部8a,8bは、配線基板Aにおけるビアホール
導体3、あるいは配線回路層2と電気的に接続されてい
る。
The connection conductors 8 a and 8 b formed on the capacitor element 5 are electrically connected to the via-hole conductor 3 on the wiring board A or the wiring circuit layer 2.

【0016】図1の配線基板においては、接続導体部8
a、8bはいずれもコンデンサ素子5の空洞部4壁面と
の界面に貫通孔を形成したものであるが、コンデンサ素
子5自体への加工が可能であれば、図2(a)概略断面
図と、(b)内蔵されたコンデンサ素子の概略断面図お
よび(c)その平面図に示すように、コンデンサ素子5
自体の端部付近に貫通孔を形成してその貫通孔内に金属
成分を充填して形成されたものであってもよい。
In the wiring board shown in FIG.
Both a and 8b have through-holes formed at the interface between the capacitor element 5 and the wall surface of the hollow portion 4. However, if processing into the capacitor element 5 itself is possible, FIG. , (B) a schematic sectional view of the built-in capacitor element and (c) a plan view thereof, as shown in FIG.
It may be formed by forming a through hole near the end of itself and filling the through hole with a metal component.

【0017】また、図1の構成では、接続導体部8は、
貫通孔を形成し、その貫通孔に金属成分を充填すること
によって形成されたものであるが、接続導体部としては
これに限られるものではなく、空洞部を形成している絶
縁層1b側壁との界面の隙間に金属成分を充填すること
も可能である。その具体例について図3の(a)概略断
面図、(b)内蔵されているコンデンサ素子の概略断面
図、(c)コンデンサ素子の内蔵状態を説明するための
概略平面図に基づき説明する。
In the configuration shown in FIG. 1, the connecting conductor 8 is
It is formed by forming a through-hole and filling the through-hole with a metal component. However, the connecting conductor is not limited to this. It is also possible to fill the gap at the interface with the metal component. A specific example thereof will be described based on FIG. 3 (a) schematic sectional view, (b) schematic sectional view of a built-in capacitor element, and (c) a schematic plan view for explaining a built-in state of the capacitor element.

【0018】この電気素子内蔵配線基板において、絶縁
基板1内には、図1と同様にビアホール導体3や配線回
路層2が形成されたものであるが、この配線基板に内蔵
されるコンデンサ素子9は、端面に端子電極が形成され
ておらず、誘電体層6の間に形成された内部電極7が端
面から露出した構造からなるものである。また、その端
面は、斜め研磨されており、コンデンサ素子9の上下面
に対して傾斜しており、上面側が狭い断面が台形形状か
らなる。
In this electric element built-in wiring board, a via hole conductor 3 and a wiring circuit layer 2 are formed in an insulating substrate 1 as in FIG. Has a structure in which the terminal electrode is not formed on the end face, and the internal electrode 7 formed between the dielectric layers 6 is exposed from the end face. In addition, the end surface is obliquely polished, is inclined with respect to the upper and lower surfaces of the capacitor element 9, and has a trapezoidal cross section with a narrow upper surface.

【0019】そして、このコンデンサ素子9が内蔵され
ている空洞部11は断面が矩形形状からなるために、図
3の端面が傾斜しているコンデンサ素子9を内蔵する
と、空洞部11の絶縁層1bの側壁とコンデンサ素子9
の端面との間には、上側が広く下側が狭くなるようなV
字状の隙間が形成される。本発明によれば、この隙間に
金属成分を充填することによってV字状の接続導体部1
2が形成されている。この接続導体部12において、コ
ンデンサ素子9の端面には内部電極7が露出しているた
めに、この内部電極7と接続導体部12は電気的に接続
されており、さらにこの接続導体部12は配線基板にお
けるビアホール導体3、あるいは配線回路層2と電気的
に接続されている。
Since the cavity 11 in which the capacitor element 9 is built has a rectangular cross section, when the capacitor element 9 whose end face is inclined as shown in FIG. 3 is built in, the insulating layer 1b of the cavity 11 is formed. Side wall and capacitor element 9
V such that the upper side is wider and the lower side is narrower
A character-shaped gap is formed. According to the present invention, the gap is filled with a metal component to form a V-shaped connection conductor 1.
2 are formed. In the connection conductor 12, since the internal electrode 7 is exposed at the end face of the capacitor element 9, the internal electrode 7 and the connection conductor 12 are electrically connected. It is electrically connected to the via-hole conductor 3 or the wiring circuit layer 2 in the wiring board.

【0020】なお、上記図3では、コンデンサ素子9の
端面が傾斜した構造のものを使用したが、コンデンサ素
子9の端面を鉛直とし、これを内蔵する空洞部11の壁
面を傾斜面によって形成することによっても上側が広い
V字状の隙間を形成することができる。コンデンサ素子
9の端面または空洞部11の壁面の傾斜角は、5〜50
°、特に5〜30°程度が望ましい。
In FIG. 3, the capacitor element 9 having a structure in which the end face is inclined is used. However, the end face of the capacitor element 9 is made vertical, and the wall surface of the cavity 11 in which the capacitor element 9 is built is formed by the inclined surface. This can also form a V-shaped gap having a wide upper side. The inclination angle of the end surface of the capacitor element 9 or the wall surface of the cavity 11 is 5 to 50.
°, especially about 5 to 30 ° is desirable.

【0021】このように、コンデンサ素子9の端面およ
び/または空洞部11の壁面を傾斜面によって形成し、
コンデンサ素子9の端面と空洞部11の端面との間に上
側が広いV字状の隙間を形成することによって金属成分
の充填性を高め接続導体部12を容易に形成するととも
に、接続導体部12とコンデンサ素子9の内部電極7と
の電気的な接続性をも高めることができる。
As described above, the end surface of the capacitor element 9 and / or the wall surface of the cavity 11 are formed by the inclined surface,
By forming a V-shaped gap having a wide upper side between the end face of the capacitor element 9 and the end face of the hollow portion 11, the filling property of the metal component is increased, and the connection conductor portion 12 is easily formed. Electrical connection between the capacitor element 9 and the internal electrode 7 of the capacitor element 9 can also be improved.

【0022】なお、上記の例では、コンデンサ素子9の
端面に端子電極が形成されず、内部電極7が端面に露出
したものを使用したが、コンデンサ素子の端面に導体を
塗布してなる端子電極が形成されたコンデンサ素子を使
用してもよい。
In the above example, the terminal electrode was not formed on the end face of the capacitor element 9 and the internal electrode 7 was exposed on the end face. However, the terminal electrode formed by applying a conductor to the end face of the capacitor element 9 was used. May be used.

【0023】図1乃至図3に示すように、本発明によれ
ば、電気素子に対して貫通孔を形成したり、空洞部を形
成する絶縁層側壁との間に隙間を形成し、その貫通孔や
隙間に金属成分を充填することによってコンデンサ素子
との電気的な接続が可能となる。また、かかる接続構造
においては、コンデンサ素子の上面や下面に、別途配線
基板のビアホール導体や配線回路層と接続するための電
極やランドなどを形成する必要がないために内蔵される
電気素子の構造の簡略化を図ることができる。
As shown in FIGS. 1 to 3, according to the present invention, a through hole is formed in an electric element, or a gap is formed between the insulating layer and a side wall forming a cavity. Filling the holes and gaps with a metal component enables electrical connection with the capacitor element. Further, in such a connection structure, it is not necessary to separately form an electrode or a land for connecting to a via-hole conductor of a wiring board or a wiring circuit layer on the upper and lower surfaces of the capacitor element, so that the structure of the built-in electric element is eliminated. Can be simplified.

【0024】しかも、かかる接続導体部は後述する製造
方法から明らかなように、一般的な多層配線基板の製造
過程で形成できるために、格別な工程なしに容易に配線
基板との電気的に接続することが可能となる。
Moreover, as will be apparent from the manufacturing method described later, such connection conductors can be formed in the process of manufacturing a general multilayer wiring board, so that they can be easily electrically connected to the wiring board without special steps. It is possible to do.

【0025】本発明の電気素子内蔵配線基板における絶
縁基板1の材質としては、上記のような電気素子を内蔵
した構造が形成可能であれば、特に限定するものではな
いが、コンデンサ素子を基板内部に埋設した構造を形成
する上では、焼結工程を必要としない有機樹脂を含有す
る絶縁材料からなることが望ましい。
The material of the insulating substrate 1 in the wiring board with a built-in electric element of the present invention is not particularly limited as long as the above-described structure having the built-in electric element can be formed. In order to form a structure buried in the substrate, it is desirable to use an insulating material containing an organic resin that does not require a sintering step.

【0026】(製造方法)そこで、絶縁基板が熱硬化性
樹脂を含有する有機系絶縁材料からなる場合について、
配線基板を作製する方法について図4の工程図をもとに
説明する。
(Manufacturing method) In the case where the insulating substrate is made of an organic insulating material containing a thermosetting resin,
A method for manufacturing a wiring board will be described with reference to the process chart of FIG.

【0027】まず、未硬化、または半硬化状態の熱硬化
性樹脂を含有する絶縁シート20を作製し、そのうち、
絶縁シート20に対して、電気素子を内蔵する空洞部2
1をパンチングなどによって形成する(a)。この空洞
部21は、内蔵する電気素子の外径寸法に対して10μ
m〜70μm、特に25μm〜50μm程大きく加工す
る。この範囲よりも小さいと、挿入時に絶縁シートの樹
脂が剥がれ落ち、樹脂屑となって電気的接続を阻害する
場合がある。また、これよりも大きいと、この後の電気
素子を内蔵した後に電気素子と空洞部との間に空隙が残
り電気素子の抜け落ち等が発生するためである。
First, an insulating sheet 20 containing an uncured or semi-cured thermosetting resin is prepared.
A cavity 2 containing an electric element is provided in the insulating sheet 20.
1 is formed by punching or the like (a). The cavity 21 has a diameter of 10 μm with respect to the outer diameter of the built-in electric element.
Processing is made as large as about m to 70 μm, especially about 25 to 50 μm. If it is smaller than this range, the resin of the insulating sheet may peel off at the time of insertion and become resin dust, which may hinder electrical connection. On the other hand, if it is larger than this, a gap is left between the electric element and the cavity after the subsequent electric element is built in, and the electric element may fall off.

【0028】次に、絶縁シート20の空洞部21内に、
誘電体層22と内部電極23とが交互に積層されたコン
デンサ素子24を内蔵する(b)。コンデンサ素子24
の挿入には公知の部品挿入機を用いることができる。部
品挿入後、表面にポリエチレン、PET等の保護フィル
ムを被せ、50〜160℃の温度、50〜500Paの
圧力で数分間加熱加圧することによって、絶縁シート2
0の空洞部21の壁面とコンデンサ素子24との端面と
を密着させる。コンデンサ素子との端面との間に空隙が
あるとこの部分に導電性ペーストが侵入し、意図しない
部分に導電性粒子が進入することにより絶縁基板の絶縁
性が低下する。従って、コンデンサ素子との端面との間
の空隙は導電性粒子の最小径以下にし、導電性粒子の進
入を防止することが望ましい。
Next, in the hollow portion 21 of the insulating sheet 20,
A capacitor element 24 in which dielectric layers 22 and internal electrodes 23 are alternately stacked is built in (b). Capacitor element 24
A well-known component insertion machine can be used for the insertion. After the parts are inserted, a protective film such as polyethylene or PET is put on the surface and heated and pressed at a temperature of 50 to 160 ° C. and a pressure of 50 to 500 Pa for several minutes to form the insulating sheet 2.
The wall surface of the hollow portion 21 and the end surface of the capacitor element 24 are brought into close contact with each other. If there is a gap between the gap and the end face of the capacitor element, the conductive paste intrudes into this portion, and the conductive particles enter unintended portions, thereby lowering the insulation of the insulating substrate. Therefore, it is desirable that the gap between the end face and the capacitor element be smaller than the minimum diameter of the conductive particles to prevent the conductive particles from entering.

【0029】そして、コンデンサ素子24と空洞部21
の壁面との界面に貫通孔25を形成する(c)。この貫
通孔25の形成は、炭酸ガスレーザあるいは、YAGレ
ーザ、及びエキシマレーザ、プラズマ等の照射による加
工など公知の方法が採用される。この貫通孔25の形成
は、上記の絶縁シート20の表裏に保護フィルムを密着
させ加熱加圧した後に、そのまま加工を行っても良い。
また、貫通孔20は、コンデンサ素子24の内部電極2
3の全てに到達していれば、素子を完全に貫通する貫通
孔25を形成しなくても、途中で止めることも可能であ
る。
The capacitor element 24 and the cavity 21
A through hole 25 is formed at the interface with the wall surface of (c). A well-known method such as processing by irradiation with a carbon dioxide gas laser, a YAG laser, an excimer laser, plasma, or the like is used to form the through holes 25. The formation of the through-holes 25 may be carried out as it is after the protective film is brought into close contact with the front and back surfaces of the insulating sheet 20 and heated and pressed.
Further, the through-hole 20 is formed in the internal electrode 2 of the capacitor element 24.
As long as all three have been reached, it is also possible to stop halfway without forming a through-hole 25 that completely penetrates the element.

【0030】その後、上記によって形成した貫通孔25
内にCu粉などの金属成分を含有する導体ペーストを充
填して接続導体部26を形成する(d)。
Thereafter, the through-hole 25 formed as described above is formed.
The inside is filled with a conductor paste containing a metal component such as Cu powder to form a connection conductor portion 26 (d).

【0031】なお、接続導体部26を図2に示したよう
に、コンデンサ素子24自体に形成する場合には、空洞
部21内に内蔵した後のみならず、内蔵する前に貫通孔
25を形成し、金属成分を充填することもできる。
When the connection conductor 26 is formed in the capacitor element 24 itself as shown in FIG. 2, the through-hole 25 is formed not only after being built in the cavity 21 but also before being built. Alternatively, a metal component can be filled.

【0032】一方、未硬化、または半硬化状態の熱硬化
性樹脂を含有する絶縁シート27に対して、ビアホール
を炭酸ガスレーザあるいは、YAGレーザ、及びエキシ
マレーザ等の照射によって形成し導体ペーストを充填し
てビアホール導体28を形成し、さらに絶縁シート27
の表面に配線回路層29を形成する(e)。
On the other hand, via holes are formed in the insulating sheet 27 containing an uncured or semi-cured thermosetting resin by irradiation with a carbon dioxide gas laser, a YAG laser, an excimer laser, or the like, and filled with a conductive paste. To form a via-hole conductor 28, and further form an insulating sheet 27.
A wiring circuit layer 29 is formed on the surface of (e).

【0033】そして、上記のようにして、空洞部21内
にコンデンサ素子24を内蔵した絶縁シート20の上面
および下面に、ビアホール導体28および配線回路層2
9を形成した絶縁シート27を積層する。その後、絶縁
シート中の熱硬化性樹脂が完全に硬化するおよそ150
〜300℃の温度で加圧加熱することによってコンデン
サ素子を内蔵した配線基板を作製することができる
(f)。
As described above, the via-hole conductor 28 and the wiring circuit layer 2 are provided on the upper and lower surfaces of the insulating sheet 20 in which the capacitor element 24 is built in the cavity 21.
The insulating sheet 27 on which 9 is formed is laminated. Thereafter, the thermosetting resin in the insulating sheet is completely cured by about 150.
By applying pressure and heating at a temperature of about 300 ° C., a wiring board having a built-in capacitor element can be manufactured (f).

【0034】なお、絶縁シート27表面に形成する配線
回路層29は、例えば、Cu箔、Al箔などの金属箔を
絶縁シート27の表面に貼着した後、レジスト塗布、露
光、現像、エッチング、レジスト除去の工程によって所
定のパターンを形成する方法、またはあらかじめ、樹脂
フィルムの表面に前記金属箔を貼着して上記と同様にし
て所定のパターンの導体層を形成したものを前記絶縁シ
ート27の表面に転写する方法がある。
The wiring circuit layer 29 formed on the surface of the insulating sheet 27 is formed, for example, by applying a metal foil such as a Cu foil or an Al foil to the surface of the insulating sheet 27 and then applying a resist, exposing, developing, etching, A method of forming a predetermined pattern by a resist removal process, or a method in which a conductor layer having a predetermined pattern is formed in the same manner as described above by pasting the metal foil on the surface of a resin film, There is a method of transferring to the surface.

【0035】このうち、後者の方法は、絶縁シート27
がエッチング液などにさらされることがなく、薬品によ
って劣化することがなく、また絶縁シート27の作製と
配線回路層29の形成を平行に行なうことができる。と
りわけ、転写シートの表面に金属箔からなる配線回路層
29を形成し、前記絶縁シート27に加圧転写して形成
することにより、ビアホール導体28周辺への加圧力を
高めることができ、ビアホール導体28中の金属粉末同
士の接触力を高めるとともにビアホール導体28におけ
る金属粉末の充填率を高めビアホール導体の低抵抗化を
図ることができる。
The latter method uses the insulating sheet 27
Is not exposed to an etchant or the like, is not deteriorated by chemicals, and the production of the insulating sheet 27 and the formation of the wiring circuit layer 29 can be performed in parallel. In particular, by forming the wiring circuit layer 29 made of a metal foil on the surface of the transfer sheet and transferring it to the insulating sheet 27 under pressure, the pressure applied to the periphery of the via hole conductor 28 can be increased, In addition to increasing the contact force between the metal powders in the via hole conductor 28, the filling rate of the metal powder in the via hole conductor 28 can be increased and the resistance of the via hole conductor can be reduced.

【0036】また、このコンデンサ素子24を内蔵する
絶縁シート20に対しても適宜絶縁シート27と同様に
空洞部21以外の部分にビアホール導体28や配線回路
層29を形成してもよい。
In the insulating sheet 20 incorporating the capacitor element 24, via hole conductors 28 and wiring circuit layers 29 may be formed in portions other than the cavity 21 as in the case of the insulating sheet 27 as appropriate.

【0037】また、図3の配線基板を作製する場合に
は、前記製造工程における図4(b)に代わり、図5の
絶縁シート20の空洞部21内に、端面が傾斜面からな
るコンデンサ素子30を内蔵し(b’)、その空洞部2
1の壁面とコンデンサ素子30の端面との間に、導体ペ
ーストを充填することによってV字状の接続導体部31
を形成することができる(d’)。また、逆に、絶縁シ
ート20に壁面が傾斜した空洞部32を形成し、端面が
傾斜していない鉛直端面からなるコンデンサ素子30を
内蔵し、その空洞部32の壁面とコンデンサ素子30の
端面との間に、導体ペーストを充填することによっても
V字状の接続導体部31を形成することもできる。
When the wiring board of FIG. 3 is manufactured, a capacitor element having an inclined end surface is provided in the hollow portion 21 of the insulating sheet 20 of FIG. 5 instead of FIG. 30 (b '), and its cavity 2
1 between the wall surface of the first capacitor element 1 and the end face of the capacitor element 30 so as to fill in a V-shaped connection conductor 31
Can be formed (d ′). Conversely, a hollow portion 32 having a sloped wall surface is formed in the insulating sheet 20, and a capacitor element 30 having a vertical end surface having an unsloped end surface is built therein, and the wall surface of the hollow portion 32 and the end surface of the capacitor element 30 are formed. The V-shaped connection conductor portion 31 can also be formed by filling a conductive paste therebetween.

【0038】(絶縁材料)本発明の配線基板の製造方法
において、絶縁シートを形成する熱硬化性樹脂を含有す
る絶縁材料としては、エポキシ系樹脂、トリアジン系樹
脂、ポリブタジエン系樹脂、フェノール樹脂、フッ素系
樹脂、ジアリルフタレート系樹脂、ポリイミド系樹脂、
ポリフェニレンエーテル樹脂などの熱硬化性樹脂、また
は前記熱硬化性樹脂と、シリカ、アルミナなどの無機フ
ィラー粉末との複合材料、あるいはガラス繊維やアラミ
ド繊維の織布または不織布にエポキシ樹脂などの熱硬化
性樹脂を含浸したいわゆるプリプレグを用いることもで
きる。
(Insulating Material) In the method for manufacturing a wiring board of the present invention, the insulating material containing a thermosetting resin for forming an insulating sheet includes epoxy resin, triazine resin, polybutadiene resin, phenol resin, fluorine resin, and the like. Resin, diallyl phthalate resin, polyimide resin,
Thermosetting resin such as polyphenylene ether resin, or composite material of the thermosetting resin and inorganic filler powder such as silica and alumina, or thermosetting resin such as epoxy resin for woven or nonwoven fabric of glass fiber or aramid fiber A so-called prepreg impregnated with a resin can also be used.

【0039】(導体ペースト)また、絶縁シートに形成
したビアホールや、コンデンサ素子に形成した導体ペー
スト、あるいはコンデンサ素子と空洞部の壁面との隙間
に充填する導体ペーストとしては、金属成分として、
銅、銀、アルミニウムおよび金の群から選ばれる少なく
とも1種又は2種以上、特に銅粉末、銀粉末を被覆した
銅粉末、銅−銀合金粉末などの銅含有粉末、あるいはこ
の粉末に、Sn粉末や、Sn−Ag−Cu−Biなどの
錫合金粉末を添加したものが使用され、さらにこの金属
成分100重量部に対して、樹脂分を1〜6重量部、溶
剤を1〜4重量部の割合で添加し攪拌脱泡機や3本ロー
ルなどで混練することによりペーストを作製できる。
(Conductor Paste) Also, via holes formed in an insulating sheet, conductor paste formed in a capacitor element, or a conductor paste filled in a gap between a capacitor element and a wall surface of a hollow portion may be a metal component.
Copper, silver, aluminum and gold, at least one or two or more, particularly copper powder, copper powder coated with silver powder, copper-containing powder such as copper-silver alloy powder, or Sn powder in this powder. Alternatively, a material to which a tin alloy powder such as Sn-Ag-Cu-Bi is added is used. Further, based on 100 parts by weight of the metal component, 1 to 6 parts by weight of a resin component and 1 to 4 parts by weight of a solvent are used. A paste can be prepared by adding the mixture in a ratio and kneading the mixture with a stirring deaerator or a three-roll mill.

【0040】使用する銅含有粉末は、導電性が優れ、分
散性がよい電解銅粉が最も望ましく、平均粒子径は0.
5〜5μmが望ましい。これは0.5μmよりも小さい
と、表面が酸化して粉末間の導電性が低下し、5μmよ
りも大きいと、ビアホール導体への粉末の充填率が低下
し、抵抗が増大するためである。
The copper-containing powder to be used is most preferably an electrolytic copper powder having excellent conductivity and good dispersibility.
5 to 5 μm is desirable. This is because, if it is smaller than 0.5 μm, the surface is oxidized and the conductivity between the powders is reduced. If it is larger than 5 μm, the filling rate of the powder into the via-hole conductor is reduced and the resistance is increased.

【0041】また、前記錫粉末もしくは錫合金粉末の平
均粒子径は1〜15μmがよい。これは、1μmよりも
小さいと表面が酸化して高抵抗化し、15μmよりも大
きいと充填率が低下するとともに、錫が局在化して耐熱
性を損ねるためである。
The average particle diameter of the tin powder or tin alloy powder is preferably 1 to 15 μm. This is because if it is smaller than 1 μm, the surface is oxidized to increase the resistance, and if it is larger than 15 μm, the filling rate is reduced, and tin is localized to impair heat resistance.

【0042】樹脂分としては、銅含有粉末や錫含有粉末
の分散性、接着性、耐熱性、保存性、耐候性などの観点
から、アミン系硬化剤や酸無水物と反応するビスフェノ
ールA、あるいはビスフェノールF、エポキシ樹脂、ト
リアリルイソシアヌレート樹脂などの熱硬化性樹脂のほ
か、ポリメタクリレートやセルロースなども使用でき
る。
As the resin component, bisphenol A, which reacts with an amine-based curing agent or acid anhydride, from the viewpoints of dispersibility, adhesion, heat resistance, storage stability, weather resistance, etc. of the copper-containing powder or tin-containing powder, or In addition to thermosetting resins such as bisphenol F, epoxy resin and triallyl isocyanurate resin, polymethacrylate and cellulose can also be used.

【0043】また、溶剤としては、樹脂分や溶解可能な
溶剤であればよく、例えば、イソプロピルアルコール、
テルピネオール、2−オクタノール、ブチルカルビトー
ルアセテート等が用いられる。
The solvent may be any solvent capable of dissolving the resin or a solvent, for example, isopropyl alcohol,
Terpineol, 2-octanol, butyl carbitol acetate and the like are used.

【0044】特に、銅含有粉末に対して、錫含有粉末を
添加することによって、前記製造工程における加熱硬化
時に、錫含有粉末が溶融することから、絶縁シート27
に形成したビアホール導体28と、接続導体部26とを
容易に接続することができるとともに、200〜250
℃の温度で0.5〜5時間、特に1〜3時間程度加熱す
ることによって、Cu3SnあるいはCu6Sn5からな
る耐熱性に優れた金属間化合物を生成させ、強固に接続
することができる。
In particular, when the tin-containing powder is added to the copper-containing powder, the tin-containing powder is melted during the heat curing in the above-mentioned manufacturing process.
The via-hole conductor 28 formed on the substrate and the connection conductor 26 can be easily connected to each other.
By heating at a temperature of 0.5 ° C. for 0.5 to 5 hours, particularly about 1 to 3 hours, an intermetallic compound having excellent heat resistance consisting of Cu 3 Sn or Cu 6 Sn 5 can be generated and strongly connected. it can.

【0045】[0045]

【実施例】実施例1 先ず、内蔵する電気素子として、例えば、セラミックコ
ンデンサを次のように作製した。BaTiO3系の複数
のセラミック誘電体シートの表面に、Niの金属ペース
トを用いて図1(b)に示すように内部電極パターンを
スクリーン印刷した。その後、それらのシートを温度5
5℃、圧力1500Pa下で積層密着させ、グリーンの
状態でカッターを用いて切断した後、還元雰囲気125
0℃の温度において焼成して積層コンデンサを作製し
た。なお、コンデンサの端面から内部電極が露出してい
ることを確認した。
EXAMPLE 1 First, for example, a ceramic capacitor was manufactured as a built-in electric element as follows. As shown in FIG. 1B, an internal electrode pattern was screen-printed on the surface of a plurality of BaTiO 3 -based ceramic dielectric sheets using a Ni metal paste. After that, the sheets were heated to 5
The layers are brought into close contact with each other at 5 ° C. under a pressure of 1500 Pa, and cut in a green state using a cutter.
It was fired at a temperature of 0 ° C. to produce a multilayer capacitor. In addition, it was confirmed that the internal electrode was exposed from the end face of the capacitor.

【0046】また、一部のコンデンサ素体の内部電極が
露出した端面に、Cu/Niのペーストを外部電極形成
部に塗布して温度850℃で焼付け、コンデンサの端面
に端子電極を形成した。なお、このコンデンサは、その
寸法が1.6mm×1.6mm×0.3mm、静電容量
が10nF、自己インダクタンスが80pHのものと同
じサイズで、静電容量が5nF、自己インダクタンスが
80pHのものであった。
Further, Cu / Ni paste was applied to the end face of the capacitor element body where the internal electrode was exposed, and was baked at a temperature of 850 ° C. to form a terminal electrode on the end face of the capacitor. This capacitor has the same dimensions as those with dimensions of 1.6 mm × 1.6 mm × 0.3 mm, capacitance of 10 nF and self-inductance of 80 pH, and has a capacitance of 5 nF and self-inductance of 80 pH. Met.

【0047】次に、上記の積層コンデンサを内蔵した配
線基板を以下のようにして作製した。先ず、A−PPE
樹脂に対し、不定形のシリカ粉末を所定量の割合となる
ように、ワニス状態の樹脂と粉末を混合し、ドクターブ
レード法により、厚さ120μmの複数の絶縁シートA
を作製した。そして、それらの絶縁シートに、炭酸ガス
レーザにより、ビアホール(直径0.1mm)を形成
し、そのビアホールに、Cu粉末を含有する導電性ペー
ストを充填してビアホール導体を形成した。
Next, a wiring board incorporating the above multilayer capacitor was manufactured as follows. First, A-PPE
The resin and the powder in a varnish state are mixed with the resin so that the amorphous silica powder has a predetermined ratio, and a plurality of insulating sheets A having a thickness of 120 μm are formed by a doctor blade method.
Was prepared. Then, via holes (0.1 mm in diameter) were formed on these insulating sheets by a carbon dioxide laser, and the via holes were filled with a conductive paste containing Cu powder to form via-hole conductors.

【0048】また、上記と同様にして作製してなるコン
デンサ内蔵用の絶縁シートBに対して、炭酸ガスレーザ
によるトレパン加工により、内蔵するコンデンサの外径
よりも30μmわずかに大きい空洞部を形成した。な
お、絶縁シートの厚みは積層コンデンサの厚みよりも5
0μm厚いものを使用した。
Further, a hollow portion slightly larger than the outer diameter of the built-in capacitor was formed in the insulating sheet B for mounting a capacitor produced in the same manner as described above by trepanning with a carbon dioxide gas laser. The thickness of the insulating sheet is 5 times larger than the thickness of the multilayer capacitor.
The one having a thickness of 0 μm was used.

【0049】次に、空洞部内に上記の積層コンデンサを
仮設置した後、この絶縁シートの表裏面にポリエチレン
テレフタレート(PET)の樹脂シートを積層し、真空
ホットプレスで、圧力100Pa、昇温速度7℃/mi
n.で加熱し、120℃に到達したところで、3分間の
保持を行い、積層コンデンサと絶縁シートとの空洞部間
の空隙を実質的になくした。
Next, after temporarily mounting the multilayer capacitor in the cavity, a resin sheet of polyethylene terephthalate (PET) was laminated on the front and back surfaces of the insulating sheet, and the pressure was increased to 100 Pa by a vacuum hot press and the temperature was raised at a rate of 7 times. ° C / mi
n. When the temperature reached 120 ° C., the temperature was maintained for 3 minutes to substantially eliminate the gap between the cavity of the multilayer capacitor and the insulating sheet.

【0050】次に、炭酸ガスレーザにより、積層コンデ
ンサと絶縁シートの空洞部との両端の界面部に直径が
0.1mmの貫通孔を形成し、この貫通孔内に、前記と
同じ導体ペーストを充填して接続導体部を形成した。
Next, a through hole having a diameter of 0.1 mm was formed at the interface between both ends of the multilayer capacitor and the cavity of the insulating sheet by a carbon dioxide laser, and the same conductive paste was filled in the through hole. Thus, a connection conductor was formed.

【0051】一方、ポリエチレンテレフタレート(PE
T)樹脂からなる転写シートの表面に接着剤を塗布し、
厚さ12μm、表面粗さ0.8μmの銅箔を一面に接着
した。そして、ドライフィルムレジストを貼り、露光、
現像を行った後、これを塩化第二鉄溶液を用いたスプレ
ー式エッチング装置を用いて、非パターン部をエッチン
グ除去して、銅箔からなる配線回路層を形成した。
On the other hand, polyethylene terephthalate (PE)
T) applying an adhesive to the surface of the transfer sheet made of resin,
A copper foil having a thickness of 12 μm and a surface roughness of 0.8 μm was bonded to one surface. Then, apply a dry film resist, expose,
After the development, the non-pattern portion was removed by etching using a spray type etching apparatus using a ferric chloride solution to form a wiring circuit layer made of copper foil.

【0052】そして、ビアホール導体を形成した上記の
絶縁シートB表面に、転写シートの配線回路層側を13
0℃、200Paの条件で圧着した後、転写シートを剥
がして、配線回路層を絶縁シートB表面に転写した。
On the surface of the insulating sheet B on which the via-hole conductor is formed, the wiring circuit layer side of the transfer sheet is
After pressure bonding at 0 ° C. and 200 Pa, the transfer sheet was peeled off, and the wiring circuit layer was transferred to the surface of the insulating sheet B.

【0053】その後、絶縁シートA、絶縁シートBを位
置合せして積層して、その積層体を圧力400Paで、
220℃まで昇温し、最高温度220℃で、1時間加熱
して完全硬化させて、積層コンデンサを内蔵した配線基
板を作製した。
Thereafter, the insulating sheets A and B are aligned and laminated, and the laminate is subjected to a pressure of 400 Pa.
The temperature was raised to 220 ° C., and heated at a maximum temperature of 220 ° C. for 1 hour to completely cure, thereby producing a wiring board incorporating a multilayer capacitor.

【0054】作製した配線基板に対して、積層コンデン
サとの導通状態を検査した結果、何ら問題はなかった。
また、このコンデンサを内蔵した配線基板をPCT試験
(130℃、湿度85%、2.3気圧、200時間処
理)後も何ら問題はなかった。また、積層コンデンサと
して、端面への端子電極の有無に係わらず、良好な接続
状態が確認された。
As a result of inspecting the continuity of the manufactured wiring board with the multilayer capacitor, no problem was found.
Further, there was no problem even after the PCT test (processing at 130 ° C., 85% humidity, 2.3 atm, 200 hours) on the wiring board incorporating the capacitor. In addition, a good connection state was confirmed as a multilayer capacitor regardless of the presence or absence of a terminal electrode on the end face.

【0055】実施例2 実施例1の積層コンデンサを作製するにあたり、上記カ
ッターの刃の角度を変えることで、端面を傾斜面によっ
て形成し、端面に内部電極が露出した図3(b)に示す
ような台形形状の積層コンデンサを作製した。
Example 2 In manufacturing the multilayer capacitor of Example 1, the end face was formed as an inclined surface by changing the angle of the blade of the cutter, and the internal electrode was exposed at the end face as shown in FIG. 3B. Such a trapezoidal multilayer capacitor was manufactured.

【0056】そして、実施例1の絶縁シートBの空洞部
内に上記の積層コンデンサを設置し、絶縁シートBの空
洞部の壁面と積層コンデンサ両側の端面との間に形成さ
れた幅0.3mmの隙間に実施例1で用いた導体ペース
トを充填して接続導体部を形成した。
Then, the above-mentioned multilayer capacitor was installed in the cavity of the insulating sheet B of Example 1, and the width of 0.3 mm formed between the wall surface of the cavity of the insulating sheet B and the end faces on both sides of the multilayer capacitor. The connection paste was formed by filling the gap with the conductor paste used in Example 1.

【0057】その後、実施例1と同様にして、絶縁シー
トA、絶縁シートBを位置合せして積層して、その積層
体を圧力400Paで、220℃まで昇温し、最高温度
220℃で、1時間加熱して完全硬化させて、積層コン
デンサを内蔵した配線基板を作製した。
Then, in the same manner as in Example 1, the insulating sheet A and the insulating sheet B were aligned and laminated, and the laminated body was heated to 220 ° C. at a pressure of 400 Pa, and at a maximum temperature of 220 ° C. It was heated for 1 hour and completely cured to produce a wiring board with a built-in multilayer capacitor.

【0058】作製した配線基板に対して、積層コンデン
サとの導通状態を検査した結果、何ら問題はなかった。
また、このコンデンサを内蔵した配線基板を実施例1と
同様のPCT試験後も何ら問題はなかった。
As a result of inspecting the continuity of the manufactured wiring board with the multilayer capacitor, no problem was found.
In addition, there was no problem even after the PCT test of the wiring board having the built-in capacitor as in Example 1.

【0059】[0059]

【発明の効果】 上述した通り、本発明によれば、絶縁
基板の内部に、コンデンサなどの電気素子を内蔵し、電
気素子と配線基板側のビアホール導体や配線回路層と接
続するにあたり、電気素子の所定箇所に貫通孔を形成し
その内部に金属成分を充填するか、または絶縁層の空洞
部との界面に隙間を形成しその隙間に金属成分を充填す
ることによって、電気素子の表面に格別な接続用電極を
形成しなくても配線基板との良好な接続が可能となる。
その結果、あらゆるサイズの電気素子を内蔵し、且つ配
線基板のビアホール導体や配線回路層と確実な接続を行
なうことが可能となる。
As described above, according to the present invention, an electric element such as a capacitor is built in an insulating substrate, and when the electric element is connected to a via-hole conductor or a wiring circuit layer on the wiring board side, an electric element is formed. By forming a through hole at a predetermined position and filling the inside with a metal component, or by forming a gap at the interface with the hollow portion of the insulating layer and filling the gap with the metal component, the surface of the electric element is particularly marked. Good connection with the wiring board can be achieved without forming a connection electrode.
As a result, it becomes possible to incorporate electric elements of all sizes and to perform reliable connection with via-hole conductors and wiring circuit layers of the wiring board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電気素子内蔵配線基板の一例を示す
(a)概略断面図と、(b)内蔵されるコンデンサ素子
の概略断面図、(c)コンデンサ素子の内蔵状態を説明
するための概略平面図である。
FIG. 1A is a schematic cross-sectional view showing an example of a wiring board with a built-in electric element of the present invention, FIG. 1B is a schematic cross-sectional view of a built-in capacitor element, and FIG. It is a schematic plan view.

【図2】本発明の電気素子内蔵配線基板の他の例を示す
(a)概略断面図と、(b)内蔵されるコンデンサ素子
の概略断面図、(c)コンデンサ素子の内蔵状態を説明
するための概略平面図である。
FIGS. 2A and 2B are schematic cross-sectional views showing another example of a wiring board with a built-in electric element of the present invention, FIG. 2B is a schematic cross-sectional view of a built-in capacitor element, and FIG. FIG.

【図3】本発明の電気素子内蔵配線基板のさらに他の例
を示す(a)概略断面図と、(b)内蔵されるコンデン
サ素子の概略断面図、(c)コンデンサ素子の内蔵状態
を説明するための概略平面図である。
FIGS. 3A and 3B show still another example of a wiring board with a built-in electric element according to the present invention. FIG. 3A is a schematic cross-sectional view of a built-in capacitor element, and FIG. FIG.

【図4】図1の本発明の電気素子内蔵配線基板の製造方
法の一例を説明するための工程図である。
FIG. 4 is a process chart for explaining an example of a method for manufacturing the wiring board with a built-in electric element of FIG. 1 according to the present invention.

【図5】図3の電気素子内蔵配線基板の製造方法の一例
を説明するための一部の工程図である。
5 is a partial process chart for explaining an example of the method for manufacturing the wiring board with a built-in electric element in FIG.

【符号の説明】[Explanation of symbols]

A 配線基板 1 絶縁基板 2 配線回路層 3 ビアホール導体 4 空洞部 5 電気素子 6 誘電体層 7 内部電極 8 接続導体部 A Wiring board 1 Insulating substrate 2 Wiring circuit layer 3 Via hole conductor 4 Cavity 5 Electric element 6 Dielectric layer 7 Internal electrode 8 Connection conductor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/40 H05K 3/40 K Fターム(参考) 5E317 AA24 AA27 BB01 BB11 CC17 CC25 CD25 CD32 CD34 GG11 5E336 AA07 AA08 BB03 BB15 BC02 BC12 BC15 BC26 CC43 CC53 EE08 GG11 5E346 AA01 AA12 AA15 AA38 AA43 AA60 BB01 BB16 CC02 CC08 CC31 DD02 DD32 EE02 EE06 EE09 EE13 FF01 FF18 FF45 GG15 GG28 GG40 HH07 HH33──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/40 H05K 3/40 K F term (Reference) 5E317 AA24 AA27 BB01 BB11 CC17 CC25 CD25 CD32 CD34 GG11 5E336 AA07 AA08 BB03 BB15 BC02 BC12 BC15 BC26 CC43 CC53 EE08 GG11 5E346 AA01 AA12 AA15 AA38 AA43 AA60 BB01 BB16 CC02 CC08 CC31 DD02 DD32 EE02 EE06 EE09 EE13 FF01 FF18 FF45 GG15 GG28 H33 HH07

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】少なくとも有機樹脂を含有する絶縁層を積
層してなる絶縁基板と、該絶縁基板の表面および/また
は内部に形成された複数層の配線回路層と、少なくとも
絶縁基板内部に金属成分を充填してなるビアホール導体
とを具備する配線基板内に設けられた空洞部内部に、内
部配線を有する電気素子を内蔵してなる電気素子内蔵配
線基板であって、前記電気素子を貫通して設けられた貫
通孔、あるいは電気素子と空洞部が形成された絶縁層壁
面との界面に設けられた貫通孔または隙間に金属成分を
充填してなる接続導体部を形成してなり、該接続導体部
を介して前記電気素子の内部配線と、前記配線基板側の
ビアホール導体および/または配線回路層とを電気的に
接続してなることを特徴とする電気素子内蔵配線基板。
1. An insulating substrate formed by laminating insulating layers containing at least an organic resin, a plurality of wiring circuit layers formed on the surface and / or inside of the insulating substrate, and a metal component at least inside the insulating substrate. Inside a cavity provided in a wiring board provided with a via hole conductor filled with, an electric element built-in wiring board containing an electric element having an internal wiring, wherein the electric element penetrates the electric element. A connection conductor portion formed by filling a metal component into a provided through hole or a through hole or a gap provided at an interface between an electric element and an insulating layer wall surface in which a cavity is formed; A wiring board with a built-in electric element, wherein an internal wiring of the electric element and a via-hole conductor and / or a wiring circuit layer on the wiring board side are electrically connected via a portion.
【請求項2】前記電気素子が、内部電極と誘電体層とが
交互に積層されてなる積層コンデンサ素子からなる請求
項1記載の電気素子内蔵配線基板。
2. The wiring board with a built-in electric element according to claim 1, wherein said electric element comprises a multilayer capacitor element in which internal electrodes and dielectric layers are alternately stacked.
【請求項3】前記電気素子の端面および/または空洞部
を形成する絶縁層の壁面が、傾斜面からなり、前記隙間
がV字状からなることを特徴とする請求項1または請求
項2記載の電気素子内蔵配線基板。
3. The electric element according to claim 1, wherein the end face of the electric element and / or the wall surface of the insulating layer forming the cavity is formed by an inclined surface, and the gap is formed in a V-shape. Wiring board with built-in electric element.
【請求項4】(a)未硬化または半硬化の有機樹脂を含
有する絶縁シートに空洞部を形成する工程と、(b)該
空洞部内に、内部配線を有する電気素子を内蔵する工程
と、(c)電気素子に貫通孔を形成し、あるいは電気素
子と空洞部壁面との界面に貫通孔を形成し、該貫通孔内
に金属成分を充填して接続導体部を形成する工程と、
(d)(a)〜(b)の工程によって作製された前記空
洞部内に接続導体部を有する電気素子を内蔵した絶縁シ
ートの上面および/または下面に、ビアホール導体およ
び/または配線回路層を形成した未硬化または半硬化の
有機樹脂を含有する絶縁シートを積層する工程と、
(e)熱プレスにより、(d)によって作製された前記
積層体を硬化する工程と、を具備することを特徴とする
電気素子内蔵配線基板の製造方法。
4. A step of forming a cavity in an insulating sheet containing an uncured or semi-cured organic resin; and (b) a step of incorporating an electric element having an internal wiring in the cavity. (C) forming a through hole in the electric element, or forming a through hole at the interface between the electric element and the cavity wall surface, and filling the through hole with a metal component to form a connection conductor;
(D) forming a via-hole conductor and / or a wiring circuit layer on the upper surface and / or lower surface of the insulating sheet having a built-in electric element having a connection conductor portion in the cavity formed by the steps (a) and (b); Laminating an insulating sheet containing an uncured or semi-cured organic resin,
(E) curing the laminate produced in (d) by hot pressing. A method for producing a wiring board with a built-in electric element, the method comprising:
【請求項5】(a)未硬化または半硬化の有機樹脂を含
有する絶縁シートに空洞部を形成する工程と、(b)該
空洞部内に、内部配線を有する電気素子を内蔵する工程
と、(c)前記空洞部の壁面と前記端面との隙間に金属
成分を充填して接続導体部を形成する工程と、(d)
(a)〜(b)の工程によって作製された前記空洞部内
に接続導体部を有する電気素子を内蔵した絶縁シートの
上面および/または下面に、ビアホール導体および/ま
たは配線回路層を形成した未硬化または半硬化の有機樹
脂を含有する絶縁シートを積層する工程と、(e)熱プ
レスにより、(d)によって作製された前記積層体を硬
化する工程と、を具備することを特徴とする電気素子内
蔵配線基板の製造方法。
5. A step of forming a cavity in an insulating sheet containing an uncured or semi-cured organic resin, and a step of incorporating an electric element having internal wiring in the cavity. (C) filling a gap between a wall surface of the hollow portion and the end surface with a metal component to form a connection conductor portion;
Uncured, via-hole conductors and / or wiring circuit layers are formed on the upper and / or lower surfaces of an insulating sheet having a built-in electric element having a connection conductor in the cavity formed by the steps (a) and (b). Alternatively, an electric element comprising: a step of laminating an insulating sheet containing a semi-cured organic resin; and (e) a step of curing the laminated body produced in (d) by hot pressing. Manufacturing method of built-in wiring board.
【請求項6】前記電気素子が、内部電極と誘電体層とが
交互に積層されてなる積層コンデンサ素子からなる請求
項4または請求項5記載の電気素子内蔵配線基板の製造
方法。
6. The method for manufacturing a wiring board with a built-in electric element according to claim 4, wherein the electric element comprises a multilayer capacitor element in which internal electrodes and dielectric layers are alternately laminated.
【請求項7】前記電気素子の端面および/または空洞部
を形成する絶縁シートの壁面が、傾斜面からなり、前記
隙間がV字状からなることを特徴とする請求項4乃至請
求項6記載の電気素子内蔵配線基板の製造方法。
7. The electrical element according to claim 4, wherein an end surface of the electric element and / or a wall surface of the insulating sheet forming the cavity is formed of an inclined surface, and the gap is formed in a V-shape. Method for manufacturing a wiring board with a built-in electric element.
JP2000393442A 2000-12-25 2000-12-25 Electric element built-in wiring board and method of manufacturing the same Pending JP2002198654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000393442A JP2002198654A (en) 2000-12-25 2000-12-25 Electric element built-in wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000393442A JP2002198654A (en) 2000-12-25 2000-12-25 Electric element built-in wiring board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002198654A true JP2002198654A (en) 2002-07-12

Family

ID=18859249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000393442A Pending JP2002198654A (en) 2000-12-25 2000-12-25 Electric element built-in wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002198654A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149718A (en) * 2005-11-24 2007-06-14 Ngk Spark Plug Co Ltd Wiring board incorporating via array capacitor and its manufacturing process
JP2011014525A (en) * 2009-07-02 2011-01-20 Samsung Sdi Co Ltd Protection circuit board, secondary battery, and battery pack
JP2011049515A (en) * 2009-07-29 2011-03-10 Kyocera Corp Electronic device
JP2011071560A (en) * 2011-01-11 2011-04-07 Dainippon Printing Co Ltd Manufacturing method of component built-in wiring board
JP2014063725A (en) * 2012-08-29 2014-04-10 Napura:Kk Functional material
EP2839904A1 (en) * 2013-08-21 2015-02-25 Napra Co., Ltd. Functional material
JP2015076518A (en) * 2013-10-09 2015-04-20 有限会社 ナプラ Joint and electric wiring
JP2015088752A (en) * 2013-10-28 2015-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Core substrate and method for manufacturing core substrate
JP2016072486A (en) * 2014-09-30 2016-05-09 株式会社村田製作所 Multilayer ceramic capacitor
JPWO2014097823A1 (en) * 2012-12-18 2017-01-12 株式会社村田製作所 Multilayer ceramic electronic components

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120673A (en) * 1992-10-07 1994-04-28 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and production thereof
JPH07106134A (en) * 1993-09-29 1995-04-21 Kyocera Corp Chip filter part
JPH08241827A (en) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd Multilayer electronic part and manufacture thereof
JPH09214093A (en) * 1996-01-31 1997-08-15 Toshiba Corp Mounting circuit device and manufacture of the same
JPH1145955A (en) * 1997-07-28 1999-02-16 Kyocera Corp Device built-in multilayered printed circuit board and its manufacture
JPH11126976A (en) * 1997-08-25 1999-05-11 Lucent Technol Inc Laminated structure body of printed circuit board
JP2000340955A (en) * 1999-05-26 2000-12-08 Matsushita Electric Ind Co Ltd Passive component-incorporated composite multilayered wiring board and manufacture thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120673A (en) * 1992-10-07 1994-04-28 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and production thereof
JPH07106134A (en) * 1993-09-29 1995-04-21 Kyocera Corp Chip filter part
JPH08241827A (en) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd Multilayer electronic part and manufacture thereof
JPH09214093A (en) * 1996-01-31 1997-08-15 Toshiba Corp Mounting circuit device and manufacture of the same
JPH1145955A (en) * 1997-07-28 1999-02-16 Kyocera Corp Device built-in multilayered printed circuit board and its manufacture
JPH11126976A (en) * 1997-08-25 1999-05-11 Lucent Technol Inc Laminated structure body of printed circuit board
JP2000340955A (en) * 1999-05-26 2000-12-08 Matsushita Electric Ind Co Ltd Passive component-incorporated composite multilayered wiring board and manufacture thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149718A (en) * 2005-11-24 2007-06-14 Ngk Spark Plug Co Ltd Wiring board incorporating via array capacitor and its manufacturing process
JP2011014525A (en) * 2009-07-02 2011-01-20 Samsung Sdi Co Ltd Protection circuit board, secondary battery, and battery pack
JP2011049515A (en) * 2009-07-29 2011-03-10 Kyocera Corp Electronic device
JP2011071560A (en) * 2011-01-11 2011-04-07 Dainippon Printing Co Ltd Manufacturing method of component built-in wiring board
JP2014063725A (en) * 2012-08-29 2014-04-10 Napura:Kk Functional material
US9293416B2 (en) 2012-08-29 2016-03-22 Napra Co., Ltd. Functional material
US9627133B2 (en) 2012-12-18 2017-04-18 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component
US9881737B2 (en) 2012-12-18 2018-01-30 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component
JPWO2014097823A1 (en) * 2012-12-18 2017-01-12 株式会社村田製作所 Multilayer ceramic electronic components
JPWO2014097822A1 (en) * 2012-12-18 2017-01-12 株式会社村田製作所 Multilayer ceramic electronic components
EP2839904A1 (en) * 2013-08-21 2015-02-25 Napra Co., Ltd. Functional material
CN104425052B (en) * 2013-08-21 2017-06-13 纳普拉有限公司 Functional material
JP2015076518A (en) * 2013-10-09 2015-04-20 有限会社 ナプラ Joint and electric wiring
JP2015088752A (en) * 2013-10-28 2015-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Core substrate and method for manufacturing core substrate
JP2016072486A (en) * 2014-09-30 2016-05-09 株式会社村田製作所 Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
JP3051700B2 (en) Method of manufacturing multilayer wiring board with built-in element
JP3236818B2 (en) Method for manufacturing multilayer wiring board with built-in element
JPH11126978A (en) Multilayered wiring board
KR940009175B1 (en) Multi-printed wiring board
JP3207174B2 (en) Wiring board mounted with electric element and method of manufacturing the same
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
JP3416658B2 (en) Transfer material, method of manufacturing the same, and wiring board manufactured using the same
JP2005072328A (en) Multilayer wiring board
JP3199664B2 (en) Method for manufacturing multilayer wiring board
JP3441368B2 (en) Multilayer wiring board and manufacturing method thereof
JP2004007006A (en) Multilayer wiring board
JP2002076637A (en) Substrate incorporating chip component, and manufacturing method of the substrate
JP2002198654A (en) Electric element built-in wiring board and method of manufacturing the same
JP3037662B2 (en) Multilayer wiring board and method of manufacturing the same
JPH1174648A (en) Wiring board
JP2002359319A (en) Wiring board incorporating electric element and method of manufacturing it
JP2004152904A (en) Electrolytic copper foil, film and multilayer wiring substrate therewith, and method of manufacturing the same
JP2000312063A (en) Wiring substrate and manufacture thereof
KR100704922B1 (en) Pcb using paste bump and method of manufacturing thereof
JP2000165052A (en) Multilayer wiring board
JP3071764B2 (en) Film with metal foil and method of manufacturing wiring board using the same
JP3472523B2 (en) Wiring board with built-in electric element
JP2001339164A (en) Wiring board incorporating capacitor element
JP4666830B2 (en) Multilayer wiring board and manufacturing method thereof
JP4693258B2 (en) Manufacturing method of multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727