JPH10107445A - Multi-layered wiring board and manufacture thereof - Google Patents
Multi-layered wiring board and manufacture thereofInfo
- Publication number
- JPH10107445A JPH10107445A JP8254492A JP25449296A JPH10107445A JP H10107445 A JPH10107445 A JP H10107445A JP 8254492 A JP8254492 A JP 8254492A JP 25449296 A JP25449296 A JP 25449296A JP H10107445 A JPH10107445 A JP H10107445A
- Authority
- JP
- Japan
- Prior art keywords
- wiring circuit
- circuit layer
- layer
- insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば、多層配線
基板及び半導体素子収納用パッケージなどに適した多層
配線基板とその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board suitable for, for example, a multilayer wiring board and a package for accommodating a semiconductor device, and a method of manufacturing the same.
【０００２】[0002]
【従来技術】従来より、配線基板、例えば、半導体素子
を収納するパッケージに使用される多層配線基板とし
て、比較的高密度の配線が可能な多層セラミック配線基
板が多用されている。この多層セラミック配線基板は、
アルミナなどの絶縁基板と、その表面に形成されたＷや
Ｍｏ等の高融点金属からなる配線導体とから構成される
もので、この絶縁基板の一部にキャビティが形成され、
このキャビティ内に半導体素子が収納され、蓋体によっ
てキャビティを気密に封止されるものである。2. Description of the Related Art Conventionally, a multilayer ceramic wiring board capable of relatively high-density wiring has been widely used as a wiring board, for example, a multilayer wiring board used for a package for housing a semiconductor element. This multilayer ceramic wiring board
It is composed of an insulating substrate such as alumina and a wiring conductor made of a high melting point metal such as W or Mo formed on the surface thereof. A cavity is formed in a part of the insulating substrate,
The semiconductor element is accommodated in the cavity, and the cavity is hermetically sealed by the lid.
【０００３】ところが、このようなセラミック多層配線
基板を構成するセラミックスは、硬くて脆い性質を有す
ることから、製造工程または搬送工程において、セラミ
ックスの欠けや割れ等が発生しやすく、半導体素子の気
密封止性が損なわれることがあるために歩留りが低い等
の問題があった。また、焼結前のグリーンシートにメタ
ライズインクを印刷して、印刷後のシートを積層して焼
結させて製造されるが、その製造工程において、高温で
の焼成により焼成収縮が生じるために、得られる基板に
反り等の変形や寸法のばらつき等が発生しやすいという
問題があり、回路基板の超高密度化やフリップチップ等
のような基板の平坦度の厳しい要求に対して、十分に対
応できないという問題があった。However, the ceramics constituting such a ceramic multilayer wiring board are hard and brittle, so that chipping or cracking of the ceramics is liable to occur in a manufacturing process or a transporting process. There is a problem that yield is low because stopping performance may be impaired. In addition, the metallized ink is printed on the green sheet before sintering, and the printed sheet is laminated and sintered.In the manufacturing process, firing at a high temperature causes firing shrinkage. There is a problem that deformation such as warpage and dimensional variation are likely to occur in the obtained substrate, and it sufficiently responds to strict requirements for ultra-high density circuit boards and flatness of substrates such as flip chips etc. There was a problem that it was not possible.
【０００４】そこで、最近では、有機樹脂を含む絶縁性
基板表面に銅箔を接着した後、これをエッチングして微
細な回路を形成し、しかるのちにこの基板を積層して多
層化した基板が提案されている。また、このようなプリ
ント基板においては、その強度を高めるために、有機樹
脂に対して、球状あるいは繊維状の無機質フィラーを分
散させた基板も提案されており、これらの複合材料から
なる絶縁基板上に多数の半導体素子を搭載したマルチチ
ップモジュール（ＭＣＭ）等への適用も検討されてい
る。Therefore, recently, a copper foil is bonded to the surface of an insulating substrate containing an organic resin and then etched to form a fine circuit, and then the substrate is laminated to form a multilayered substrate. Proposed. In order to increase the strength of such a printed circuit board, a substrate in which a spherical or fibrous inorganic filler is dispersed in an organic resin has been proposed. Application to a multi-chip module (MCM) or the like in which a large number of semiconductor elements are mounted is also being studied.
【０００５】[0005]
【発明が解決しようとする課題】最近では、更に精密で
高密度な回路を有する多層プリント配線基板が求められ
るようになっているが、このような微細高密度配線回路
を有する配線基板は、従来法のプリント基板では、基板
を貫通するスルーホールを形成しその内部にメッキ等を
施して層間の接続を行う場合が多く、スルーホールによ
って回路設計が制限され高密度配線が難しかった。ま
た、所定の基板表面に絶縁層と配線回路層を交互にコー
ティング及びメッキ等、あるいがビアホール形成等を施
して多層化する所謂ビルドアップ法も開発されている。
しかし、ビルドアップ法もビアホールの配置上の制約が
あり、高密度配線化が難しかった。Recently, there has been a demand for a multilayer printed wiring board having a more precise and high-density circuit. In a printed circuit board manufactured by the method, a through-hole penetrating the board is formed, and plating and the like are often performed inside the board to make connection between layers. Thus, circuit design is limited by the through-hole, and high-density wiring is difficult. Also, a so-called build-up method has been developed in which an insulating layer and a wiring circuit layer are alternately coated and plated on a predetermined substrate surface, or a via hole is formed to form a multilayer.
However, the build-up method also has restrictions on the arrangement of via holes, making it difficult to achieve high-density wiring.
【０００６】そこで、最近に至り、ビアホール導体を形
成する方法として、金属粉末を含有する導体ペーストを
充填する方法によれば、ビアホール導体を任意の箇所に
形成することができるために、高密度配線化には欠くこ
とのできない技術として注目されている。Therefore, recently, as a method of forming a via-hole conductor, according to a method of filling a conductive paste containing a metal powder, the via-hole conductor can be formed at an arbitrary position, so that a high-density wiring is required. It is attracting attention as an indispensable technology for realization.
【０００７】しかしながら、上記導体ペーストによって
形成されたビアホール導体中には金属粉末間の空隙が多
量に含まれている。ビアホールが形成された絶縁層表面
にこのビアホール導体と接続すべく内部配線回路層を形
成するのに、絶縁層表面に金属箔を密着させた後、これ
をレジスト塗布、エッチング処理、レジスト剥離して配
線回路層を形成する方法を用いると、エッチング液やレ
ジスト除去液がビアホール導体中の空隙中に入り込み、
回路の不良を来す等の問題があった。配線回路層の形成
方法として、導体ペーストの印刷による方法では、エッ
チング液等が不要であるが、この導体ペーストによって
形成された配線回路層も空隙を多数含むために、半田や
Ｎｉメッキなどを施すと、配線回路層やビアホール導体
中の空隙にエッチング液が浸透するという問題もあっ
た。However, the via-hole conductor formed by the conductor paste contains a large amount of voids between metal powders. To form an internal wiring circuit layer on the surface of the insulating layer where the via hole is formed to connect with this via hole conductor, after attaching a metal foil to the surface of the insulating layer, apply this to a resist, etch, and peel the resist When the method of forming the wiring circuit layer is used, the etching solution or the resist removing solution enters the gap in the via-hole conductor,
There were problems such as circuit failure. As a method of forming the wiring circuit layer, an etching solution or the like is not required in the method of printing the conductive paste, but since the wiring circuit layer formed by the conductive paste also includes a large number of voids, soldering or Ni plating is performed. In addition, there is also a problem that the etching solution permeates the voids in the wiring circuit layer and the via-hole conductor.
【０００８】また、ビルドアップ法による多層化におい
ては、配線回路層を上記のようなエッチング法で形成し
たり、さらには、ビアホール内面にメッキ等の手法によ
って導体を被着させる等、の工程を繰り返し行った場
合、絶縁層がエッチング液やメッキ液等に浸漬される
が、配線の高密度化に伴い、積層数が増加すると、絶縁
層がこれらの薬品に浸漬される回数が多くなる結果、絶
縁層自体が吸湿し変質してしまうという問題があった。Further, in the multilayering by the build-up method, steps such as forming a wiring circuit layer by the above-described etching method, and further, applying a conductor to the inner surface of the via hole by plating or the like are performed. When repeatedly performed, the insulating layer is immersed in an etching solution, a plating solution, or the like, but as the number of layers increases with the increase in wiring density, the number of times the insulating layer is immersed in these chemicals increases. There is a problem that the insulating layer itself absorbs moisture and deteriorates.
【０００９】従って、本発明は、エッチング液やメッキ
液による絶縁層やビアホール導体の特性劣化を抑制し、
且つ回路の超微細化、精密化の要求に適用することがで
きる多層配線基板とその製造方法を提供するものであ
る。Therefore, the present invention suppresses the deterioration of the characteristics of the insulating layer and the via-hole conductor due to the etching solution or the plating solution,
It is another object of the present invention to provide a multilayer wiring board which can be applied to a demand for ultra-fine and precise circuits, and a method for manufacturing the same.
【００１０】[0010]
【課題を解決するための手段】本発明者等は、上記のよ
うな課題について鋭意検討した結果、まず、ビアホール
導体を導体ペーストの充填によって形成するとともに、
該ビアホールと接続される配線回路層を転写シートから
の金属箔からなる配線回路層の転写によって形成するこ
とによって、ビアホール導体中にエッチング液が侵入す
ることがなく、しかも絶縁層がエッチング液やメッキ液
等に晒されることがないために、絶縁層の吸湿や回路不
良等の発生を防止できること、また、かかる方法を基礎
とすることにより、ビルドアップ法による多層化の工程
を簡略化できることを見いだし、本発明に至った。Means for Solving the Problems As a result of intensive studies on the above problems, the present inventors first formed a via-hole conductor by filling a conductor paste,
By forming the wiring circuit layer connected to the via hole by transferring the wiring circuit layer made of metal foil from the transfer sheet, the etching solution does not enter the via hole conductor, and the insulating layer is formed by etching solution or plating. It has been found that since it is not exposed to liquids and the like, it is possible to prevent the occurrence of moisture absorption and circuit defects in the insulating layer, and that the multilayering process by the build-up method can be simplified by using such a method. This has led to the present invention.
【００１１】即ち、本発明の多層配線基板は、少なくと
も有機樹脂を含有する絶縁層と、該絶縁層表面および内
部に配設された配線回路層と、前記配線回路層間を電気
的に接続するためのビアホール導体を具備する多層配線
基板であって、前記ビアホール導体がビアホール内への
導体ペーストの充填によって形成され、且つ該ビアホー
ル導体に接続される配線回路層が、金属箔からなる配線
回路層が形成された転写シートからの転写によって形成
されたものであることを特徴とするもので、特に、前記
導体ペーストからなるビアホール導体の両端が、前記金
属箔からなる配線回路層によって封止されていることを
特徴とするものである。That is, the multilayer wiring board of the present invention is used for electrically connecting an insulating layer containing at least an organic resin, a wiring circuit layer disposed on the surface and inside of the insulating layer, and the wiring circuit layer. A multilayer wiring board comprising a via hole conductor, wherein the via hole conductor is formed by filling a conductive paste into the via hole, and the wiring circuit layer connected to the via hole conductor is a wiring circuit layer made of metal foil. It is characterized by being formed by transfer from the formed transfer sheet, and in particular, both ends of the via hole conductor made of the conductive paste are sealed by a wiring circuit layer made of the metal foil It is characterized by the following.
【００１２】さらに、配線基板の製造方法として、少な
くとも有機樹脂を含有する絶縁層と、該絶縁層表面およ
び内部に配設された配線回路層と、前記配線回路層間と
の電気的に接続するためのビアホール導体を具備する多
層配線基板の製造方法において、（ａ）絶縁層の表面
に、配線回路層を形成する工程と、（ｂ）前記配線回路
層が形成された前記絶縁層全面に少なくとも有機樹脂を
含む絶縁性スラリーを塗布するか、または前記絶縁層に
少なくとも有機樹脂を含む軟質の絶縁性シートを積層圧
着して絶縁層を形成する工程と、（ｃ）前記絶縁層に前
記（ａ）工程において形成した配線回路層と接続する箇
所にビアホールを形成し、該ビアホール内に導体ペース
トを充填してビアホール導体を形成する工程と、（ｄ）
少なくとも前記ビアホール導体形成箇所に、転写シート
からの転写によって金属箔からなる配線回路層を形成す
る工程を具備することを特徴とするもので、特に、前記
（ａ）工程が、絶縁層の表面に、転写シートからの転写
によって金属箔からなる配線回路層を形成する工程から
なることを特徴とする。Further, as a method of manufacturing a wiring board, an insulating layer containing at least an organic resin, a wiring circuit layer disposed on the surface and inside of the insulating layer, and an electrical connection between the wiring circuit layers are provided. (A) a step of forming a wiring circuit layer on the surface of an insulating layer, and (b) at least an organic layer over the entire surface of the insulating layer on which the wiring circuit layer is formed. Applying an insulating slurry containing a resin, or laminating and pressing a soft insulating sheet containing at least an organic resin on the insulating layer to form an insulating layer; and (c) forming an insulating layer on the insulating layer. Forming a via hole at a location connected to the wiring circuit layer formed in the step, and filling the via hole with a conductive paste to form a via-hole conductor; (d)
A step of forming a wiring circuit layer made of a metal foil by transfer from a transfer sheet at least at the via-hole conductor forming portion, wherein the step (a) is performed on the surface of the insulating layer. Forming a wiring circuit layer made of metal foil by transfer from a transfer sheet.
【００１３】さらに、少なくとも有機樹脂を含有する絶
縁層と、該絶縁層表面および内部に配設された配線回路
層と、前記配線回路層間との電気的に接続するためのビ
アホール導体を具備する多層配線基板の製造方法におい
て、（ａ）絶縁基板の表面に配線回路層を形成する工程
と、（ｂ）前記配線回路層が形成された前記絶縁基板全
面に少なくとも有機樹脂を含む絶縁性スラリーを塗布す
るか、または前記絶縁基板に少なくとも有機樹脂を含む
軟質の絶縁性シートを積層圧着して絶縁層を形成する工
程と、（ｃ）前記絶縁層にビアホールを形成し、該ビア
ホール内に導体ペーストを充填する工程と、（ｄ）配線
回路層が形成された転写シートを（ｃ）で得られた絶縁
層の表面に積層密着させた後、前記転写シートを剥がし
て前記転写シート表面の配線回路層を絶縁層表面に転写
させる工程と、（ｅ）前記（ｂ）乃至（ｄ）工程を繰り
返して多層化する工程と、を具備することを特徴とする
ものである。Further, a multi-layer comprising an insulating layer containing at least an organic resin, a wiring circuit layer disposed on and inside the insulating layer, and a via-hole conductor for electrically connecting the wiring circuit layer In the method for manufacturing a wiring board, (a) a step of forming a wiring circuit layer on the surface of an insulating substrate; and (b) applying an insulating slurry containing at least an organic resin to the entire surface of the insulating substrate on which the wiring circuit layer is formed. Or a step of laminating and pressing a soft insulating sheet containing at least an organic resin on the insulating substrate to form an insulating layer; and (c) forming a via hole in the insulating layer, and applying a conductive paste in the via hole. After the step of filling and (d) the transfer sheet having the wiring circuit layer formed thereon is laminated and adhered to the surface of the insulating layer obtained in (c), the transfer sheet is peeled off and the transfer sheet is removed. A step of transferring the wiring circuit layer surface to the insulating layer surface and is characterized by comprising the steps of multilayer by repeating (e) the (b) to step (d).
【００１４】[0014]
【発明の実施の形態】以下、本発明を図面をもとに説明
する。図１は、本発明における多層配線基板を説明する
ための概略図である。本発明の多層配線基板は、複数の
絶縁層１、１・・の積層体により構成され、絶縁層１間
または表面には金属箔からなる配線回路層２、２・・が
形成されている。そして、配線回路層２、２・・間にの
任意の位置にビアホール導体３、３・・が多数形成され
た構造からなる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a schematic diagram for explaining a multilayer wiring board according to the present invention. The multilayer wiring board of the present invention is composed of a laminated body of a plurality of insulating layers 1, 1,..., And wiring circuit layers 2, 2,. The via hole conductors 3, 3,... Are formed at arbitrary positions between the wiring circuit layers 2, 2,.
【００１５】本発明の多層配線基板によれば、ビアホー
ル導体３、３・・を、導体ペーストのビアホール内への
充填によって形成し、且つそのビアホール導体３、３と
接続される配線回路層２、２・・を転写シートからの転
写によって形成する。これによってビアホール導体３、
３・・中に存在する空隙ｐ内に、エッチング液やジレス
ト除去液等が侵入することがない。According to the multilayer wiring board of the present invention, the via-hole conductors 3, 3,... Are formed by filling the via-holes with the conductive paste, and the wiring circuit layer 2, which is connected to the via-hole conductors 3, 3,. Are formed by transfer from a transfer sheet. Thereby, the via-hole conductor 3,
An etching solution, a residue removing solution, and the like do not enter the gap p existing in 3.
【００１６】また、ビアホール導体３、３・・の両端
を、上記のようにして形成された金属箔からなる上記配
線回路層２、２・・によって封止することによって、仮
に、表面配線回路層表面に、半田濡れ性や保護膜として
Ｎｉや半田などのメッキ層を形成する場合においても、
ビアホール導体中にエッチング液や侵入するのを防止す
ることができる。The both ends of the via-hole conductors 3, 3,... Are sealed by the wiring circuit layers 2, 2,. Even when a plating layer such as Ni or solder is formed on the surface as a solder wettability or a protective film,
It is possible to prevent the etchant or intrusion into the via-hole conductor.
【００１７】次に、図１の配線基板を作製するにあた
り、絶縁層１、ビアホール導体３、配線回路層２からな
る一単位の配線層の製造方法について図２に説明する。
まず、図２（ａ）に示すように、絶縁層１にビアホール
４を形成する。このビアホール４は、例えば、レーザー
加工やマイクロドリルなどによって形成される。そし
て、このビアホール内には、金属粉末を含有する導体ペ
ースト５を充填する。Next, in manufacturing the wiring board of FIG. 1, a method of manufacturing one unit of a wiring layer including an insulating layer 1, a via-hole conductor 3, and a wiring circuit layer 2 will be described with reference to FIG.
First, as shown in FIG. 2A, a via hole 4 is formed in the insulating layer 1. This via hole 4 is formed by, for example, laser processing or micro drilling. Then, the conductive paste 5 containing the metal powder is filled in the via hole.
【００１８】一方、図２（ｂ）に示すように、転写シー
ト６面に、絶縁層１表面に形成する配線回路層７を形成
する。この配線回路層７は、転写シート６の表面に金属
箔を接着した後、この金属層の表面にレジストを回路パ
ターン状に塗布した後、エッチング処理およびレジスト
除去を行って配線回路層７が形成される。On the other hand, as shown in FIG. 2B, a wiring circuit layer 7 formed on the surface of the insulating layer 1 is formed on the surface of the transfer sheet 6. The wiring circuit layer 7 is formed by bonding a metal foil to the surface of the transfer sheet 6, applying a resist on the surface of the metal layer in a circuit pattern, performing an etching process and removing the resist, and forming the wiring circuit layer 7. Is done.
【００１９】そして、図２（ｃ）に示すように、配線回
路層７が形成された転写シート６を前記ビアホール導体
が形成された絶縁層の表面に位置合わせして積層圧着し
て、転写シートを剥がすことにより、ビアホール導体を
接続された配線回路層７を具備する一単位の配線層を形
成することができる。Then, as shown in FIG. 2 (c), the transfer sheet 6 on which the wiring circuit layer 7 is formed is positioned on the surface of the insulating layer on which the via-hole conductor is formed, and laminated and pressed to form a transfer sheet. By peeling off, a unit wiring layer including the wiring circuit layer 7 connected to the via-hole conductor can be formed.
【００２０】このようにして作製した一単位の配線層を
複数形成し、これを積層圧着することにより、図１に示
したような多層配線基板を作製することができる。By forming a plurality of one unit wiring layers manufactured in this manner and laminating and pressing them, a multilayer wiring board as shown in FIG. 1 can be manufactured.
【００２１】かかる方法によれば、絶縁層やビアホール
導体自体が、エッチング液やメッキ液に繰り返し浸漬さ
れることがなく、絶縁層の変質やビアホール導体中への
薬品の侵入による回路不良の発生を防止することができ
る。According to this method, the insulating layer and the via-hole conductor are not repeatedly immersed in the etching solution or the plating solution, and the occurrence of circuit failure due to the deterioration of the insulating layer and the intrusion of chemicals into the via-hole conductor is prevented. Can be prevented.
【００２２】しかも、多層配線基板のビアホール形成や
積層化工程と、配線回路層の形成工程を並列的に行うこ
とができるために、多層化における製造時間を大幅に短
縮することができる。In addition, since the step of forming or laminating a via hole in a multilayer wiring board and the step of forming a wiring circuit layer can be performed in parallel, the manufacturing time in multilayering can be greatly reduced.
【００２３】なお、かかる態様において、配線回路層７
と絶縁層１との密着強度を高める上では、絶縁層１の配
線回路層７の形成箇所および／または転写シート６表面
の配線回路層７表面の表面を０．１μｍ以上、特に０．
３μｍ〜３μｍ、最適には０．３〜１．５μｍに粗面加
工することが望ましい。また、ビアホール導体の両端を
金属箔からなる配線回路層によって封止する上では、配
線回路層７の厚みは、５〜４０μｍが適当である。In this embodiment, the wiring circuit layer 7
In order to increase the adhesion strength between the wiring layer 7 and the insulating layer 1, the surface of the wiring circuit layer 7 on the insulating layer 1 where the wiring circuit layer 7 is formed and / or the surface of the transfer circuit layer 6 on the transfer sheet 6 is 0.1 μm or more, particularly 0.1 μm.
It is desirable to roughen the surface to 3 μm to 3 μm, optimally 0.3 to 1.5 μm. In order to seal both ends of the via-hole conductor with a wiring circuit layer made of metal foil, the thickness of the wiring circuit layer 7 is appropriately 5 to 40 μm.
【００２４】上記方法において、絶縁層は、少なくとも
有機樹脂を含む絶縁材料から構成され、具体的には、有
機樹脂としては例えば、ＰＰＥ（ポリフェニレンエーテ
ル）、ＢＴレジン（ビスマレイミドトリアジン）、エポ
キシ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹
脂等の樹脂が望ましく、とりわけ原料として室温で液体
の熱硬化性樹脂であることが望ましい。絶縁層あるいは
配線基板全体としての強度を高めるために、絶縁層を有
機樹脂と無機質フィラーとの複合体によって形成するこ
とが望ましい。有機樹脂と複合化される無機質フィラー
としては、ＳｉＯ2 、Ａｌ2 Ｏ3 、ＺｒＯ2 、Ｔｉ
Ｏ2 、ＡｌＮ、ＳｉＣ、ＢａＴｉＯ3 、ＳｒＴｉＯ3 、
ゼオライト、ＣａＴｉＯ3 、Ｅガラス、ほう酸アルミニ
ウム等の公知の材料が使用できる。フィラーの形状は平
均粒径が２０μｍ以下、特に１０μｍ以下、最適には７
μｍ以下の略球形状の粉末の他、平均アスペクト比が２
以上、特に５以上の繊維状のものや、織布物も使用でき
る。In the above method, the insulating layer is made of an insulating material containing at least an organic resin. Specifically, the organic resin includes, for example, PPE (polyphenylene ether), BT resin (bismaleimide triazine), epoxy resin, Resins such as polyimide resin, fluorine resin, and phenol resin are desirable, and in particular, it is desirable that the raw material is a thermosetting resin that is liquid at room temperature. In order to increase the strength of the insulating layer or the wiring board as a whole, it is desirable that the insulating layer be formed of a composite of an organic resin and an inorganic filler. As the inorganic filler compounded with the organic resin, SiO 2 , Al 2 O 3 , ZrO 2 , Ti
O 2 , AlN, SiC, BaTiO 3 , SrTiO 3 ,
Known materials such as zeolite, CaTiO 3 , E glass, and aluminum borate can be used. The filler has an average particle diameter of 20 μm or less, particularly 10 μm or less, and most preferably 7 μm or less.
The average aspect ratio is 2 in addition to the substantially spherical powder of μm or less.
As described above, in particular, five or more fibrous materials or woven fabrics can also be used.
【００２５】なお、有機樹脂と無機質フィラーとの複合
体においては、有機樹脂：無機質フィラーとは、体積比
率で１５：８５〜５０：５０の比率で複合化されるのが
適当である。In the composite of an organic resin and an inorganic filler, it is appropriate that the organic resin and the inorganic filler are compounded in a volume ratio of 15:85 to 50:50.
【００２６】また、ビアホールが形成される絶縁層は、
上記の有機樹脂、あるいは有機樹脂と無機質フィラーと
の複合体からなる、プリプレグの他に、これらの成分に
メチルエチルケトン等の溶媒を添加してスラリー化した
ものをドクターブレード法によってシート化し、加熱に
よって半硬化または完全硬化したものが使用される。The insulating layer in which the via hole is formed is
In addition to the above-mentioned organic resin or a composite of an organic resin and an inorganic filler, in addition to prepreg, a slurry obtained by adding a solvent such as methyl ethyl ketone to these components is formed into a sheet by a doctor blade method, and heated to form a sheet. A cured or completely cured product is used.
【００２７】さら、配線回路層としては、銅、アルミニ
ウム、金、銀の群から選ばれる少なくとも１種、または
２種以上の合金からなることが望ましく、特に、銅、ま
たは銅を含む合金が最も望ましい。場合によっては、回
路の抵抗調整のためにＮｉ−Ｃｒ合金などの高抵抗の金
属を混合または合金化してもよい。The wiring circuit layer is desirably made of at least one or two or more alloys selected from the group consisting of copper, aluminum, gold, and silver. Particularly, copper or an alloy containing copper is most preferable. desirable. In some cases, a high-resistance metal such as a Ni—Cr alloy may be mixed or alloyed to adjust the resistance of the circuit.
【００２８】さらに、ビアホール中に充填する導体ペー
ストとしては、上記配線回路層を形成する金属成分に、
エポキシ、セルロース等の樹脂成分を添加し、酢酸ブチ
ルなどの溶媒によって混練したものが使用され、この導
体ペーストは、８０〜２００℃程度の加熱によって、溶
媒および樹脂分を分解または揮散除去できることが望ま
しい。その結果、ビアホール導体中においては樹脂分の
残存量は５重量％以下であることが望ましい。Further, as the conductive paste to be filled in the via hole, the metal component forming the wiring circuit layer includes
Epoxy, a resin component such as cellulose is added, and kneaded with a solvent such as butyl acetate is used. This conductor paste is desirably capable of decomposing or volatilizing and removing the solvent and the resin component by heating at about 80 to 200 ° C. . As a result, the residual amount of the resin in the via-hole conductor is preferably 5% by weight or less.
【００２９】次に、上記一単位の配線層の製造方法を基
礎としたビルドアップ法による多層化方法について図３
の工程図をもとに説明する。まず、（ａ）に示すよう
に、絶縁基板１０表面に配線回路層１１が形成された基
板を準備する。この基板は、例えば、ガラスエポキシ基
板や両面銅貼りプリント基板等からなり、具体的には、
ガラスエポキシ基板の表面に転写シートの表面に形成さ
れた配線回路層を転写したものが好適に使用される。Next, a multi-layering method based on a build-up method based on the above-described method for manufacturing a unit wiring layer will be described with reference to FIG.
This will be described with reference to the process chart of FIG. First, as shown in (a), a substrate having a wiring circuit layer 11 formed on the surface of an insulating substrate 10 is prepared. This board is made of, for example, a glass epoxy board or a double-sided copper-clad printed board.
What transferred the wiring circuit layer formed on the surface of the transfer sheet to the surface of the glass epoxy substrate is suitably used.
【００３０】次に、（ｂ）に示すように、絶縁基板１０
の表面に、第１の絶縁層１２を形成する。この絶縁層１
２は、図２において説明したものと同様の絶縁性スラリ
ーを絶縁基板１０の表面に流しこむか、あるいは絶縁性
スラリーを用いてドクターブレード法等でシート状に成
形して軟質の絶縁シートを作製し、これを絶縁基板１０
に積層圧着することにより形成することができる。とり
わけ、絶縁性スラリーを塗布する方法は、配線回路層１
１間に形成される凹部内にも充填されるために配線回路
層の凹凸による平滑性の低下を招くことがなく、好適で
ある。かかる点から、用いる絶縁性スラリーは、前述し
た有機樹脂、または有機樹脂−無機質フィラーとの複合
体に、トルエン、酢酸ブチル、メチルエチルケトン、イ
ソプロピルアルコール、メタノール等の溶媒を添加して
１００〜３０００ポイズの粘度を有する流動体からなる
のがよい。また、軟質の絶縁性シートを積層圧着する場
合にも、配線回路層１１間の凹部に絶縁シート分が十分
に入り込むためには、１００ｇ荷重、先端曲率２００μ
ｍの針による侵入度が５μｍ以上であることが望まし
い。Next, as shown in FIG.
A first insulating layer 12 is formed on the surface of the first insulating layer. This insulating layer 1
2. A soft insulating sheet is prepared by pouring the same insulating slurry as that described in FIG. 2 onto the surface of the insulating substrate 10 or forming the insulating slurry into a sheet by a doctor blade method or the like. And the insulating substrate 10
It can be formed by laminating and pressing. In particular, the method of applying the insulating slurry uses the wiring circuit layer 1.
Since the recesses formed between the two are also filled, the smoothness due to the unevenness of the wiring circuit layer is not reduced, which is preferable. From this point, the insulating slurry to be used is obtained by adding a solvent such as toluene, butyl acetate, methyl ethyl ketone, isopropyl alcohol, or methanol to the above-described organic resin or the composite with the organic resin-inorganic filler, and adding 100 to 3000 poise. It may be composed of a fluid having a viscosity. In addition, even when a soft insulating sheet is laminated and pressure-bonded, a load of 100 g and a curvature of 200 μm are required for the insulating sheet to sufficiently enter the recesses between the wiring circuit layers 11.
It is preferable that the degree of penetration by the needle m is 5 μm or more.
【００３１】次に、（ｃ）に示すように、絶縁層１２に
ビアホール１３を形成する。このビアホール１３は、レ
ーザー加工またはプラズマエッチングなどによって配線
回路層１１に到達する深さまで形成される。そして、ビ
アホール１３内に先に説明したような金属粉末を含有す
る導体ペースト１４を充填してビアホール導体を形成す
る。所望によっては、この後に、６０〜１４０℃で加熱
処理を行い、ペースト中の溶媒および樹脂分を分解、揮
散除去することもできる。Next, a via hole 13 is formed in the insulating layer 12 as shown in FIG. The via hole 13 is formed to a depth reaching the wiring circuit layer 11 by laser processing, plasma etching, or the like. Then, the via hole 13 is filled with the conductor paste 14 containing the metal powder as described above to form a via hole conductor. If desired, after this, a heat treatment can be performed at 60 to 140 ° C. to decompose, volatilize and remove the solvent and resin components in the paste.
【００３２】次に、（ｄ）に示すように、ビアホール導
体が形成された第１の絶縁層１２の表面に、別途、配線
回路層１６が形成された転写シート１５を重ね合わせ圧
着し、転写シート１５を剥がすことにより、絶縁層１２
表面に配線回路層１６を転写させる。Next, as shown in (d), a transfer sheet 15 on which a wiring circuit layer 16 is formed is separately placed on the surface of the first insulating layer 12 on which the via-hole conductor is formed, and pressed and transferred. By peeling off the sheet 15, the insulating layer 12
The wiring circuit layer 16 is transferred to the surface.
【００３３】その後、（ｅ）に示すように、配線回路層
１６の表面に（ｂ）と同様にして絶縁層１７を形成して
前記（ｃ）と同様にビアホールを形成、導体ペーストを
充填してビアホール導体１８を形成し、前記（ｄ）と同
様にして配線回路層１９を転写シート（図示せず）から
転写させて形成する。この一連の（ｂ）（ｃ）（ｄ）の
工程を繰り返して絶縁層、配線回路層を任意の層数に積
み上げることによって多層化することができる。なお、
上記の工程において、絶縁層中に熱硬化性樹脂を含む場
合には、（ｂ）の絶縁層形成後、あるいはすべてを積層
した後に、全体を加熱等の手段によって完全に硬化すれ
ばよい。Thereafter, as shown in (e), an insulating layer 17 is formed on the surface of the wiring circuit layer 16 in the same manner as in (b), a via hole is formed in the same manner as in (c), and a conductive paste is filled. Then, a via hole conductor 18 is formed, and the wiring circuit layer 19 is transferred from a transfer sheet (not shown) in the same manner as in (d). By repeating the series of steps (b), (c), and (d), the insulating layers and the wiring circuit layers can be stacked in an arbitrary number to form a multilayer. In addition,
In the above process, when a thermosetting resin is contained in the insulating layer, the whole may be completely cured by heating or the like after forming the insulating layer in (b) or after laminating all of them.
【００３４】かかる製造方法においては、ビルドアップ
の積層過程において積層体がエッチング液やメッキ液、
レジスト剥離液等に繰り返し接触することがなく、その
結果、ビアホール導体中へ薬品が浸透することも回避で
きる。また、ビアホール導体は、両端を金属箔等の金属
層によって密閉された構造を有することから、この多層
配線基板への素子の実装などの過程でメッキ液等と接触
する場合があっても、処理液の侵入を有効に防止するこ
とができる。また、配線回路層の形成を転写シートによ
って積層工程と並列的に行うことができるために、ビル
ドアップ法における工程の時間短縮と工程の短縮化を図
ることもできる。In such a manufacturing method, in the build-up laminating process, the laminate is formed by etching liquid, plating liquid,
As a result, it is possible to prevent the chemical from penetrating into the via-hole conductor. Also, since the via-hole conductor has a structure in which both ends are sealed by a metal layer such as a metal foil, even if the via-hole conductor may come into contact with a plating solution or the like in the process of mounting the element on the multilayer wiring board, the processing may be performed. Liquid intrusion can be effectively prevented. In addition, since the formation of the wiring circuit layer can be performed in parallel with the laminating step by using the transfer sheet, the time of the step in the build-up method and the step can be shortened.
【００３５】[0035]
実施例１ シアネート樹脂５０体積％を、Ｅガラスで織られたガラ
スクロスを５０体積％の割合で含浸したプリプレグに炭
酸ガスレーザーで直径０．１ｍｍのビアホールを形成
し、そのホール内に銀をメッキした銅粉末を含む銅ペー
ストを充填してビアホール導体を形成した。Example 1 A prepreg impregnated with 50% by volume of a cyanate resin and 50% by volume of a glass cloth woven with E glass was used to form a via hole having a diameter of 0.1 mm with a carbon dioxide gas laser, and silver was plated in the hole. The via hole conductor was formed by filling a copper paste containing the obtained copper powder.
【００３６】一方、ポリエチレンテレフタレート（ＰＥ
Ｔ）樹脂からなる転写シートの表面に接着剤を塗布して
粘着性をもたせ、厚さ１２μｍ、表面粗さ０．８μｍの
銅箔を一面に接着した。その後、フォトレジストを塗布
し露光現像を行った後、これを塩化第二鉄溶液中に浸漬
して非パターン部をエッチング除去して配線回路層を形
成した。なお、作製した配線回路層は、線幅が６０μ
ｍ、配線と配線との間隔が６０μｍの超微細なパターン
である。On the other hand, polyethylene terephthalate (PE)
T) An adhesive was applied to the surface of a transfer sheet made of a resin to impart tackiness, and a copper foil having a thickness of 12 μm and a surface roughness of 0.8 μm was adhered to one surface. Then, after applying a photoresist and performing exposure and development, it was immersed in a ferric chloride solution to remove non-pattern portions by etching to form a wiring circuit layer. The manufactured wiring circuit layer has a line width of 60 μm.
m, a very fine pattern with a distance between wirings of 60 μm.
【００３７】そして、このプリプレグに先の配線回路層
が形成された転写シートを位置決めして密着させた後、
転写シートを剥がして、銅からなる配線回路層を形成し
て一単位の配線層を形成した。After the transfer sheet having the wiring circuit layer formed thereon is positioned and brought into close contact with the prepreg,
The transfer sheet was peeled off, a wiring circuit layer made of copper was formed, and one wiring layer was formed.
【００３８】上記と同様にして、厚さ１２５μｍの７枚
の配線層を準備し、両面に配線回路層を転写した配線層
上に、積層し５０ｋｇ／ｃｍ2 の圧力で圧着し、２００
℃で１時間加熱して完全硬化させて多層配線基板を作製
した。In the same manner as described above, seven wiring layers having a thickness of 125 μm were prepared, laminated on a wiring layer having a wiring circuit layer transferred to both sides, and pressure-bonded at a pressure of 50 kg / cm 2 ,
This was heated at a temperature of 1 hour and completely cured to produce a multilayer wiring board.
【００３９】得られた多層配線基板に対して、断面にお
ける配線回路層やビアホール導体の形成付近を観察した
結果、配線回路層とビアホール導体とは良好な接続状態
であり、各配線間の導通テストを行った結果、配線の断
線も認められなかった。As a result of observing the vicinity of the formation of the wiring circuit layer and the via-hole conductor in the cross section of the obtained multilayer wiring board, the wiring circuit layer and the via-hole conductor were in a good connection state. As a result, no disconnection of the wiring was observed.
【００４０】また、多層配線基板の最表面の配線回路層
表面に、ＮｉおよびＡｕからなるメッキ層を３μｍの厚
みで形成しても、メッキ液等のビアホール導体への侵入
は全く認められなかった。Even when a plating layer made of Ni and Au was formed to a thickness of 3 μm on the surface of the wiring circuit layer on the outermost surface of the multilayer wiring board, penetration of the plating solution and the like into the via-hole conductor was not recognized at all. .
【００４１】比較例１ 上記実施例１と同様にしてビアホール導体を形成した
後、プリプレグの表面に厚さ１２μｍ、表面粗さ０．８
μｍの銅箔を加圧加熱して接着した。そして、光硬化樹
脂からなるレジストを回路パターン状に形成し、これを
塩化第二鉄溶液中に浸漬して非パターン部をエッチング
除去して形成した。なお、残留レジストをレジスト剥離
液で除去して洗浄し配線回路層を形成した。COMPARATIVE EXAMPLE 1 After forming a via-hole conductor in the same manner as in Example 1 above, the surface of the prepreg was 12 μm thick and had a surface roughness of 0.8 μm.
A μm copper foil was bonded by heating under pressure. Then, a resist made of a photocurable resin was formed in a circuit pattern, and the resist was immersed in a ferric chloride solution to remove non-pattern portions by etching. The residual resist was removed with a resist stripper and washed to form a wiring circuit layer.
【００４２】そして、上記と同様にして形成した７枚の
配線層を両面に配線回路層が形成されたプリプレグ上に
積層し５０ｋｇ／ｃｍ2 の圧力で圧着し、２００℃で１
時間加熱して完全硬化させた。Then, seven wiring layers formed in the same manner as described above are laminated on a prepreg having a wiring circuit layer formed on both sides, and are pressed at 50 kg / cm 2 at 200 ° C.
It was heated for a period of time to completely cure.
【００４３】得られた多層配線基板に対して、断面にお
ける配線回路層形成付近を観察した結果、一部のビアホ
ール近辺に絶縁層の密着不良が発生しているが判明し
た。この付近の銅に変色が認められたため付着物を分析
した結果エッチング液の成分の存在が認められた。ま
た、配線の導通試験を行った結果、一部の配線の断線が
確認された。As a result of observing the vicinity of the formation of the wiring circuit layer in the cross section of the obtained multilayer wiring board, it was found that poor adhesion of the insulating layer occurred near some via holes. Discoloration was observed in the copper in the vicinity, and the attached matter was analyzed. As a result, the presence of components of the etching solution was recognized. Further, as a result of conducting a continuity test of the wiring, disconnection of a part of the wiring was confirmed.
【００４４】また、多層配線基板の最表面の配線回路層
表面に、Ｎｉからなるメッキ層を１μｍの厚みで形成し
たところ、表面に近いビアホール導体の一部にメッキ液
の侵入が認められた。When a plating layer made of Ni was formed to a thickness of 1 μm on the surface of the wiring circuit layer on the outermost surface of the multilayer wiring board, intrusion of the plating solution into a part of the via-hole conductor near the surface was observed.
【００４５】比較例２ ビスマレイドトリアジン樹脂５５体積％とガラスクロス
４５体積％からなるプリプレグに炭酸ガスレーザーによ
り直径０．１ｍｍのビアホールを形成しそのホール内に
粒径約５μｍの銀をメッキした銅粉末からなる銅ペース
トを充填した。Comparative Example 2 Copper having a diameter of 0.1 mm was formed in a prepreg composed of 55% by volume of bismaleide triazine resin and 45% by volume of glass cloth by a carbon dioxide laser, and silver having a particle size of about 5 μm was plated in the hole. A copper paste consisting of powder was filled.
【００４６】その後、光硬化性エポキシ樹脂からなるレ
ジストを永久レジストとして形成したのち、回路部分に
銅からなるメッキを行って配線回路層を形成した。な
お、作製した回路層は、線幅が１００μｍ、配線と配線
との間隔が１００μｍ以下の微細なパターンである。After that, a resist made of a photocurable epoxy resin was formed as a permanent resist, and then a circuit portion was plated with copper to form a wiring circuit layer. Note that the manufactured circuit layer is a fine pattern with a line width of 100 μm and an interval between wirings of 100 μm or less.
【００４７】同様にして厚さ１００μｍからなる６枚の
配線層を作製した後、位置合わせしてこれらを積層し５
０ｋｇ／ｃｍ2 の圧力で圧着して２００℃で加熱処理し
て完全硬化させて多層配線基板を作製した。Similarly, after six wiring layers each having a thickness of 100 μm were prepared, they were aligned and laminated.
A multi-layer wiring board was produced by pressure bonding at a pressure of 0 kg / cm 2 , heat treatment at 200 ° C. and complete curing.
【００４８】得られた多層配線基板に対して、断面にお
ける配線回路形成付近を観察した結果、ビアホール近辺
にメッキ法で形成した回路とビアホールに充填した銅ペ
ーストとの密着不良が多発していることが判明した。こ
の付近の銅に変色が認められたため付着物を分析した結
果エッチング液の成分の存在が認められた。また、配線
の導通試験を行った結果、配線の断線が確認された。As a result of observing the vicinity of the formation of the wiring circuit in the cross section of the obtained multilayer wiring board, poor adhesion between the circuit formed by plating near the via hole and the copper paste filled in the via hole frequently occurred. There was found. Discoloration was observed in the copper in the vicinity, and the attached matter was analyzed. As a result, the presence of components of the etching solution was recognized. Further, as a result of conducting a wiring continuity test, disconnection of the wiring was confirmed.
【００４９】また、多層配線基板の最表面の配線回路層
表面に、金からなるメッキ層を０．０５μｍの厚みで形
成したところ、表面に近いビアホール導体の一部にメッ
キ液の侵入が認められた。When a plating layer made of gold was formed to a thickness of 0.05 μm on the surface of the wiring circuit layer on the outermost surface of the multilayer wiring board, intrusion of the plating solution into a part of the via-hole conductor close to the surface was observed. Was.
【００５０】実施例２ ビスマレイドトリアジン樹脂からなるプリプレグの絶縁
基板表面に厚さ１２μｍ、表面粗さ０．８μｍの銅箔を
加圧加熱して接着した後、光硬化樹脂からなるレジスト
を回路パターン状に形成し、これを塩化第二鉄溶液中に
浸漬して非パターン部をエッチング除去し、配線回路層
を形成した。Example 2 A copper foil having a thickness of 12 μm and a surface roughness of 0.8 μm was adhered to the insulating substrate surface of a prepreg made of a bismaleidotriazine resin by applying pressure and heat, and then a resist made of a photocurable resin was applied to a circuit pattern. This was immersed in a ferric chloride solution to remove the non-pattern portions by etching, thereby forming a wiring circuit layer.
【００５１】一方、絶縁性スラリーとして、ポリイミド
樹脂５５重量％と、無機質フィラーとしてシリカを４５
重量％の割合で混合し、この混合物にトルエンとメチル
エチルケトンからなる溶媒を加えて混合機によって十分
に混合して粘度５００ポイズのスラリーを調製した。On the other hand, 55% by weight of a polyimide resin as an insulating slurry and 45% of silica as an inorganic filler were used.
% By weight, and a solvent composed of toluene and methyl ethyl ketone was added to the mixture, and the mixture was sufficiently mixed by a mixer to prepare a slurry having a viscosity of 500 poise.
【００５２】そして、このスラリーを上記の配線回路層
が形成された絶縁基板表面に、塗布し（流し込み）、１
２０℃で熱処理して乾燥半硬化させ絶縁層を形成した。
そして、絶縁層に、直径１００ｍｍのビアホールをレー
ザーで形成し、そのホール内にＣｕ粉末を含む銅ペ−ス
トを充填した。Then, the slurry is applied (poured) onto the surface of the insulating substrate on which the above-described wiring circuit layer is formed.
Heat treatment was performed at 20 ° C., and the film was dried and semi-cured to form an insulating layer.
Then, a via hole having a diameter of 100 mm was formed in the insulating layer by a laser, and the hole was filled with a copper paste containing Cu powder.
【００５３】さらに、ポリエチレンテレフタレート（Ｐ
ＥＴ）樹脂からなる転写シートの表面に光により粘着性
が無くなる性質を有する粘着材を塗布して粘着性をもた
せ、厚さ９μｍ、表面粗さ０．６μｍの銅箔を一面に接
着した。その後、フォトレジストを導体回路に形成した
後、これを塩化第二鉄溶液中に浸漬して非パターン部を
エッチング除去して配線回路層を形成した。なお、作製
した導体回路は、線幅が７５μｍ、配線と配線との間隔
が７５μｍ以下の微細なパターンである。Further, polyethylene terephthalate (P
ET) An adhesive material having a property of being non-adhesive by light was applied to the surface of a transfer sheet made of a resin to give the adhesive, and a copper foil having a thickness of 9 μm and a surface roughness of 0.6 μm was adhered to one surface. Thereafter, a photoresist was formed on the conductor circuit, and the photoresist was immersed in a ferric chloride solution to remove the non-pattern portion by etching to form a wiring circuit layer. Note that the produced conductor circuit is a fine pattern having a line width of 75 μm and an interval between wirings of 75 μm or less.
【００５４】そして、上記導体ペーストが充填されたビ
アホール導体が形成された絶縁層上に、上記の配線回路
層が形成された転写シートを位置合わせして重ね合わ
せ、転写シートを裏側から光を当てながら転写シートを
剥がし、配線回路層を絶縁層表面に転写させた。Then, the transfer sheet on which the wiring circuit layer is formed is positioned and superimposed on the insulating layer on which the via-hole conductor filled with the conductive paste is formed, and the transfer sheet is exposed to light from the back side. While peeling off the transfer sheet, the wiring circuit layer was transferred to the insulating layer surface.
【００５５】その後、この配線回路層の表面に、上記と
同様にして、絶縁性スラリーの塗布による絶縁層の形
成、およびビアホールの形成、導体ペーストの充填、さ
らに配線回路層の転写による形成を繰り返し行い、合計
８層の配線回路層を有し、各層間にビアホール導体が形
成された多層配線基板を作製することができた。Thereafter, on the surface of the wiring circuit layer, the formation of an insulating layer by applying an insulating slurry, the formation of via holes, the filling of a conductive paste, and the formation of the wiring circuit layer by transfer are repeated in the same manner as described above. As a result, a multilayer wiring board having a total of eight wiring circuit layers and via-hole conductors formed between the respective layers could be manufactured.
【００５６】得られた配線基板に対して、断面における
配線回路層形成付近を観察した結果、空隙は全く認めら
れず、また、各配線の導通テストを行った結果、何ら配
線の断線は認められなかった。また、多層配線基板の最
表面の配線回路層表面に、ＮｉおよびＡｕからなるメッ
キ層を合計２μｍの厚みで形成しても、メッキ液等のビ
アホール導体への侵入は全く認められなかった。As a result of observing the vicinity of the formation of the wiring circuit layer in the cross section of the obtained wiring board, no void was recognized, and as a result of conducting a continuity test of each wiring, any disconnection of the wiring was recognized. Did not. Further, even if a plating layer made of Ni and Au was formed on the outermost wiring circuit layer surface of the multilayer wiring board with a total thickness of 2 μm, penetration of the plating solution or the like into the via-hole conductor was not recognized at all.
【００５７】[0057]
【発明の効果】以上詳述したとおり、本発明によれば、
金属ペーストの充填によって形成されたビアホール導体
に金属ペーストを充填したビアホール導体に接続する配
線回路層の形成を転写シートからの転写によって行うこ
とにより、従来の湿式プロセスによるビアホール導体へ
のエッチング液やレジスト剥離液などの侵入による回路
の変色や断線を防止することができる。しかも、ビルド
アップ法による多層化においても絶縁層や上記ビアホー
ル導体がエッチング液等に繰り返し浸漬されることがな
く、しかも積層工程と、配線回路形成工程とを並列的に
行うことができ、積層工程の簡略化を図ることができ
る。As described in detail above, according to the present invention,
By using a transfer process from a transfer sheet to form a wiring circuit layer that connects to the via-hole conductor filled with the metal paste, the via-hole conductor formed by filling the metal paste, the etching solution and resist for the via-hole conductor by the conventional wet process Discoloration and disconnection of a circuit due to intrusion of a stripping solution or the like can be prevented. In addition, even in the case of multilayering by the build-up method, the insulating layer and the via-hole conductor are not repeatedly immersed in an etchant or the like, and the laminating step and the wiring circuit forming step can be performed in parallel. Can be simplified.
【図１】本発明の多層配線基板を説明するための概略図
である。FIG. 1 is a schematic diagram for explaining a multilayer wiring board of the present invention.
【図２】本発明の多層配線基板の製造方法における１つ
の配線層を形成する方法を説明するための工程図であ
る。FIG. 2 is a process diagram for explaining a method of forming one wiring layer in the method for manufacturing a multilayer wiring board of the present invention.
【図３】本発明の多層配線基板の製造方法におけるビル
ドアップ法を説明するための工程図である。FIG. 3 is a process diagram for explaining a build-up method in the method for manufacturing a multilayer wiring board of the present invention.
【符号の説明】 １ 絶縁層 ２ 配線回路層 ３ ビアホール導体 ４ ビアホール ５ 導体ペースト ６ 転写シート ７ 配線回路層 １０ 絶縁基板 １１ 配線回路層 １２ 絶縁層 １３ ビアホール １４ 導体ペースト １５ 転写シート １６ 配線回路層 １７ 絶縁層 １８ ビアホール導体 １９ 配線回路層[Description of Signs] 1 Insulating layer 2 Wiring circuit layer 3 Via hole conductor 4 Via hole 5 Conductive paste 6 Transfer sheet 7 Wiring circuit layer 10 Insulating substrate 11 Wiring circuit layer 12 Insulating layer 13 Via hole 14 Conductive paste 15 Transfer sheet 16 Wiring circuit layer 17 Insulating layer 18 Via hole conductor 19 Wiring circuit layer
Claims (5)
該絶縁層表面および内部に配設された配線回路層と、前
記配線回路層間を電気的に接続するためのビアホール導
体を具備する多層配線基板であって、前記ビアホール導
体がビアホール内への導体ペーストの充填によって形成
され、且つ該ビアホール導体に接続される配線回路層
が、金属箔からなる配線回路層が形成された転写シート
からの転写によって形成されたものであることを特徴と
する多層配線基板。An insulating layer containing at least an organic resin,
What is claimed is: 1. A multilayer wiring board comprising: a wiring circuit layer disposed on the surface and inside of an insulating layer; and a via-hole conductor for electrically connecting the wiring circuit layer, wherein the via-hole conductor is a conductive paste into the via-hole. And a wiring circuit layer connected to the via hole conductor is formed by transfer from a transfer sheet on which a wiring circuit layer made of metal foil is formed. .
の両端が、前記金属箔からなる配線回路層によって封止
されていることを特徴とする請求項１記載の多層配線基
板。2. The multilayer wiring board according to claim 1, wherein both ends of the via-hole conductor made of the conductive paste are sealed by a wiring circuit layer made of the metal foil.
該絶縁層表面および内部に配設された配線回路層と、前
記配線回路層間との電気的に接続するためのビアホール
導体を具備する多層配線基板の製造方法において、
（ａ）絶縁層の表面に、配線回路層を形成する工程と、
（ｂ）前記配線回路層が形成された前記絶縁層全面に少
なくとも有機樹脂を含む絶縁性スラリーを塗布するか、
または前記絶縁層に少なくとも有機樹脂を含む軟質の絶
縁性シートを積層圧着して絶縁層を形成する工程と、
（ｃ）前記絶縁層に前記（ａ）工程において形成した配
線回路層と接続する箇所にビアホールを形成し、該ビア
ホール内に導体ペーストを充填してビアホール導体を形
成する工程と、（ｄ）少なくとも前記ビアホール導体形
成箇所に、転写シートからの転写によって金属箔からな
る配線回路層を形成する工程を具備することを特徴とす
る多層配線基板の製造方法。3. An insulating layer containing at least an organic resin,
In a method for manufacturing a multilayer wiring board comprising a wiring circuit layer disposed on the surface and inside of the insulating layer and a via hole conductor for electrically connecting the wiring circuit layer,
(A) forming a wiring circuit layer on the surface of the insulating layer;
(B) applying an insulating slurry containing at least an organic resin to the entire surface of the insulating layer on which the wiring circuit layer is formed,
Or a step of forming an insulating layer by laminating and pressing a soft insulating sheet containing at least an organic resin on the insulating layer,
(C) forming a via hole in the insulating layer at a location connected to the wiring circuit layer formed in the step (a), filling the via hole with a conductive paste to form a via hole conductor, and (d) at least Forming a wiring circuit layer made of a metal foil on the via-hole conductor forming portion by transfer from a transfer sheet.
シートからの転写によって金属箔からなる配線回路層を
形成する工程からなる、請求項３記載の多層配線基板の
製造方法。4. The method for manufacturing a multilayer wiring board according to claim 3, wherein the step (a) comprises a step of forming a wiring circuit layer made of a metal foil on the surface of the insulating layer by transfer from a transfer sheet.
該絶縁層表面および内部に配設された配線回路層と、前
記配線回路層間との電気的に接続するためのビアホール
導体を具備する多層配線基板の製造方法において、
（ａ）絶縁基板の表面に配線回路層を形成する工程と、
（ｂ）前記配線回路層が形成された前記絶縁基板全面に
少なくとも有機樹脂を含む絶縁性スラリーを塗布する
か、または前記絶縁基板に少なくとも有機樹脂を含む軟
質の絶縁性シートを積層圧着して絶縁層を形成する工程
と、（ｃ）前記絶縁層にビアホールを形成し、該ビアホ
ール内に導体ペーストを充填する工程と、（ｄ）配線回
路層が形成された転写シートを（ｃ）で得られた絶縁層
の表面に積層密着させた後、前記転写シートを剥がして
前記転写シート表面の配線回路層を絶縁層表面に転写さ
せる工程と、（ｅ）前記（ｂ）乃至（ｄ）工程を繰り返
して多層化する工程と、を具備することを特徴とする多
層配線基板の製造方法。5. An insulating layer containing at least an organic resin,
In a method for manufacturing a multilayer wiring board comprising a wiring circuit layer disposed on the surface and inside of the insulating layer and a via hole conductor for electrically connecting the wiring circuit layer,
(A) forming a wiring circuit layer on the surface of the insulating substrate;
(B) applying an insulating slurry containing at least an organic resin to the entire surface of the insulating substrate on which the wiring circuit layer is formed, or laminating and pressing a soft insulating sheet containing at least an organic resin on the insulating substrate; Forming a layer, (c) forming a via hole in the insulating layer and filling the via hole with a conductive paste, and (d) obtaining a transfer sheet having a wiring circuit layer formed thereon in (c). (E) repeating the steps (b) to (d) of peeling off the transfer sheet and transferring the wiring circuit layer on the transfer sheet surface to the insulating layer surface A method for producing a multilayer wiring board.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8254492A JPH10107445A (en) | 1996-09-26 | 1996-09-26 | Multi-layered wiring board and manufacture thereof |
| US08/937,529 US6143116A (en) | 1996-09-26 | 1997-09-25 | Process for producing a multi-layer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8254492A JPH10107445A (en) | 1996-09-26 | 1996-09-26 | Multi-layered wiring board and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107445A true JPH10107445A (en) | 1998-04-24 |
Family
ID=17265814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8254492A Pending JPH10107445A (en) | 1996-09-26 | 1996-09-26 | Multi-layered wiring board and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107445A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1164823A2 (en) * | 2000-06-14 | 2001-12-19 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method of manufacturing the same |
| US6898850B2 (en) | 2002-08-06 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing circuit board and communication appliance |
| US7288724B2 (en) | 2002-04-02 | 2007-10-30 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| EP2028688A1 (en) * | 2007-07-27 | 2009-02-25 | Ngk Insulators, Ltd. | Ceramic compact, ceramic part, method for porducing ceramic compact, and method for producing ceramicpart |
| JP2009302554A (en) * | 2009-08-12 | 2009-12-24 | Sumitomo Bakelite Co Ltd | Prepreg with metal foil, laminate sheet, and interposer |
| US7973238B2 (en) | 2007-07-27 | 2011-07-05 | Ngk Insulators, Ltd. | Ceramic compact, ceramic part, method for producing ceramic compact, and method for producing ceramic part |
| WO2023223641A1 (en) * | 2022-05-20 | 2023-11-23 | パナソニックＩｐマネジメント株式会社 | Mounting substrate and mounting substrate manufacturing method |
-
1996
- 1996-09-26 JP JP8254492A patent/JPH10107445A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1164823A2 (en) * | 2000-06-14 | 2001-12-19 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method of manufacturing the same |
| EP1164823A3 (en) * | 2000-06-14 | 2003-09-10 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method of manufacturing the same |
| US7288724B2 (en) | 2002-04-02 | 2007-10-30 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| US7420127B2 (en) | 2002-04-02 | 2008-09-02 | Sony Corporation | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| US7421777B2 (en) | 2002-04-02 | 2008-09-09 | Sony Corporation | Method of manufacturing multilayer wiring substrate using temporary metal support layer |
| US6898850B2 (en) | 2002-08-06 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing circuit board and communication appliance |
| EP2028688A1 (en) * | 2007-07-27 | 2009-02-25 | Ngk Insulators, Ltd. | Ceramic compact, ceramic part, method for porducing ceramic compact, and method for producing ceramicpart |
| US7973238B2 (en) | 2007-07-27 | 2011-07-05 | Ngk Insulators, Ltd. | Ceramic compact, ceramic part, method for producing ceramic compact, and method for producing ceramic part |
| US8034402B2 (en) | 2007-07-27 | 2011-10-11 | Ngk Insulators, Ltd. | Method for producing ceramic compact and ceramic part |
| US8409484B2 (en) | 2007-07-27 | 2013-04-02 | Ngk Insulators, Ltd. | Method for producing a ceramic compact |
| JP2009302554A (en) * | 2009-08-12 | 2009-12-24 | Sumitomo Bakelite Co Ltd | Prepreg with metal foil, laminate sheet, and interposer |
| WO2023223641A1 (en) * | 2022-05-20 | 2023-11-23 | パナソニックＩｐマネジメント株式会社 | Mounting substrate and mounting substrate manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051700B2 (en) | Method of manufacturing multilayer wiring board with built-in element | |
| US7198996B2 (en) | Component built-in module and method for producing the same | |
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| JPH11126978A (en) | Multilayered wiring board | |
| JP3236818B2 (en) | Method for manufacturing multilayer wiring board with built-in element | |
| JP2004007006A (en) | Multilayer wiring board | |
| JP3670487B2 (en) | Wiring board manufacturing method | |
| JP3037662B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JP3085658B2 (en) | Wiring board and manufacturing method thereof | |
| JPH10107445A (en) | Multi-layered wiring board and manufacture thereof | |
| JP3071764B2 (en) | Film with metal foil and method of manufacturing wiring board using the same | |
| JP4683758B2 (en) | Wiring board manufacturing method | |
| JPH09293968A (en) | Method of manufacturing multilayer wiring substrate | |
| JP3199637B2 (en) | Method for manufacturing multilayer wiring board | |
| JPH1154938A (en) | Multilayered wiring board | |
| JP3554171B2 (en) | Circuit board manufacturing method | |
| JP4012022B2 (en) | Multilayer wiring substrate, base material for multilayer wiring substrate, and manufacturing method thereof | |
| JPH11103165A (en) | Multilayered wiring board and its manufacture | |
| JP3728059B2 (en) | Multilayer wiring board | |
| JPH11135946A (en) | Multilayer wiring board and manufacture thereof | |
| JP2001015872A (en) | Wiring board insulating sheet and manufacture of wiring board using the same | |
| JP3236812B2 (en) | Multilayer wiring board | |
| JP3981314B2 (en) | Manufacturing method of multilayer wiring board | |
| JP4632514B2 (en) | Wiring board and manufacturing method thereof | |
| JPH1051108A (en) | Transfer sheet and manufacture of wiring board using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080629 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090629 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |