JP3235573B2 - 半導体装置の試験システム - Google Patents
半導体装置の試験システムInfo
- Publication number
- JP3235573B2 JP3235573B2 JP31517598A JP31517598A JP3235573B2 JP 3235573 B2 JP3235573 B2 JP 3235573B2 JP 31517598 A JP31517598 A JP 31517598A JP 31517598 A JP31517598 A JP 31517598A JP 3235573 B2 JP3235573 B2 JP 3235573B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor device
- voltage
- sample
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
- G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の試験
システムに関し、特に、多数のサンプルを同時に一つの
電源によりテストすることができ、電源の電圧変動を直
列接続の抵抗負荷により受けて簡単に検出することがで
きる半導体装置の試験システムに関する。
システムに関し、特に、多数のサンプルを同時に一つの
電源によりテストすることができ、電源の電圧変動を直
列接続の抵抗負荷により受けて簡単に検出することがで
きる半導体装置の試験システムに関する。
【０００２】
【従来の技術】従来の半導体装置の試験方法において
は、図６（ａ）の回路図に示すように、通常、EM信頼性
試験は、被試験サンプル６１に対して一つの電流源６２
が設けられており、この電流源６２によって電流が流さ
れ、そのサンプルにかかっている電圧が電圧計６３によ
って随時測定されている。この例では、サンプル数を１
としたが、通常、サンプルは複数個装着され、その個数
分だけの電流源が設置される。この場合、電圧計は一つ
だけ設置され、該複数個あるサンプルの電圧を端子を切
り替えて順次測定している。
は、図６（ａ）の回路図に示すように、通常、EM信頼性
試験は、被試験サンプル６１に対して一つの電流源６２
が設けられており、この電流源６２によって電流が流さ
れ、そのサンプルにかかっている電圧が電圧計６３によ
って随時測定されている。この例では、サンプル数を１
としたが、通常、サンプルは複数個装着され、その個数
分だけの電流源が設置される。この場合、電圧計は一つ
だけ設置され、該複数個あるサンプルの電圧を端子を切
り替えて順次測定している。
【０００３】また、測定サンプルの個数を増やす場合に
は、図６（ｂ）の回路図に示すように、１個の電圧源６
５に対してサンプル６４1〜６４m（ｍ≧２）を並列接続
にして、これらサンプルの両端に定電圧を印加し、サン
プル全体に流れる電流を電流計６６によって随時測定す
る方法もある。上記のいずれかのサンプルが断線する
と、電流計６６を流れる電流ｊは減少する。上記の通電
試験を継続すると、経過時間と電流との関係は、図６
（ｃ）のグラフに示すように階段状に変化する。このグ
ラフにおいて、通電開始時点から、電流が階段状に変化
するまでの経過時間が、上記断線を示したサンプルのEM
寿命となる。
は、図６（ｂ）の回路図に示すように、１個の電圧源６
５に対してサンプル６４1〜６４m（ｍ≧２）を並列接続
にして、これらサンプルの両端に定電圧を印加し、サン
プル全体に流れる電流を電流計６６によって随時測定す
る方法もある。上記のいずれかのサンプルが断線する
と、電流計６６を流れる電流ｊは減少する。上記の通電
試験を継続すると、経過時間と電流との関係は、図６
（ｃ）のグラフに示すように階段状に変化する。このグ
ラフにおいて、通電開始時点から、電流が階段状に変化
するまでの経過時間が、上記断線を示したサンプルのEM
寿命となる。
【０００４】
【発明が解決しようとする課題】ところで、上記した図
６（ａ）の回路図に示す従来の半導体装置の試験方法に
おいては、被試験サンプル毎に定電流源を設けると装置
内のサンプル数だけ電源数が必要となるため、試験装置
内のサンプル数を余り多くする事はできない。また、上
記した図６（ｂ）の回路図に示す従来の半導体装置の試
験方法のように、複数個のサンプルを並列接続した場合
には、サンプルが断線すれば階段上に電流減少が見ら
れ、上記断線するまでの時間が各サンプルの寿命と判定
される。但し、現在のLSIで用いられている積層配線
（例えばTiN/AlCu/TiN/Ti）では、断線状態にまではな
らないが、抵抗変動が生じるので、該抵抗変動でもって
不良と判定している。サンプルが抵抗変動した場合に
は、そのサンプルに電流は流れ続け、更に、電流値はサ
ンプルの抵抗値に従って変化するので、電流計６６に流
れる電流も時間的に変動し、この段階で定電流試験には
ならなくなる。また、この場合には、サンプルの抵抗変
化が起きた時点でも、電流計６６に流れる電流値は、階
段状には変化しないので、各サンプルの寿命を見ること
が困難となる。上記の理由により、サンプルの抵抗値が
変化するようなサンプルに対しては、上記のような各サ
ンプルを並列に接続する手法は使えない。
６（ａ）の回路図に示す従来の半導体装置の試験方法に
おいては、被試験サンプル毎に定電流源を設けると装置
内のサンプル数だけ電源数が必要となるため、試験装置
内のサンプル数を余り多くする事はできない。また、上
記した図６（ｂ）の回路図に示す従来の半導体装置の試
験方法のように、複数個のサンプルを並列接続した場合
には、サンプルが断線すれば階段上に電流減少が見ら
れ、上記断線するまでの時間が各サンプルの寿命と判定
される。但し、現在のLSIで用いられている積層配線
（例えばTiN/AlCu/TiN/Ti）では、断線状態にまではな
らないが、抵抗変動が生じるので、該抵抗変動でもって
不良と判定している。サンプルが抵抗変動した場合に
は、そのサンプルに電流は流れ続け、更に、電流値はサ
ンプルの抵抗値に従って変化するので、電流計６６に流
れる電流も時間的に変動し、この段階で定電流試験には
ならなくなる。また、この場合には、サンプルの抵抗変
化が起きた時点でも、電流計６６に流れる電流値は、階
段状には変化しないので、各サンプルの寿命を見ること
が困難となる。上記の理由により、サンプルの抵抗値が
変化するようなサンプルに対しては、上記のような各サ
ンプルを並列に接続する手法は使えない。
【０００５】一般に、LSI配線のEM信頼性を評価する試
験において、同一の仕様に基づいて製造されたＬＳＩに
ついては、そのサンプル数を多くするほど正確な寿命予
測試験が実施できる。特に初期不良は、対数正規プロッ
トから外れる場合があり、サンプル数を多くしないと該
初期不良は発見されない。そこで、本発明の考案に際し
ては、電源数を増やすこと無く、多数個のサンプルを一
斉に試験することと、そのための方法が検討された。そ
の結果、多数個のサンプルを並列につなぎ、これらのサ
ンプルそれぞれに、抵抗及びスイッチを直列接続するこ
とにより、全体に流れる電流が変化した場合に、サンプ
ルそれぞれに直列接続した上記の各抵抗両端の電圧降下
を電圧計によりそれぞれモニタして、上記抵抗両端の電
圧降下の変化が認められた際に、該変化が認められるま
での経過時間を測定し、その後、上記スイッチをオフす
ることで、当該サンプルに電流が流れることを阻止し、
他のサンプルには影響を与えずに、試験を継続実施する
方法が提案された。
験において、同一の仕様に基づいて製造されたＬＳＩに
ついては、そのサンプル数を多くするほど正確な寿命予
測試験が実施できる。特に初期不良は、対数正規プロッ
トから外れる場合があり、サンプル数を多くしないと該
初期不良は発見されない。そこで、本発明の考案に際し
ては、電源数を増やすこと無く、多数個のサンプルを一
斉に試験することと、そのための方法が検討された。そ
の結果、多数個のサンプルを並列につなぎ、これらのサ
ンプルそれぞれに、抵抗及びスイッチを直列接続するこ
とにより、全体に流れる電流が変化した場合に、サンプ
ルそれぞれに直列接続した上記の各抵抗両端の電圧降下
を電圧計によりそれぞれモニタして、上記抵抗両端の電
圧降下の変化が認められた際に、該変化が認められるま
での経過時間を測定し、その後、上記スイッチをオフす
ることで、当該サンプルに電流が流れることを阻止し、
他のサンプルには影響を与えずに、試験を継続実施する
方法が提案された。
【０００６】本発明は、以上のような従来の半導体装置
の試験方法における問題点に鑑みてなされたものであ
り、試験装置内のサンプル数を増やし、かつ各サンプル
の寿命を測定することを低コストで実現する半導体装置
の試験システムを提供することを目的とする。
の試験方法における問題点に鑑みてなされたものであ
り、試験装置内のサンプル数を増やし、かつ各サンプル
の寿命を測定することを低コストで実現する半導体装置
の試験システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る半導体装置の試験システムは、「被
試験半導体装置にそれぞれ抵抗及びスイッチが直列接続
されて成る被試験半導体装置の個数に等しい個数分の試
験部分回路と、前記試験部分回路を一つ以上並列に接続
した試験回路に試験開始時点から定電圧を供給する定電
圧電源と、前記定電圧電源から前記試験回路へ流れる電
流の電流値を測定する電流計と、前記各抵抗両端の電圧
降下をそれぞれ測定できる電圧計を有する半導体装置の
試験システムにおいて、前記被試験半導体装置と前記抵
抗とを直列接続した部分回路を一つのチップ内の集積回
路として集積し、試験開始時点で、前記電圧計が示す前
記各抵抗両端の電圧降下を第１の電圧測定値群として記
憶しておき、その後、前記電流計により測定される電流
値に所定の変動が生じた時点における前記電圧計が示す
前記各抵抗両端の電圧降下を第２の電圧測定値群とし、
前記第１の電圧測定値群と第２の電圧測定値群とを比較
することにより、抵抗変化を生じた前記被試験半導体装
置を特定し、その後、該被試験半導体装置に直列接続さ
れている前記スイッチを切断して試験を継続する過程を
繰り返す制御装置を備えたこと、を特徴とする半導体装
置の試験システム。」（請求項１）を特徴とし、これに
より、上記目的を達成することができる。
めに、本発明に係る半導体装置の試験システムは、「被
試験半導体装置にそれぞれ抵抗及びスイッチが直列接続
されて成る被試験半導体装置の個数に等しい個数分の試
験部分回路と、前記試験部分回路を一つ以上並列に接続
した試験回路に試験開始時点から定電圧を供給する定電
圧電源と、前記定電圧電源から前記試験回路へ流れる電
流の電流値を測定する電流計と、前記各抵抗両端の電圧
降下をそれぞれ測定できる電圧計を有する半導体装置の
試験システムにおいて、前記被試験半導体装置と前記抵
抗とを直列接続した部分回路を一つのチップ内の集積回
路として集積し、試験開始時点で、前記電圧計が示す前
記各抵抗両端の電圧降下を第１の電圧測定値群として記
憶しておき、その後、前記電流計により測定される電流
値に所定の変動が生じた時点における前記電圧計が示す
前記各抵抗両端の電圧降下を第２の電圧測定値群とし、
前記第１の電圧測定値群と第２の電圧測定値群とを比較
することにより、抵抗変化を生じた前記被試験半導体装
置を特定し、その後、該被試験半導体装置に直列接続さ
れている前記スイッチを切断して試験を継続する過程を
繰り返す制御装置を備えたこと、を特徴とする半導体装
置の試験システム。」（請求項１）を特徴とし、これに
より、上記目的を達成することができる。
【０００８】さらに、上記半導体装置の試験システムに
おいて、・前記試験開始時点から前記被試験半導体装置
が特定されるまでの経過時間を、前記特定された被試験
半導体装置の寿命とすること（請求項２）を特徴とす
る。
おいて、・前記試験開始時点から前記被試験半導体装置
が特定されるまでの経過時間を、前記特定された被試験
半導体装置の寿命とすること（請求項２）を特徴とす
る。
【０００９】また、上記の課題を解決するために、本発
明に係る半導体装置の試験方法は、「被試験半導体装置
にそれぞれ抵抗及びスイッチが直列接続されて成る被試
験半導体装置の個数に等しい個数分の試験部分回路と、
前記試験部分回路を一つ以上並列に接続した試験回路に
試験開始時点から定電圧を供給する定電圧供給手段と、
前記定電圧供給手段から前記試験回路へ流れる電流の電
流値を測定する電流測定手段と、前記各抵抗両端の電圧
降下をそれぞれ測定できる電圧測定手段を有する半導体
装置の試験方法において、前記被試験半導体装置と前記
抵抗とを直列接続した部分回路を一つのチップ内の集積
回路として準備し、試験開始時点で、前記電圧測定手段
が示す前記各抵抗両端の電圧降下を第１の電圧測定値群
として記憶しておき、前記電流測定手段により測定され
る電流値に所定の変動が生じた時点において前記電圧測
定手段が示す前記各抵抗両端の電圧降下を第２の電圧測
定値群とし、前記第１の電圧測定値群と第２の電圧測定
値群とを比較することにより、抵抗変化を生じた前記被
試験半導体装置を特定し、その後、該被試験半導体装置
に直列接続されている前記スイッチを切断して試験を継
続する過程を繰り返すこと、を特徴とする半導体装置の
試験方法」（請求項３）を特徴とし、これにより上記目
的を達成することができる。
明に係る半導体装置の試験方法は、「被試験半導体装置
にそれぞれ抵抗及びスイッチが直列接続されて成る被試
験半導体装置の個数に等しい個数分の試験部分回路と、
前記試験部分回路を一つ以上並列に接続した試験回路に
試験開始時点から定電圧を供給する定電圧供給手段と、
前記定電圧供給手段から前記試験回路へ流れる電流の電
流値を測定する電流測定手段と、前記各抵抗両端の電圧
降下をそれぞれ測定できる電圧測定手段を有する半導体
装置の試験方法において、前記被試験半導体装置と前記
抵抗とを直列接続した部分回路を一つのチップ内の集積
回路として準備し、試験開始時点で、前記電圧測定手段
が示す前記各抵抗両端の電圧降下を第１の電圧測定値群
として記憶しておき、前記電流測定手段により測定され
る電流値に所定の変動が生じた時点において前記電圧測
定手段が示す前記各抵抗両端の電圧降下を第２の電圧測
定値群とし、前記第１の電圧測定値群と第２の電圧測定
値群とを比較することにより、抵抗変化を生じた前記被
試験半導体装置を特定し、その後、該被試験半導体装置
に直列接続されている前記スイッチを切断して試験を継
続する過程を繰り返すこと、を特徴とする半導体装置の
試験方法」（請求項３）を特徴とし、これにより上記目
的を達成することができる。
【００１０】さらに、上記半導体装置の試験システムに
おいて、・前記試験開始時点から前記被試験半導体装置
が特定されるまでの経過時間を、前記特定された被試験
半導体装置の寿命とすること（請求項４）を特徴とす
る。
おいて、・前記試験開始時点から前記被試験半導体装置
が特定されるまでの経過時間を、前記特定された被試験
半導体装置の寿命とすること（請求項４）を特徴とす
る。
【００１１】以下、本発明の作用を説明する。請求項１
記載の本発明に係る半導体装置の試験システムの作用に
依れば、EM試験の対象となる被試験半導体体装置すなわ
ちサンプルは、複数個の同一のテストパタン、同一デバ
イス構造のサンプルであり、つまり抵抗値もほぼ同等の
ものである。これらのサンプルを並列に接続し、各サン
プルそれぞれには、抵抗とスイッチを直列に接続したも
のを一つのチップ内に集積回路とされている。上記の並
列に接続した各サンプルには、１個の電圧源により、EM
試験電流を一斉に流す。各サンプルに流れる総電流値を
電流計により継続してモニタする。これにより、総電流
値が変化したら、各サンプルに直列接続している上記抵
抗の電圧を測定する。このとき電圧の変化している抵抗
につながっているサンプルが抵抗変化を起こしたと判定
することができる。また、この段階で、そこにつながっ
ているスイッチをオフにし、測定回路から切り離し、こ
のサンプルに関してはEM試験を終了する。しかしなが
ら、上記の電圧源からのEM試験電流は残りの各サンプル
を含む回路には継続して流れており、以後も上記の動作
を繰り返すことで、全体のサンプルに対する試験を実施
する。
記載の本発明に係る半導体装置の試験システムの作用に
依れば、EM試験の対象となる被試験半導体体装置すなわ
ちサンプルは、複数個の同一のテストパタン、同一デバ
イス構造のサンプルであり、つまり抵抗値もほぼ同等の
ものである。これらのサンプルを並列に接続し、各サン
プルそれぞれには、抵抗とスイッチを直列に接続したも
のを一つのチップ内に集積回路とされている。上記の並
列に接続した各サンプルには、１個の電圧源により、EM
試験電流を一斉に流す。各サンプルに流れる総電流値を
電流計により継続してモニタする。これにより、総電流
値が変化したら、各サンプルに直列接続している上記抵
抗の電圧を測定する。このとき電圧の変化している抵抗
につながっているサンプルが抵抗変化を起こしたと判定
することができる。また、この段階で、そこにつながっ
ているスイッチをオフにし、測定回路から切り離し、こ
のサンプルに関してはEM試験を終了する。しかしなが
ら、上記の電圧源からのEM試験電流は残りの各サンプル
を含む回路には継続して流れており、以後も上記の動作
を繰り返すことで、全体のサンプルに対する試験を実施
する。
【００１２】請求項２記載の本発明に係る半導体装置の
試験システムの作用に依れば、上記スイッチをオフにし
た時点で、電流計によって読み取られる総電流値は減少
する。この電流値に減少するまでの経過時間が、上記抵
抗変化したサンプルの寿命となる。これを繰り返すこと
で、経過時間に対する電流値は階段状の変化を示し、各
サンプルの寿命を求めることができる。
試験システムの作用に依れば、上記スイッチをオフにし
た時点で、電流計によって読み取られる総電流値は減少
する。この電流値に減少するまでの経過時間が、上記抵
抗変化したサンプルの寿命となる。これを繰り返すこと
で、経過時間に対する電流値は階段状の変化を示し、各
サンプルの寿命を求めることができる。
【００１３】
【００１４】
【００１５】請求項３記載の本発明に係る半導体装置の
試験方法の作用に依れば、EM試験の対象となる被試験半
導体体装置すなわちサンプルは、複数個の同一のテスト
パタン、同一デバイス構造のサンプル、つまり抵抗値も
ほぼ同等のものとし、これらのサンプルを並列に接続
し、各サンプルそれぞれには、抵抗とスイッチを直列に
接続したものを一つのチップ内に集積回路として準備
し、、上記の並列に接続した各サンプルには、１個の電
圧源により、EM試験電流を一斉に流す。各サンプルに流
れる総電流値を電流計により継続してモニタする。これ
により、総電流値が変化したら、各サンプルに直列接続
している上記抵抗の電圧を測定することにより、電圧の
変化している抵抗につながっているサンプルを抵抗変化
を起こしたものと特定することができる。その後、そこ
につながっているスイッチをオフにし、測定回路から切
り離し、このサンプルに関してはEM試験を終了する。し
かしながら、上記の電圧源からのEM試験電流は残りの各
サンプルを含む回路には継続して流し、以後も上記の動
作を繰り返すことで、全体のサンプルに対する試験を実
施することができる。
試験方法の作用に依れば、EM試験の対象となる被試験半
導体体装置すなわちサンプルは、複数個の同一のテスト
パタン、同一デバイス構造のサンプル、つまり抵抗値も
ほぼ同等のものとし、これらのサンプルを並列に接続
し、各サンプルそれぞれには、抵抗とスイッチを直列に
接続したものを一つのチップ内に集積回路として準備
し、、上記の並列に接続した各サンプルには、１個の電
圧源により、EM試験電流を一斉に流す。各サンプルに流
れる総電流値を電流計により継続してモニタする。これ
により、総電流値が変化したら、各サンプルに直列接続
している上記抵抗の電圧を測定することにより、電圧の
変化している抵抗につながっているサンプルを抵抗変化
を起こしたものと特定することができる。その後、そこ
につながっているスイッチをオフにし、測定回路から切
り離し、このサンプルに関してはEM試験を終了する。し
かしながら、上記の電圧源からのEM試験電流は残りの各
サンプルを含む回路には継続して流し、以後も上記の動
作を繰り返すことで、全体のサンプルに対する試験を実
施することができる。
【００１６】請求項４記載の本発明に係る半導体装置の
試験方法の作用に依れば、上記スイッチをオフにした時
点で、電流計によって読み取られる総電流値は減少する
ので、この電流値に減少するまでの経過時間を、上記抵
抗変化したサンプルの寿命と判断する。これを繰り返す
ことで、経過時間に対する電流値は階段状の変化を示
し、各サンプルの寿命を求めることができる。
試験方法の作用に依れば、上記スイッチをオフにした時
点で、電流計によって読み取られる総電流値は減少する
ので、この電流値に減少するまでの経過時間を、上記抵
抗変化したサンプルの寿命と判断する。これを繰り返す
ことで、経過時間に対する電流値は階段状の変化を示
し、各サンプルの寿命を求めることができる。
【００１７】
【００１８】
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の実施の形態に係
る半導体装置の試験システムの回路構成を示す回路図で
ある。
を参照して説明する。図１は、本発明の実施の形態に係
る半導体装置の試験システムの回路構成を示す回路図で
ある。
【００２０】サンプル１1〜１nは、同等のビアチェーン
からなる被試験体すなわち試料となる半導体装置であ
り、それぞれ電源に対して並列接続される。電圧源４及
び電流計５は、上記並列接続された各サンプル全体に直
列接続される。抵抗２1〜２nとスイッチ３1〜３nは、サ
ンプル１1〜１nにそれぞれ直列接続される。抵抗２1〜
２nの両端は、それぞれ独立に電圧計６に接続してお
り、この電圧計６によって抵抗２1〜２nの両端の電圧降
下がそれぞれ独立に測定される。コントローラ７は、電
流計５、電圧計６をモニタし、試験開始時点以降、スイ
ッチ３1〜３nを指令信号により制御する。
からなる被試験体すなわち試料となる半導体装置であ
り、それぞれ電源に対して並列接続される。電圧源４及
び電流計５は、上記並列接続された各サンプル全体に直
列接続される。抵抗２1〜２nとスイッチ３1〜３nは、サ
ンプル１1〜１nにそれぞれ直列接続される。抵抗２1〜
２nの両端は、それぞれ独立に電圧計６に接続してお
り、この電圧計６によって抵抗２1〜２nの両端の電圧降
下がそれぞれ独立に測定される。コントローラ７は、電
流計５、電圧計６をモニタし、試験開始時点以降、スイ
ッチ３1〜３nを指令信号により制御する。
【００２１】次に実施の形態に係る半導体装置の試験シ
ステムの動作を説明する。まず、試験開始時点で、コン
トローラ７の指令信号により、スイッチ３1〜３nを一斉
にオンにし、電圧源４によって、サンプル１1〜１nそれ
ぞれに、同じ電流値（ｊ）を持つ電流を流しておく。同
時に、該試験開始時点における抵抗２1〜２nの両端の電
圧を、電圧計６が示す電圧によって求め、コントローラ
７に記憶しておく。電流計５で測定された電流は、コン
トローラ７によって随時モニターされ、記憶されてい
る。EMによってサンプル１1〜１nのいずれかの抵抗値が
増大した場合には、電流計５に流れる電流が減少する。
コントローラ７は、電流減少を認識し、電圧計６により
抵抗２1〜２nの両端の電圧をそれぞれ測定し、これらを
コントローラ７にフィードバックさせる。上記の仕掛け
において、抵抗２x（１≦ｘ≦ｎ）の両端の電圧が変動
したことが認められれば、これすなわち、抵抗２xに接
続されているサンプル１xが、EMによる抵抗変化を示し
たと判断される。
ステムの動作を説明する。まず、試験開始時点で、コン
トローラ７の指令信号により、スイッチ３1〜３nを一斉
にオンにし、電圧源４によって、サンプル１1〜１nそれ
ぞれに、同じ電流値（ｊ）を持つ電流を流しておく。同
時に、該試験開始時点における抵抗２1〜２nの両端の電
圧を、電圧計６が示す電圧によって求め、コントローラ
７に記憶しておく。電流計５で測定された電流は、コン
トローラ７によって随時モニターされ、記憶されてい
る。EMによってサンプル１1〜１nのいずれかの抵抗値が
増大した場合には、電流計５に流れる電流が減少する。
コントローラ７は、電流減少を認識し、電圧計６により
抵抗２1〜２nの両端の電圧をそれぞれ測定し、これらを
コントローラ７にフィードバックさせる。上記の仕掛け
において、抵抗２x（１≦ｘ≦ｎ）の両端の電圧が変動
したことが認められれば、これすなわち、抵抗２xに接
続されているサンプル１xが、EMによる抵抗変化を示し
たと判断される。
【００２２】このようにして、コントローラ７が、抵抗
変化を示しているサンプル１xを認識したならば、コン
トローラ７からの指令信号により、其処に直列接続され
ているスイッチ３ｘを切り、以後、サンプル１ｘを含む
試験部分回路には電流が流れないようにし、サンプル１
xを除く他の各サンプルに対する試験を継続する。試験
開始時点から抵抗２xの電圧が変動したことが認められ
るまでの経過時間をサンプル１xの寿命とする。上記の
試験動作の結果、図２に示すように、電流計５で測定さ
れる電流値が、経過時間に対して階段状に変化するグラ
フが得られる。
変化を示しているサンプル１xを認識したならば、コン
トローラ７からの指令信号により、其処に直列接続され
ているスイッチ３ｘを切り、以後、サンプル１ｘを含む
試験部分回路には電流が流れないようにし、サンプル１
xを除く他の各サンプルに対する試験を継続する。試験
開始時点から抵抗２xの電圧が変動したことが認められ
るまでの経過時間をサンプル１xの寿命とする。上記の
試験動作の結果、図２に示すように、電流計５で測定さ
れる電流値が、経過時間に対して階段状に変化するグラ
フが得られる。
【００２３】前記の実施例ではサンプル１の抵抗値は同
じとしてあり、直列に接続している電圧をモニタするた
めの抵抗２も同じ仕様のものを取り付けてある。しかし
各サンプル１1〜１nは、製造寸法のバラつきなどが原因
で、その固有の抵抗値もばらついているのが現実であ
る。従って、各サンプルに流れる電流値は異なってく
る。ちなみに、各サンプルの抵抗値が元々大きい場合
は、各サンプルに流れる電流の値が小さくなっているの
で、各サンプルに流れる電流の電流密度のばらつきも小
さくなっている。
じとしてあり、直列に接続している電圧をモニタするた
めの抵抗２も同じ仕様のものを取り付けてある。しかし
各サンプル１1〜１nは、製造寸法のバラつきなどが原因
で、その固有の抵抗値もばらついているのが現実であ
る。従って、各サンプルに流れる電流値は異なってく
る。ちなみに、各サンプルの抵抗値が元々大きい場合
は、各サンプルに流れる電流の値が小さくなっているの
で、各サンプルに流れる電流の電流密度のばらつきも小
さくなっている。
【００２４】しかしながら、EM試験は、製造のばらつき
も含めた寿命試験がより実用的であるため、そのために
は各サンプルに流れる電流値を同じにすることが要求さ
れる場合もある。この要求に対処する方法としては、抵
抗２1〜２nを可変抵抗にし、該可変抵抗の抵抗値を試験
開始前に調節し、この時、それぞれの可変抵抗とサンプ
ルが直列接続されている試験部分回路の抵抗値を、微少
電圧が印加される抵抗測定器により測定して、これらを
同じ値に調節することができる。上記の事前調節によ
り、その後の試験時点において、上記の各可変抵抗に流
れる電流の電流値、すなわち各サンプルに流れる電流の
電流値を同じ値にすることが保証できる。
も含めた寿命試験がより実用的であるため、そのために
は各サンプルに流れる電流値を同じにすることが要求さ
れる場合もある。この要求に対処する方法としては、抵
抗２1〜２nを可変抵抗にし、該可変抵抗の抵抗値を試験
開始前に調節し、この時、それぞれの可変抵抗とサンプ
ルが直列接続されている試験部分回路の抵抗値を、微少
電圧が印加される抵抗測定器により測定して、これらを
同じ値に調節することができる。上記の事前調節によ
り、その後の試験時点において、上記の各可変抵抗に流
れる電流の電流値、すなわち各サンプルに流れる電流の
電流値を同じ値にすることが保証できる。
【００２５】また、上記調節で使用する抵抗測定器は、
測定の際に各サンプルに対して微少電圧を印加するだけ
であるので、上記の事前調節が、各サンプルの寿命に影
響することは阻止できる。上記の事前調節をなすに必要
な抵抗測定器の設置場所は電圧源４と同じであるから、
上記の抵抗測定器と電圧源４とを切り換えて使用するこ
とができる。
測定の際に各サンプルに対して微少電圧を印加するだけ
であるので、上記の事前調節が、各サンプルの寿命に影
響することは阻止できる。上記の事前調節をなすに必要
な抵抗測定器の設置場所は電圧源４と同じであるから、
上記の抵抗測定器と電圧源４とを切り換えて使用するこ
とができる。
【００２６】また、上記の可変抵抗とサンプルが直列接
続されている試験部分回路の任意の一つを選択する選択
手段は、スイッチ３１1〜３１nとコントローラ７を使用
して容易に実現できる。また、前記抵抗２1〜２nとサン
プル１1〜１nは、それぞれ異なる素子として直列接続し
たものであるが、上記の抵抗とサンプルを含む任意の直
列接続回路は、図５の回路図で説明するように、一つの
チップ５０（集積素子）内に集積させることが可能であ
る。このようにすれば、試験装置の回路要素としては、
抵抗１1〜１nを取り付ける必要がないので、試験装置の
回路構成が簡略化される。すなわち、図５に示す回路に
おいて、電極パッド５５−電極パッド５３間に、スイッ
チ３を介して電圧を印加し、集積素子の試験パタン（サ
ンプル）５１に電流を流す。集積素子の抵抗５２の両端
の電圧は、電極パッド５４と電極パッド５６を介して測
定する。
続されている試験部分回路の任意の一つを選択する選択
手段は、スイッチ３１1〜３１nとコントローラ７を使用
して容易に実現できる。また、前記抵抗２1〜２nとサン
プル１1〜１nは、それぞれ異なる素子として直列接続し
たものであるが、上記の抵抗とサンプルを含む任意の直
列接続回路は、図５の回路図で説明するように、一つの
チップ５０（集積素子）内に集積させることが可能であ
る。このようにすれば、試験装置の回路要素としては、
抵抗１1〜１nを取り付ける必要がないので、試験装置の
回路構成が簡略化される。すなわち、図５に示す回路に
おいて、電極パッド５５−電極パッド５３間に、スイッ
チ３を介して電圧を印加し、集積素子の試験パタン（サ
ンプル）５１に電流を流す。集積素子の抵抗５２の両端
の電圧は、電極パッド５４と電極パッド５６を介して測
定する。
【００２７】
【実施例】図３は、本発明の実施例に係る半導体装置の
試験システムの回路構成を示す回路図である。ＥＭ試験
を行う各サンプルは、ビアチェーンで、各サンプルの抵
抗値は約２００Ωである。上記各サンプルは５０個分を
並列接続し、各サンプルに直列接続する抵抗値は１００
Ωとする。各サンプルは、電流密度を2E6A/cm2にするた
めに、配線幅0.4μm、配線厚さ0.45μmとし、サンプル
１個当たり3.2mAの電流を流すために、合計では160mA流
すようにする。そのため電圧源４による印加電圧は、0.
96Vとする。
試験システムの回路構成を示す回路図である。ＥＭ試験
を行う各サンプルは、ビアチェーンで、各サンプルの抵
抗値は約２００Ωである。上記各サンプルは５０個分を
並列接続し、各サンプルに直列接続する抵抗値は１００
Ωとする。各サンプルは、電流密度を2E6A/cm2にするた
めに、配線幅0.4μm、配線厚さ0.45μmとし、サンプル
１個当たり3.2mAの電流を流すために、合計では160mA流
すようにする。そのため電圧源４による印加電圧は、0.
96Vとする。
【００２８】試験中は、電流計５で電流を常に計測して
いる。この電流値はコントローラ７によってモニタす
る。電流を印加してから125hr（時間）後に、電流値が1
59.8mAに低下した。コントローラ5で電流値の変化を感
知したら、サンプル３１1〜３１ 50に直列に接続してい
る抵抗の電圧を、電圧計６によって測定する。電圧計６
は、上記５０個分のサンプルに対応して多チャンネルで
ある。この時、サンプル３１1に接続している抵抗３２1
の電圧が0.32Vから0.3Vに低下していた。この場合サン
プル３１1の抵抗値が２００Ωから２２０Ωに上昇した
ことになる。サンプル３１1の抵抗値が上昇したことに
より、コントローラ７によってサンプル３１1に接続し
ているスイッチ３３1をオフにする。すると、サンプル
３１ 1に直列接続されているスイッチ３３1を切ったこと
によって、電流計５に流れる電圧は156.8ｍAとなる。試
験開始から、この時点までの経過時間が、サンプル３１
1の寿命となる。
いる。この電流値はコントローラ７によってモニタす
る。電流を印加してから125hr（時間）後に、電流値が1
59.8mAに低下した。コントローラ5で電流値の変化を感
知したら、サンプル３１1〜３１ 50に直列に接続してい
る抵抗の電圧を、電圧計６によって測定する。電圧計６
は、上記５０個分のサンプルに対応して多チャンネルで
ある。この時、サンプル３１1に接続している抵抗３２1
の電圧が0.32Vから0.3Vに低下していた。この場合サン
プル３１1の抵抗値が２００Ωから２２０Ωに上昇した
ことになる。サンプル３１1の抵抗値が上昇したことに
より、コントローラ７によってサンプル３１1に接続し
ているスイッチ３３1をオフにする。すると、サンプル
３１ 1に直列接続されているスイッチ３３1を切ったこと
によって、電流計５に流れる電圧は156.8ｍAとなる。試
験開始から、この時点までの経過時間が、サンプル３１
1の寿命となる。
【００２９】上記の試験を継続し、試験開始から128hr
（時間）で電流値の低下が見られたので、抵抗３２１を
除く各抵抗両端の電圧を測定したら、サンプル３１4に
接続している抵抗３２4の電圧が0.32Vから0.3Vに低下し
ていた。従ってサンプル３１ 4の抵抗値が上昇したこと
になる。そこで、サンプル３１4に接続しているスイッ
チ３３4をオフにする。ここで、電流計には153.6mAの電
流が流れたが、この時点に至るまでの経過時間がサンプ
ル３１4の寿命となる。上記の試験動作を繰り返して、
各サンプルの寿命が求められる。これを図４の経過時間
と電流値のグラフに示す。これら各サンプルの寿命を、
対数正規確率紙にプロットして、t50やt0.1を求めるこ
とができる。
（時間）で電流値の低下が見られたので、抵抗３２１を
除く各抵抗両端の電圧を測定したら、サンプル３１4に
接続している抵抗３２4の電圧が0.32Vから0.3Vに低下し
ていた。従ってサンプル３１ 4の抵抗値が上昇したこと
になる。そこで、サンプル３１4に接続しているスイッ
チ３３4をオフにする。ここで、電流計には153.6mAの電
流が流れたが、この時点に至るまでの経過時間がサンプ
ル３１4の寿命となる。上記の試験動作を繰り返して、
各サンプルの寿命が求められる。これを図４の経過時間
と電流値のグラフに示す。これら各サンプルの寿命を、
対数正規確率紙にプロットして、t50やt0.1を求めるこ
とができる。
【００３０】
【発明の効果】以上に説明したとおり、本発明に係る半
導体装置の試験システムに依れば、一つの電源で多くの
試験サンプルに電流を流すことができる。また、各サン
プルに抵抗を直列接続し、上記各サンプルと直列接続さ
れた抵抗の組に対応した各試験部分回路に対して、一斉
に同じ電流を通電することにより、各サンプルの抵抗値
の変化を、上記直列接続された抵抗両端の電圧降下の変
化によって集中的にモニタすることができる。さらに、
上記各サンプルと直列接続された抵抗の組に対応した各
試験部分回路に直列にスイッチを設置したことで、この
スイッチによって上記抵値の変化したサンプルのみを電
圧源から切断し、試験対象から外すことができる。スイ
ッチをオフにした時点で、電流計によって読み取られる
総電流値は減少し、この電流値に減少するまでの経過時
間が、抵抗変化したサンプルの寿命となり、これを繰り
返すことで、経過時間に対する電流値は階段状の変化を
示すので、各サンプルの寿命を求めることができる。各
サンプルに直列接続している抵抗を可変抵抗としたの
で、各サンプルの内部抵抗の製造段階におけるばらつき
の影響を試験開始時点までに等価的に補正できる半導体
装置の試験システムが得ることができる。
導体装置の試験システムに依れば、一つの電源で多くの
試験サンプルに電流を流すことができる。また、各サン
プルに抵抗を直列接続し、上記各サンプルと直列接続さ
れた抵抗の組に対応した各試験部分回路に対して、一斉
に同じ電流を通電することにより、各サンプルの抵抗値
の変化を、上記直列接続された抵抗両端の電圧降下の変
化によって集中的にモニタすることができる。さらに、
上記各サンプルと直列接続された抵抗の組に対応した各
試験部分回路に直列にスイッチを設置したことで、この
スイッチによって上記抵値の変化したサンプルのみを電
圧源から切断し、試験対象から外すことができる。スイ
ッチをオフにした時点で、電流計によって読み取られる
総電流値は減少し、この電流値に減少するまでの経過時
間が、抵抗変化したサンプルの寿命となり、これを繰り
返すことで、経過時間に対する電流値は階段状の変化を
示すので、各サンプルの寿命を求めることができる。各
サンプルに直列接続している抵抗を可変抵抗としたの
で、各サンプルの内部抵抗の製造段階におけるばらつき
の影響を試験開始時点までに等価的に補正できる半導体
装置の試験システムが得ることができる。
【図１】本発明の実施の形態に係る半導体装置の試験シ
ステムの回路構成を示す回路図である。
ステムの回路構成を示す回路図である。
【図２】本発明の実施の形態に係る半導体装置の試験シ
ステムにおける経過時間と電流計５を流れる電流との関
係を示すグラフである。
ステムにおける経過時間と電流計５を流れる電流との関
係を示すグラフである。
【図３】本発明の実施例に係る半導体装置の試験システ
ムの回路構成を示す回路図である。
ムの回路構成を示す回路図である。
【図４】本発明の実施例に係る半導体装置の試験システ
ムにおける経過時間と電流計５を流れる電流との関係を
示すグラフである。
ムにおける経過時間と電流計５を流れる電流との関係を
示すグラフである。
【図５】本発明の実施の形態に係る半導体装置の試験シ
ステムの回路構成の一部を集積回路に集積した場合を示
す回路図である。
ステムの回路構成の一部を集積回路に集積した場合を示
す回路図である。
【図６】従来の半導体装置の試験システムの回路構成を
示す回路図である。
示す回路図である。
４ 電圧源 ５ 電流計 ６ 電圧計 ７ コントローラ １1〜１n ，３１1〜３１50 サンプル ２1〜２n ，３２1〜３２50 抵抗 ３1〜３n ，３３1〜３３50 スイッチ ５０ チップ（集積素子） ５１ 集積素子の試験パタン（サンプル） ５２ 集積素子の抵抗 ５３〜５６ 電極パッド
Claims (4)
- 【請求項１】 被試験半導体装置にそれぞれ抵抗及びス
イッチが直列接続されて成る被試験半導体装置の個数に
等しい個数分の試験部分回路と、前記試験部分回路を一
つ以上並列に接続した試験回路に試験開始時点から定電
圧を供給する定電圧電源と、前記定電圧電源から前記試
験回路へ流れる電流の電流値を測定する電流計と、前記
各抵抗両端の電圧降下をそれぞれ測定できる電圧計を有
する半導体装置の試験システムにおいて、 前記被試験半導体装置と前記抵抗とを直列接続した部分
回路を一つのチップ内の集積回路として集積し、試験開
始時点で、前記電圧計が示す前記各抵抗両端の電圧降下
を第１の電圧測定値群として記憶しておき、その後、前
記電流計により測定される電流値に所定の変動が生じた
時点における前記電圧計が示す前記各抵抗両端の電圧降
下を第２の電圧測定値群とし、前記第１の電圧測定値群
と第２の電圧測定値群とを比較することにより、抵抗変
化を生じた前記被試験半導体装置を特定し、その後、該
被試験半導体装置に直列接続されている前記スイッチを
切断して試験を継続する過程を繰り返す制御装置を備え
たこと、 を特徴とする半導体装置の試験システム。 - 【請求項２】 前記試験開始時点から前記被試験半導体
装置が特定されるまでの経過時間を、前記特定された被
試験半導体装置の寿命とすること、 を特徴とする請求項１記載の半導体装置の試験システ
ム。 - 【請求項３】 被試験半導体装置にそれぞれ抵抗及びス
イッチが直列接続されて成る被試験半導体装置の個数に
等しい個数分の試験部分回路と、前記試験部分回路を一
つ以上並列に接続した試験回路に試験開始時点から定電
圧を供給する定電圧供給手段と 、前記定電圧供給手段から前記試験回路へ流れる電流の
電流値を測定する電流測定手段と、前記各抵抗両端の電
圧降下をそれぞれ測定できる電圧測定手段を有する半導
体装置の試験方法において、 前記被試験半導体装置と前記抵抗とを直列接続した部分
回路を一つのチップ内の集積回路として準備し、試験開
始時点で、前記電圧測定手段が示す前記各抵抗両端の電
圧降下を第１の電圧測定値群として記憶しておき、前記
電流測定手段に より測定される電流値に所定の変動が生
じた時点において前記電圧測定手段が示す前記各抵抗両
端の電圧降下を第２の電圧測定値群とし、前記第１の電
圧測定値群と第２の電圧測定値群とを比較することによ
り、抵抗変化を生じた前記被試験半導体装置を特定し、
その後、該被試験半導体装置に直列接続されている前記
スイッチを切断して試験を継続する過程を繰り返すこ
と、 を特徴とする半導体装置の試験方法。 - 【請求項４】 前記試験開始時点から前記被試験半導体
装置が特定されるまでの経過時間を、前記特定された被
試験半導体装置の寿命とすること、 を特徴とする請求項３記載の半導体装置の試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31517598A JP3235573B2 (ja) | 1998-11-05 | 1998-11-05 | 半導体装置の試験システム |
| US09/433,208 US6297659B1 (en) | 1998-11-05 | 1999-11-04 | Test system for testing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31517598A JP3235573B2 (ja) | 1998-11-05 | 1998-11-05 | 半導体装置の試験システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000147059A JP2000147059A (ja) | 2000-05-26 |
| JP3235573B2 true JP3235573B2 (ja) | 2001-12-04 |
Family
ID=18062333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31517598A Expired - Fee Related JP3235573B2 (ja) | 1998-11-05 | 1998-11-05 | 半導体装置の試験システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6297659B1 (ja) |
| JP (1) | JP3235573B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001296335A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | 半導体装置の検査方法及び検査装置 |
| US6545497B2 (en) * | 2001-03-15 | 2003-04-08 | Micron Technology, Inc. | Method and apparatus of testing memory device power and ground pins in an array assembly platform |
| JP4070492B2 (ja) * | 2002-04-01 | 2008-04-02 | 富士通株式会社 | ばらつき補正機能付き回路 |
| US6815966B1 (en) * | 2002-06-27 | 2004-11-09 | Aehr Test Systems | System for burn-in testing of electronic devices |
| DE10228764B4 (de) * | 2002-06-27 | 2006-07-13 | Infineon Technologies Ag | Anordnung zum Testen von Halbleitereinrichtungen |
| DE10245152B4 (de) * | 2002-09-27 | 2013-10-10 | Infineon Technologies Ag | Integrierte Testschaltungsanordnung und Testverfahren |
| US6836139B2 (en) | 2002-10-22 | 2004-12-28 | Solid State Measurments, Inc. | Method and apparatus for determining defect and impurity concentration in semiconducting material of a semiconductor wafer |
| JP2006105738A (ja) * | 2004-10-04 | 2006-04-20 | Canon Inc | 半導体集積回路検査装置、半導体集積回路検査方法、及びプログラム |
| US20090085596A1 (en) * | 2007-09-28 | 2009-04-02 | Qimonda Ag | System and method for testing semiconductor devices |
| JP5533063B2 (ja) * | 2010-03-15 | 2014-06-25 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
| JP6671891B2 (ja) * | 2015-08-21 | 2020-03-25 | 学校法人 芝浦工業大学 | 電子部品試験装置、電子部品試験方法 |
| KR101870581B1 (ko) * | 2017-09-29 | 2018-06-22 | 캐논 톡키 가부시키가이샤 | 수정진동자의 수명 판정방법, 막두께 측정장치, 성막방법, 성막장치, 및 전자 디바이스 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875073A (ja) * | 1981-10-29 | 1983-05-06 | Yokogawa Hewlett Packard Ltd | 直流特性測定システム |
| JPH01105932A (ja) | 1987-10-19 | 1989-04-24 | Fuji Photo Film Co Ltd | カラー写真複写装置用測光装置 |
| JPH0513658A (ja) | 1991-07-02 | 1993-01-22 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
| JP3214766B2 (ja) * | 1992-08-06 | 2001-10-02 | アジレント・テクノロジーズ・インク | 接続検査のための装置 |
| JPH07140209A (ja) * | 1993-09-20 | 1995-06-02 | Fujitsu Ltd | 回路配線基板の検査装置およびその検査方法 |
-
1998
- 1998-11-05 JP JP31517598A patent/JP3235573B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-04 US US09/433,208 patent/US6297659B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6297659B1 (en) | 2001-10-02 |
| JP2000147059A (ja) | 2000-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486095B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| JP3235573B2 (ja) | 半導体装置の試験システム | |
| JP3784412B2 (ja) | 障害カバリッジを拡大した製造欠陥分析装置 | |
| US20050258835A1 (en) | Method of measuring contact resistance of probe and method of testing semiconductor device | |
| US5502396A (en) | Measuring device with connection for a removable sensor | |
| US20160103172A1 (en) | Circuit board testing apparatus and circuit board testing method | |
| JP4369949B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
| KR102216324B1 (ko) | 접촉자의 유지 보수 방법 및 검사 장치 | |
| CN101191811A (zh) | 基板检查装置和基板检查方法 | |
| EP1978370B1 (en) | Processing tantalum capacitors on assembled PWAs to yield low failure rate | |
| CN104237669A (zh) | 基板检查装置 | |
| US20030001585A1 (en) | Stress testing for semiconductor devices | |
| WO2008072639A1 (ja) | 試験装置、試験方法、及び接続部 | |
| US20020109524A1 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
| TWI516774B (zh) | 絕緣檢測方法及絕緣檢測裝置 | |
| TW201732309A (zh) | 基板檢查裝置及基板檢查方法 | |
| JP2010066050A (ja) | 絶縁検査装置および絶縁検査方法 | |
| US20040263216A1 (en) | Integrated circuit having a voltage monitoring circuit and a method for monitoring an internal burn-in voltage | |
| JP4121923B2 (ja) | 電気回路のための異常検出方法及び異常検出装置 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JP3571926B2 (ja) | 半導体集積回路のトリミング方法 | |
| JP4911598B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
| JPH11133075A (ja) | 電気的特性測定装置及び測定方法 | |
| JPH09113579A (ja) | Ｉｃ試験装置の検査装置 | |
| JP2004095802A (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |