JP3195556B2 - 時間計数回路及びパルス信号生成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パルス信号のパル
ス間隔等の時間を測定する時間計数回路に関する。

【０００２】

【従来の技術】パルス信号のパルス間隔等の時間を測定
する時間計数回路は、デジタル通信等への利用が期待さ
れている。近年、時間計数回路は、ＣＭＯＳトランジス
タによって構成することにより他のデジタル回路と同じ
チップ上に配することが可能となっている。これは、半
導体デバイスのコストを大幅に削減する。

【０００３】また、時間計数回路は、更なる精度の向上
及び動作の安定化により、ＦＭ波の復調、ＬＳＩのバス
信号の復調等様々な分野への応用が考えられる。特に、
微小時間を正確且つ安定して測定できる時間計数回路を
ＬＳＩのバス数を大幅に削減するために利用することが
期待されている。

【０００４】図１１は従来の時間計数回路の一例を示す
構成図である。図１１において、５１はインバータリン
グ、５２は保持回路列、５３は信号変換手段、５４は時
間差演算回路、５５ａはカウンタ、５５ｂはカウンタ出
力保持回路である。また、パルス信号入力端子からは測
定対象のパルス信号が入力され、演算結果出力端子から
は入力されたパルス信号のパルス間隔を表すデータが出
力される。

【０００５】図１１に示した時間計数回路は、２つのイ
ンバータからなる複数の遅延回路と３つのインバータか
らなる１つの遅延回路（図１１における最終段）とをリ
ング状に接続することにより構成されたインバータリン
グ５１を用いている。インバータリング５１は、奇数個
のインバータにより構成されているので、いわゆる発振
が起こり、信号の遷移が時間の経過と共に順次動いてい
きインバータリング５１を循環する。したがって、各遅
延回路の出力電圧の変化を見ることにより、時間を測定
することができる。

【０００６】インバータリング５１を構成する各遅延回
路の出力信号は、測定対象のパルス信号が立ち上がる
と、保持回路列５２を構成するフリップフロップ（Ｆ
Ｆ）によってそれぞれ保持され、信号変換手段５３に出
力される。信号変換手段５３は、保持回路列５２の出力
信号をデータに変換し、時間差演算回路５４に出力す
る。また、カウンタ５５ａは、インバータリング５１に
おける信号の遷移の周回数を計数し、計数データをカウ
ンタ出力保持回路５５ｂを介して時間差演算回路５４に
出力する（電子情報通信学会、信学技報、ＩＣＤ９３−
７７（１９９３−０８）、“時間／数値変換ＬＳＩ”参
照）。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
時間計数回路には以下のような問題がある。

【０００８】インバータリングが発振するためには、イ
ンバータの個数は奇数であることが必須条件である。ま
た、信号処理回路の構成を簡易にするためには、遅延回
路の段数は２のべき乗であることが好ましい。このた
め、従来の時間計数回路では、図１１に示すように、イ
ンバータリングは回路構成の異なる遅延回路によって構
成されることになる。

【０００９】ところが、この場合、各段の遅延回路にお
ける信号遅延時間を全て等しくすることは困難である。
また、各段の遅延回路における信号遅延時間が全て等し
くなるように設計したとしても、電源電圧が変動した場
合、回路構成の異なる遅延回路では信号遅延時間の変動
にばらつきが生じ、結果として信号遅延時間が異なるこ
とになる。

【００１０】ここで、１つのインバータを１つの遅延回
路と見なして時間計数を行うことが考えられる。すなわ
ち、インバータリングを構成する全てのインバータの出
力端子に保持回路を接続し、各保持回路の出力信号を用
いて時間計数を行うのである。

【００１１】図１２（ａ）は奇数個の同一のインバータ
からなるインバータリングを構成する各段のインバータ
の出力信号の時間変化を示す図である。図１２（ａ）に
おいて、第２段インバータの出力信号は第１段インバー
タの出力信号が立ち上がってから時間ｔ₁ を経過した後
に立ち下がるものとする。すなわち、第２段インバータ
における遅延時間をｔ₁ とする。同様に、第３段〜第７
段のインバータにおける遅延時間を、それぞれｔ₂ 〜ｔ
₆ としている。

【００１２】ここで、時刻Ｔ₁ において、測定対象のパ
ルス信号が立ち上がったとする。このとき、第１段イン
バータの出力信号及び第２段インバータの出力信号の論
理レベルが共に“Ｈ”レベルになり、連続している。ま
た、時刻Ｔ₂ において、測定対象のパルス信号が再び立
ち上がったとする。このとき、第６段インバータの出力
信号及び第７段インバータの出力信号の論理レベルが共
に“Ｌ”レベルになり、連続している。このことから、
インバータリングを循環する信号の遷移は、時刻Ｔ₁ か
ら時刻Ｔ₂ の間に、第１段インバータから第６段インバ
ータまで進んだことがわかる。

【００１３】信号の遷移が第１段インバータから第６段
インバータまで進むのに要する時間は、第２〜第６イン
バータの遅延時間の和によって求められ、（ｔ₁ ＋ｔ₂
＋ｔ₃ ＋ｔ₄ ＋ｔ₅ ）である。したがって、パルス幅を
表す時間（Ｔ₂ −Ｔ₁ ）は（ｔ₁ ＋ｔ₂ ＋ｔ₃ ＋ｔ₄ ＋
ｔ₅ ）と求められる。ここで、各インバータの一段当た
りの遅延時間が全て１ｎｓであるとすると、ｔ₁ ＝ｔ₂
＝ｔ₃ ＝ｔ₄ ＝ｔ₅ ＝１ｎｓなので、時間（Ｔ₂ −
Ｔ₁ ）＝５ｎｓとなる。

【００１４】ここで、インバータリングによって時刻Ｔ
₁ として認識される時間の幅は、第２段インバータの遅
延時間ｔ₁ に等しい。また、時刻Ｔ₂ として認識される
時間の幅は、第７段インバータの遅延時間ｔ₆ に等し
い。したがって、各インバータ一段当たりの遅延時間が
等しいときは、その遅延時間を時間刻みとしてパルス幅
を測定することができる。

【００１５】ところが実際には、各インバータの遅延時
間を等しくすることは必ずしも容易ではない。容易では
ない理由の１つは、インバータの出力信号の立ち上がり
時間と立ち下がり時間とは必ずしも等しくならない、と
いうことである。

【００１６】インバータがＣＭＯＳインバータである場
合、ＰＭＯＳトランジスタのしきい値電圧の設定とＮＭ
ＯＳトランジスタのしきい値電圧の設定とは、異なる工
程で行われる。また、インバータの出力電圧の立ち上が
り時間は、主としてＰＭＯＳトランジスタのしきい値電
圧によって決定され、インバータの出力電圧の立ち下が
り時間は、主としてＮＭＯＳトランジスタのしきい値電
圧によって決定される。したがって、インバータの出力
電圧の立ち上がり時間と立ち下がり時間とが異なるの
は、製造工程に由来して起こることであり、通常の現象
である。

【００１７】図１２（ｂ）は、インバータの出力信号の
立ち上がり時間と立ち下がり時間とが異なるとき、各段
のインバータにおける遅延時間が異なることを説明する
ための図である。図１２（ｂ）において、横軸は時間、
縦軸は電圧であり、電圧Ｖ_DDは電源電圧を示し、電圧Ｖ
_T は各インバータに接続された保持回路のしきい値電圧
を示す。実線のグラフはインバータリングを構成する各
インバータの出力信号の変化を示しており、グラフの立
ち上がり又は立ち下がりの箇所に記した数字はインバー
タの段数を示している。保持回路は、入力電圧がしきい
値電圧Ｖ_T より高いとき論理レベル“１”として保持す
る一方、しきい値電圧Ｖ_T より低いとき論理レベル
“０”として保持する。

【００１８】図１２（ｂ）に示すように、インバータの
出力信号の立ち上がり時間よりも立ち下がり時間の方が
長いとき、遅延時間ｔ₁ 、ｔ₃ 及びｔ₅ は１ｎｓよりも
長くなり、ｔ₂ ，ｔ₄ 及びｔ₆ は１ｎｓよりも短くな
る。

【００１９】例えば、ｔ₁ ＝ｔ₃ ＝ｔ₅ ＝１．５ｎｓ、
ｔ₂ ＝ｔ₄ ＝ｔ₆ ＝０．５ｎｓになったとすると、時刻
Ｔ₁ として認識される時間の幅は１．５ｎｓとなり、時
刻Ｔ₂ として認識される時間の幅は０．５ｎｓとなって
しまう。これは、時間の測定精度が一定ではないことを
意味する。

【００２０】また仮に、立ち上がり時間と立ち下がり時
間とが等しいインバータリングが製造できたとしても、
実際には電源電圧変動や温度変化によって保持回路のし
きい値電圧が変動するので、各段のインバータの遅延時
間は一定しない。この問題を回避するためには、電源電
圧変動や温度変化を検知してインバータリングを制御す
る手段が時間計数回路内に必要になるが、その分回路規
模が大きくなり、消費電力も増大する。

【００２１】前記の問題に鑑み、本発明は、時間の測定
精度が高く、而も消費電力が低く且つ回路規模の小さい
時間計数回路を提供することを課題とする。

【００２２】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、時間計数回
路として、奇数個の差動インバータを、各々の正転出力
端子と次段の差動インバータの反転入力端子とを接続す
ると共に各々の反転出力端子と次段の差動インバータの
正転入力端子とを接続して，リング状に接続することに
よって構成され、発振によって信号の遷移が循環する差
動インバータリングと、前記差動インバータリングにお
ける奇数段の差動インバータの正転出力信号及び偶数段
の差動インバータの反転出力信号からなる第１の信号
群，及び前記差動インバータリングにおける奇数段の差
動インバータの反転出力信号及び偶数段の差動インバー
タの正転出力信号からなる第２の信号群の少なくとも一
方を入力とし、この第１及び第２の信号群の少なくとも
一方を基にして、前記差動インバータリングにおける一
の時刻の信号の遷移の位置を求める計数手段とを備えて
いるものである。

【００２３】請求項１の発明により、差動インバータリ
ングは発振しているので、ある段の差動インバータの正
転出力信号が立ち上がり反転出力信号が立ち下がると、
差動インバータにおける遅延時間を経た後、次段の差動
インバータの正転出力信号が立ち下がり反転出力信号が
立ち上がる。第１の信号群は奇数段の差動インバータの
正転出力信号及び偶数段の差動インバータの反転出力信
号からなるので、第１の信号群の各信号は時間と共に順
次立ち上がっていく又は立ち下がっていく。また、第２
の信号群は奇数段の差動インバータの反転出力信号及び
偶数段の差動インバータの正転出力信号からなるので、
第２の信号群の各信号は時間と共に順次立ち上がってい
く又は立ち下がっていく。ここで、各差動インバータは
同じ構成からなり遅延時間は各々等しいものとすると、
第１の信号群の各信号は一定の時間間隔で順に立ち上が
る又は立ち下がることになり、第２の信号群の各信号も
また、一定の時間間隔で順に立ち上がる又は立ち下がる
ことになる。したがって、計数手段によって第１及び第
２の信号群の少なくとも一方から前記差動インバータリ
ングにおける一の時刻の信号の遷移の位置を検出するこ
とにより、差動インバータの出力信号の立ち上がり時間
と立ち下がり時間とが異なっても精度の高い時間データ
を求めることができる。

【００２４】そして、請求項２の発明では、前記請求項
１における計数手段は、前記第１及び第２の信号群を入
力とし、前記第１及び第２の信号群のうち各信号が順に
立ち上がる信号群を選択し、選択した信号群を基にして
前記差動インバータリングにおける一の時刻の信号の遷
移の位置を求めるものとする。

【００２５】請求項２の発明により、計数手段は、前記
第１及び第２の信号群のうち各信号が順に立ち上がる信
号群を選択することにより一定の時間間隔で順に立ち上
がる信号群を得ることができるので、差動インバータの
出力信号の立ち上がり時間と立ち下がり時間とが異なっ
ても精度の高い時間データを常に求めることができる。

【００２６】また、請求項３の発明では、前記請求項１
における計数手段は、前記第１及び第２の信号群を入力
とし、前記第１及び第２の信号群のうち各信号が順に立
ち下がる信号群を選択し、選択した信号群を基にして前
記差動インバータリングにおける一の時刻の信号の遷移
の位置を求めるものとする。

【００２７】請求項３の発明により、計数手段は、前記
第１及び第２の信号群のうち各信号が順に立ち下がる信
号群を選択することにより一定の時間間隔で順に立ち下
がる信号群を得ることができるので、差動インバータの
出力信号の立ち上がり時間と立ち下がり時間とが異なっ
ても精度の高い時間データを常に求めることができる。

【００２８】また、請求項４の発明では、前記請求項１
の時間計数回路における計数手段は、前記差動インバー
タリングにおける，奇数段の差動インバータの正転出力
端子及び偶数段の差動インバータの反転出力端子にそれ
ぞれ接続された複数の保持回路からなり、測定対象のパ
ルス信号のエッジのタイミングで、各保持回路が接続さ
れた差動インバータの出力信号を保持し、保持した複数
の信号を第１の信号列として出力する第１の保持回路列
と、前記差動インバータリングにおける，奇数段の差動
インバータの反転出力端子及び偶数段の差動インバータ
の正転出力端子にそれぞれ接続された複数の保持回路か
らなり、前記測定対象のパルス信号のエッジのタイミン
グで、各保持回路が接続された差動インバータの出力信
号を保持し、保持した複数の信号を第２の信号列として
出力する第２の保持回路列と、前記第１の保持回路列か
ら出力された第１の信号列及び前記第２の保持回路列か
ら出力された第２の信号列を、前記差動インバータリン
グにおける信号の遷移の位置を表す数値データに変換し
て出力する信号変換手段とを備えたものとし、当該時間
計数回路は、前記信号変換手段から出力された数値デー
タを基にして、前記測定対象のパルス信号のエッジ間の
時間を求めるものとする。

【００２９】請求項４の発明により、第１の保持回路列
に入力される奇数段の差動インバータの正転出力信号及
び偶数段の差動インバータの反転出力信号すなわち第１
の信号群は、一定の時間間隔で順次立ち上がっていく又
は立ち下がっていく。同様に、第２の保持回路列に入力
される奇数段の差動インバータの反転出力信号及び偶数
段の差動インバータの正転出力信号すなわち第２の信号
群もまた、一定の時間間隔で順次立ち上がっていく又は
立ち下がっていく。測定対象のパルス信号のエッジのタ
イミングにおける，差動インバータリングにおける信号
遷移の位置は、測定対象のパルス信号のエッジのタイミ
ングで第１及び第２の保持回路列によって保持された第
１及び第２の信号列を基にして求められる。このため、
差動インバータの出力信号の立ち上がり時間と立ち下が
り時間とが異なっても、測定対象のパルス信号のエッジ
のタイミングを計る時間刻みは常に一定となる。第１及
び第２の信号列は、信号変換手段によって差動インバー
タリングにおける信号の遷移の位置を表す数値データに
変換され、この数値データを基にして測定対象のパルス
信号のエッジ間の時間が演算されるので、精度の高い時
間測定が実現される。

【００３０】ここで、請求項５の発明では、前記請求項
４における信号変換手段は、前記第１の信号列及び第２
の信号列において信号が一の論理レベルから他の論理レ
ベルに変わる箇所を前記差動インバータリングにおける
信号の遷移の位置として検知し、検知した箇所を表す数
値データを求めて出力するものとする。

【００３１】また、請求項６の発明では、前記請求項４
における信号変換手段は、前記第１の保持回路列から出
力された第１の信号列を入力とし、該第１の信号列にお
いて信号が一の論理レベルから他の論理レベルに変わる
箇所を表す第１のデータを生成して出力する第１のプリ
エンコーダと、前記第２の保持回路列から出力された第
２の信号列を入力とし、該第２の信号列において信号が
一の論理レベルから他の論理レベルに変わる箇所を表す
第２のデータを生成して出力する第２のプリエンコーダ
と、前記第１のプリエンコーダから出力された第１のデ
ータ及び前記第２のプリエンコーダから出力された第２
のデータを入力とし、前記第１のデータ及び第２のデー
タを前記差動インバータリングにおける信号の遷移の位
置を表す数値データに変換して出力するエンコーダとを
備えたものとする。

【００３２】さらに、請求項７の発明では、前記請求項
４における第１及び第２の保持回路列を構成する各保持
回路は、各差動インバータの出力信号をアナログ信号の
まま保持する標本化回路であるものとする。

【００３３】また、 請求項８の発明が講じた解決手段
は、時間計数回路として、奇数個のインバータをリング
状に接続することにより構成され、発振によって信号の
遷移が循環するインバータリングと、前記インバータリ
ングにおける偶数段のインバータの出力信号からなる第
１の信号群，及び前記インバータリングにおける奇数段
のインバータの出力信号からなる第２の信号群の少なく
とも一方を入力とし、入力した信号群を基にして、前記
インバータリングにおける一の時刻の信号の遷移の位置
を求める計数手段とを備え、前記計数手段は、前記イン
バータリングにおける偶数段のインバータの出力端子に
それぞれ接続された複数の保持回路からなり、測定対象
のパルス信号のエッジのタイミングで、各保持回路が接
続されたインバータの出力信号を保持し、保持した複数
の信号を第１の信号列として出力する第１の保持回路列
と、前記インバータリングにおける奇数段のインバータ
の出力端子にそれぞれ接続された複数の保持回路からな
り、前記測定対象のパルス信号のエッジのタイミング
で、各保持回路が接続されたインバータの出力信号を保
持し、保持した複数の信号を第２の信号列として出力す
る第２の保持回路列と、前記第１の保持回路列から出力
された第１の信号列及び第２の保持回路列から出力され
た第２の信号列を、前記インバータリングにおける信号
の遷移の位置を表す数値データに変換して出力する信号
変換手段とを備えたものであり、当該時間計数回路は、
前記信号変換手段から出力される数値データを基にして
前記測定対象のパルス信号のエッジ間の時間を求めるも
のとする。

【００３４】請求項８の発明により、第１の保持回路列
に入力される偶数段のインバータの出力信号すなわち第
１の信号群は、一定の時間間隔で順次立ち上がっていく
又は立ち下がっていく。同様に、第２の保持回路列に入
力される奇数段のインバータの出力信号すなわち第２の
信号群もまた、一定の時間間隔で順次立ち上がっていく
又は立ち下がっていく。測定対象のパルス信号のエッジ
のタイミングにおける，インバータリングにおける信号
遷移の位置は、測定対象のパルス信号のエッジのタイミ
ングで第１及び第２の保持回路列によって保持された第
１及び第２の信号列を基にして求められる。このため、
インバータの出力信号の立ち上がり時間と立ち下がり時
間とが異なっても、測定対象のパルス信号のエッジのタ
イミングを計る時間刻みは常に一定となる。第１及び第
２の信号列は、信号変換手段によってインバータリング
における信号の遷移の位置を表す数値データに変換さ
れ、この数値データを基にして測定対象のパルス信号の
エッジ間の時間を求めるので、精度の高い時間測定が実
現される。

【００３５】請求項９の発明では、前記請求項８におけ
る信号変換手段は、前記第１の信号列及び第２の信号列
において、信号が一の論理レベルから他の論理レベルに
変わる箇所を前記インバータリングにおける信号の遷移
の位置として検知し、検知した箇所を表す数値データを
求めて出力するものとする。

【００３６】ここで、請求項１０の発明が講じた解決手
段は、複数のパルス信号を生成するパルス信号生成方法
として、複数の差動インバータを、各々の正転出力端子
と次段の差動インバータの反転入力端子とを接続すると
共に各々の反転出力端子と次段の差動インバータの正転
入力端子とを接続して直列に接続することによって構成
され、信号の遷移が伝播する差動インバータ列を用い
て、前記差動インバータ列を構成する差動インバータの
正転出力信号と反転出力信号とを差動インバータの順に
交互に取り出し、この取り出した信号を複数のパルス信
号とするものである。

【００３７】請求項１０の発明により、順に立ち上がる
又は立ち下がる複数のパルス信号が得られ、各差動イン
バータが同じ構成からなり遅延時間が各々等しいとき、
複数のパルス信号の立ち上がりエッジ又は立ち下がりエ
ッジの時間間隔は一定になる。

【００３８】また、請求項１１の発明が講じた解決手段
は、複数のパルス信号を生成するパルス信号生成方法と
して、奇数個の差動インバータを、各々の正転出力端子
と次段の差動インバータの反転入力端子とを接続すると
共に各々の反転出力端子と次段の差動インバータの正転
入力端子とを接続してリング状に接続することによって
構成され、信号の遷移が循環する差動インバータリング
を用いて、前記差動インバータリングを構成する各差動
インバータの正転出力信号と反転出力信号とを差動イン
バータの順に交互に取り出し、この取り出した信号を複
数のパルス信号とするものである。

【００３９】請求項１１の発明により、順に立ち上がる
又は立ち下がる複数のパルス信号が得られ、各差動イン
バータが同じ構成からなり遅延時間が各々等しいとき、
複数のパルス信号の立ち上がりエッジ又は立ち下がりエ
ッジの時間間隔は一定になる。

【００４０】そして、請求項１２の発明では、前記請求
項１１のパルス信号生成方法において、前記差動インバ
ータリングにおける奇数段の差動インバータの正転出力
信号及び偶数段の差動インバータの反転出力信号からな
る第１の信号群，及び前記差動インバータリングにおけ
る奇数段の差動インバータの反転出力信号及び偶数段の
差動インバータの正転出力信号からなる第２の信号群の
うち少なくとも一方を取り出し、取り出した信号群を複
数のパルス信号とするものである。

【００４１】

【発明の実施の形態】（第１の実施形態） 図１は、本発明の第１の実施形態に係る時間計数回路の
主要部の構成図である。図１において、１１は遅延回路
リングとしての差動インバータリング、１２は第１の保
持回路列、１３は第２の保持回路列、１４ａはカウン
タ、１４ｂはカウンタ出力保持回路、１５は位相比較
器、１６はループフィルタ、１７は発振器制御回路、１
８ａは基準パルス信号入力端子、１８ｂは測定対象のパ
ルス信号入力端子、１８ｃは周回数データ出力端子、Ｐ
₁ 〜Ｐ₃₃は第１の保持回路列１２の信号出力端子、Ｑ₁
〜Ｑ₃₃は第２の保持回路列１３の信号出力端子である。

【００４２】差動インバータリング１１は、同じ構成か
ら成る３３（＝２⁵ ＋１）個の差動インバータをリング
状に接続することにより構成されている。各段の差動イ
ンバータの出力端子のうち、正転出力端子は次段の差動
インバータの反転入力端子に接続され、反転出力端子は
次段の差動インバータの正転入力端子に接続されてい
る。また、最終段（第３３段）の差動インバータの出力
端子の、正転出力端子は第１段の差動インバータの反転
入力端子に接続され、反転出力端子は第１段の差動イン
バータの正転入力端子に接続されている。このため、こ
の差動インバータリング１１は発振し、信号の遷移が循
環する。

【００４３】第１の保持回路列１２は、奇数段の差動イ
ンバータの正転出力端子及び偶数段の差動インバータの
反転出力端子にそれぞれ接続された３３個の保持回路か
ら成る。また、第２の保持回路列１３は、奇数段の差動
インバータの反転出力端子及び偶数段の差動インバータ
の正転出力端子にそれぞれ接続された３３個の保持回路
から成る。各保持回路は、パルス信号入力端子１８ｂか
ら入力された測定対象のパルス信号が立ち上がると、接
続された差動インバータの出力端子における信号を保持
し、信号出力端子Ｐ₁ 〜Ｐ₃₃及びＱ₁ 〜Ｑ₃₃からそれぞ
れ出力する。

【００４４】カウンタ１４ａは、第３３段の差動インバ
ータの正転出力端子に接続されており、差動インバータ
リング１１を循環する信号の遷移の周回数を計数する。
カウンタ出力保持回路１４ｂは、パルス信号入力端子１
８ｂから入力された測定対象のパルス信号が立ち上がる
とカウンタ１４ａの計数データを保持し、周回数データ
出力端子１８ｃから出力する。

【００４５】また、位相比較器１５，ループフィルタ１
６及び発振器制御回路１７によって各差動インバータの
遅延時間が制御されている。位相比較器１５は、基準パ
ルス信号入力端子１８ａから入力された基準パルス信号
と、第３３段の差動インバータの正転出力信号との位相
差を検出する。ループフィルタ１６は、パルス波形の形
で出力された位相比較器１５の出力信号を平均化し、得
られた電圧を出力する。発振器制御回路１７は、ループ
フィルタ１６から出力された電圧を基にして各差動イン
バータの遅延時間を調整する。各差動インバータの遅延
時間は、基準パルス信号と第３３段の差動インバータの
正転出力信号との位相が等しくなるまで、継続して調整
される。

【００４６】したがって、基準パルス信号の周波数と第
３３段の差動インバータの出力信号の周波数とは等しく
なる。基準パルス信号として周波数が一定である水晶発
振器の出力パルス信号を用いることにより、差動インバ
ータリング１１を一定の周波数で発振させることがで
き、各差動インバータの遅延時間も正確に制御すること
ができる。

【００４７】図２は、差動インバータリング１１を構成
する各差動インバータの正転出力信号の変化を示すグラ
フである。図２において、横軸は時間、縦軸は電圧であ
り、Ｖ_DDは電源電圧、Ｖ_T は第１の保持回路列１２及び
第２の保持回路列１３を構成する各保持回路のしきい値
電圧、ＧＮＤは接地電位である。また、図中の実線のグ
ラフの立ち上がり又は立ち下がりの箇所に記した数字
は、正転出力信号を出力する差動インバータの段数を示
す。

【００４８】図２に示すように、第１段の差動インバー
タの正転出力信号が立ち上がると、続いて第２段の差動
インバータの正転出力信号は立ち下がり、第２段の差動
インバータの正転出力信号が立ち下がると、続いて第３
段の差動インバータの正転出力信号が立ち上がるという
ように、信号の遷移が進んでいく。

【００４９】ところが、各差動インバータの出力信号の
立ち上がり時間と立ち下がり時間とは、必ずしも等しく
ならない。これには、課題の項でＣＭＯＳインバータに
ついて説明したのと同様の製造工程に由来する原因と、
差動インバータの回路構成に由来する原因とがある。後
者の原因については後ほど説明する。

【００５０】出力信号の立ち上がり時間と立ち下がり時
間とが異なるため、各段の遅延時間ｔ₁ 〜ｔ₆ は等しく
ならない。また、保持回路のしきい値電圧Ｖ_T の変動に
よって遅延時間ｔ₁ 〜ｔ₆ はそれぞれ変動することにな
る。

【００５１】図３は、図２に示した信号の変化に加え
て、偶数段の差動インバータの反転出力信号の変化を示
すグラフである。図３において、反転出力信号の変化は
一点鎖線で示しており、一点鎖線のグラフの立ち上がり
の箇所に記した上にバーのついた数字は、反転出力信号
を出力する差動インバータの段数を示す。図３に示すよ
うに、奇数段の差動インバータの正転出力信号と偶数段
の差動インバータの反転出力信号とはいずれも立ち上が
り信号になる。

【００５２】したがって、奇数段の差動インバータの正
転出力信号と偶数段の差動インバータの反転出力信号を
時間計数に用いれば、各段の遅延時間ｔ₁ 〜ｔ₆ は等し
くなる。また、保持回路のしきい値電圧Ｖ_T の変動によ
っても、遅延時間ｔ₁ 〜ｔ₆は変動しない。本実施形態
に係る時間計数回路は、この点を利用して時間計数の精
度を向上させるものである。

【００５３】ここで、差動インバータの回路構成に由来
する、差動インバータの出力信号の立ち上がり時間と立
ち下がり時間とが等しくならない原因について説明す
る。

【００５４】図４は、差動インバータの代表的な回路構
成を示す回路図である。図４に示す差動インバータは、
３つのＰＭＯＳトランジスタＭＰ₁ 〜ＭＰ₃ 及び４つの
ＮＭＯＳトランジスタＭＮ₁ 〜ＭＮ₄ によって構成され
ている。４１ａは正転入力端子、４１ｂは反転入力端
子、４２ａは正転出力端子、４２ｂは反転出力端子であ
り、図１に示すような差動インバータリング１１に用い
られるときは、正転入力端子４１ａは前段の差動インバ
ータの反転出力端子４２ｂに接続され、反転入力端子４
１ｂは前段の差動インバータの正転出力端子４２ａに接
続され、正転出力端子４２ａは次段の差動インバータの
反転入力端子４１ｂに接続され、反転出力端子４２ｂは
次段の差動インバータの正転入力端子４１ａに接続され
る。また、差動インバータにおける遅延時間は制御端子
４３に印加された電圧によって調整され、この差動イン
バータが差動インバータリング１１に用いられるときは
制御端子４３には発振器制御回路１７から出力された電
圧が印加される。また、端子４４には一定の電位が与え
られる。

【００５５】ここでは説明のために、正転出力端子４２
ａには容量Ｃ₁ が接続され、反転出力端子４２ｂには容
量Ｃ₂ が接続され、制御端子４３には一定の電圧が与え
られているものとする。

【００５６】いま、正転入力端子４１ａには立ち上がり
信号が入力されると共に、反転入力端子４１ｂには立ち
下がり信号が入力されるものとする。

【００５７】正転入力端子４１ａの電位が“Ｌ”レベル
のとき、ＰＭＯＳトランジスタＭＰ₂ は導通状態であ
り、正転出力端子４２ａの電位は“Ｈ”レベルである。
また、反転入力端子４１ｂの電位が“Ｈ”レベルのと
き、ＰＭＯＳトランジスタＭＰ₃は非導通状態であり、
反転出力端子４２ｂの電位は“Ｌ”レベルである。

【００５８】正転入力端子４１ａの電位が“Ｈ”レベル
になると、ＰＭＯＳトランジスタＭＰ₂ は非導通状態に
変化する。このとき、正転出力端子４２ａに接続された
容量Ｃ₁ に蓄積された電荷は、ＮＭＯＳトランジスタＭ
Ｎ₁ 及びＭＮ₃ を通じて流れ出すが、ＮＭＯＳトランジ
スタＭＮ₁ 及びＭＮ₃ は非線形抵抗として働き、流れる
電流は正転出力端子４２ａの電圧によって変化する。

【００５９】また、反転入力端子４１ｂの電位が“Ｌ”
レベルになると、ＰＭＯＳトランジスタＭＰ₃ は導通状
態に変化する。このとき、定電流源であるＰＭＯＳトラ
ンジスタＭＰ₁ からの電流が反転出力端子４２ｂに接続
された容量Ｃ₂ に流れ込み、反転出力端子４２ｂの電圧
はほぼ一定の速度で上昇する。

【００６０】すなわち、正転出力端子４２ａの電圧は非
線形電流による容量の放電によって下降する一方、反転
出力端子４２ｂの電圧は一定電流による容量の充電によ
って上昇する。このように、出力信号の立ち上がり時間
と立ち下がり時間とが異なる現象によって決定されるの
で、これらの時間は等しくならない。

【００６１】図５は、図４に示す差動インバータによっ
て差動インバータリング１１を構成した場合の、各差動
インバータの出力信号の変化のシミュレーションの結果
を示すグラフである。用いたシミュレーションツール
は、Ｓｐｅｃｔｒｅ（Ｖｅｒ４．３．２．３０，ＣＡＤ
ＥＮＣＥ社）で、トランジスタのモデルはＢＳ１Ｍ１で
ある。表１は、差動インバータを構成する各トランジス
タのパラメータである。

【００６２】

【表１】

【００６３】また、電源電圧は５Ｖ、温度は２７℃とし
ている。図５において、横軸は時間［ｎｓ］、縦軸は電
圧［Ｖ］であり、各グラフの数字は差動インバータの段
数を示しており、数字の上にバーの付いたものは反転出
力信号を表し、バーの付いていないものは正転出力信号
を表す。

【００６４】図５から分かるように、各信号の立ち上が
り時間と立ち下がり時間とは大きく異なっているが、立
ち上がり時間同士はほぼ等しく、立ち下がり時間同士も
またほぼ等しい。このため、立ち上がり信号のみによる
遅延時間Ａ、Ｂ、Ｃはそれぞれ等しく、立ち下がり信号
のみによる遅延時間Ｄ、Ｅ、Ｆもまたそれぞれ等しくな
る。

【００６５】したがって、各段の差動インバータの正転
出力信号と反転出力信号とを交互に取り出すことによっ
て、立ち上がり信号だけで組み合わされ且つ立ち上がり
タイミングが等間隔であるパルス信号の組み合わせを得
ることが可能になる。

【００６６】インバータの出力信号の立ち上がり時間と
立ち下がり時間とは必ずしも等しくならないという問題
について、補足説明を行う。

【００６７】インバータの出力信号の立ち上がり時間と
立ち下がり時間とは必ずしも等しくならないという問題
は、電源電圧の低電圧化（例えば５Ｖから３Ｖへ）に伴
い、より顕著に現われる。

【００６８】電源電圧が低くなると、電源とグランドと
の間に重畳可能なトランジスタの個数が少なくなる。具
体的には、電源電圧が５Ｖのときには４個のトランジス
タを重畳可能であったが、電源電圧が３Ｖのときには重
畳可能なトランジスタは３個が限界になる。電源電圧が
３Ｖに低下することによって重畳可能なトランジスタの
個数が少なくなることにより、インバータリングの遅延
時間について以下のような問題が生じる。

【００６９】インバータにおいて信号を反転する機能を
実現するために少なくとも２個のトランジスタを重畳し
なければならず、さらに、信号の伝搬速度を調整するた
めには他のトランジスタを重畳する必要がある。ところ
が、１つのトランジスタを重畳するだけでは出力信号の
立ち上がり速度又は立ち下がり速度のいずれか一方のみ
しか調整することが出来ず、出力信号の立ち上がり速度
及び立ち下がり速度の両方を調整するためには、２個の
トランジスタを重畳する必要がある。すなわち、インバ
ータリングにおいて信号の伝搬速度を調整できるように
するためには、各インバータにおいて、信号を反転する
機能を実現する２個のトランジスタと出力信号の立ち上
がり速度及び立ち下がり速度の両方を調整する２個のト
ランジスタとの計４個のトランジスタを重畳する必要が
ある。

【００７０】ところが前述したように、電源電圧が３Ｖ
になると重畳可能なトランジスタは３個が限界になるた
め、インバータにおいて、信号の伝搬速度を調整するト
ランジスタは１個しか重畳できないことになる。なぜな
ら信号を反転する機能を実現する２個のトランジスタは
インバータにとって必須のものだからである。仮に、信
号の伝搬速度を調整する１個のトランジスタを出力信号
の立ち上がり速度の調整用とした場合、出力信号の立ち
上がりについてはこのトランジスタによって安定させる
ことができるが、出力信号の立ち下がりについてはその
速度は信号を反転する機能を実現する２個のトランジス
タにより決定されるので安定しない。これは、信号の伝
搬速度を調整する１個のトランジスタは定電流領域にあ
る一方、信号を反転する機能を実現する２個のトランジ
スタは可変抵抗領域にあることに起因する。このよう
に、電源電圧が３Ｖになると、インバータにおいて出力
信号の立ち上がり速度又は立ち下がり速度のいずれか一
方しか調整することができないことになり、当然の帰結
として、出力信号の立ち上がりと立ち下がりとで信号の
伝搬時間が大きく異なることになる。

【００７１】そして、この問題が時間計数回路における
時間測定精度に対して与える悪影響は、インバータの遅
延時間が短くなることによりすなわち時間計数回路にお
ける時間刻みが短くなることにより、より大きくなる。
このことは、例えば図５に示すシミュレーション結果に
おいて、第２段の差動インバータの出力信号の立ち下が
りタイミングが第３段の差動インバータの出力信号の立
ち上がりタイミングよりも遅れている（本来は第２段の
差動インバータの出力信号の立ち下がりタイミングは第
３段の差動インバータの出力信号の立ち上がりタイミン
グよりも早くなければならない）ことからも明らかであ
る。すなわち、出力信号の立ち上がりと立ち下がりとで
信号の伝搬時間が大きく異なることにより、インバータ
リングにおいて信号の遷移の伝搬順序が逆転してしまう
こともあり得るのである。

【００７２】次に、差動インバータリングにおいて各差
動インバータの正転出力信号と反転出力信号とを交互に
取り出すことによって得た複数のパルス信号からなる信
号群において、エッジ間の時間間隔が等しくなる理由に
ついて説明する。

【００７３】差動インバータリングを構成する一の差動
インバータにおいて、正転出力信号が立ち上がるときに
は反転出力信号が立ち下がり、反転出力信号が立ち上が
るときには正転出力信号が立ち下がる。すなわち、差動
インバータリングでは、信号の立ち上がり及び立ち下が
りが組となって信号の遷移として循環しているとみるこ
とができる。

【００７４】そして、差動インバータリングの発振周波
数が安定しておりかつ各差動インバータが同一の構成で
あれば、差動インバータリングを循環する信号の遷移す
なわち信号の立ち上がり及び立ち下がりの組の差動イン
バータ１段当たりの伝搬遅延時間は、各差動インバータ
において等しくなる。さらに、各差動インバータにおけ
る出力信号の立ち上がりに要する時間は各差動インバー
タが同一の構成であるため同一になるので、差動インバ
ータリングを循環する信号の立ち上がりの，差動インバ
ータにおける出力信号の立ち上がりに要する時間を含め
て考えた差動インバータ１段当たりの伝搬遅延時間もま
た、各差動インバータにおいて等しくなる。同様に、各
差動インバータにおける出力信号の立ち下がりに要する
時間も同一になるので、差動インバータリングを循環す
る信号の立ち下がりの，差動インバータにおける出力信
号の立ち下がりに要する時間を含めて考えた差動インバ
ータ１段当たりの伝搬遅延時間もまた、各差動インバー
タにおいて等しくなる。

【００７５】したがって、差動インバータリングにおい
て正転・反転交互に信号を取り出すことによって、エッ
ジ間の時間間隔が等しい複数のパルス信号からなる信号
群を得ることができる。

【００７６】次に、図１に示す回路を用いた時間計数回
路の信号処理について説明する。

【００７７】図６は、図１に示す回路を用いた時間計数
回路の一例の構成図である。図６において、１０は図１
に示した主要部回路、２０は主要部回路１０の出力デー
タを数値データに変換する信号変換手段としてのエンコ
ーダ、２１はエンコーダ２０から出力された数値データ
を基にしてパルス間隔を演算する時間差演算回路であ
る。図１に示す第１の保持回路列１２及び第２の保持回
路列１３、並びにエンコーダ２０によって計数手段が構
成されている。図６に示す時間計数回路は、第１の保持
回路列１２の出力信号Ｐ₁ 〜Ｐ₃₃及び第２の保持回路列
１３の出力信号Ｑ₁ 〜Ｑ₃₃をエンコーダ２０に共に取り
込むことを特徴とする。

【００７８】図７は、主要部回路１０内の差動インバー
タリング１１を構成する各差動インバータの出力信号の
時間変化を示す図である。図７において、＋出力は正転
出力信号の時間変化を、−出力は反転出力信号の時間変
化を表している。

【００７９】図７に示すように、第１段の差動インバー
タの正転出力信号が立ち上がると、差動インバータにお
ける遅延時間の後に第２段の差動インバータの反転出力
信号が立ち上がり、続いて、第３段の差動インバータの
正転出力信号、第４段の差動インバータの反転出力信
号、第５段の差動インバータの正転出力信号、という順
序で立ち上がる。第３３段の差動インバータの正転出力
信号が立ち上がると、差動インバータにおける遅延時間
の後に第１段の差動インバータの反転出力信号が立ち上
がり、続いて、第２段の差動インバータの正転出力信
号、第３段の差動インバータの反転出力信号、第４段の
差動インバータの正転出力信号、という順序で立ち上が
る。

【００８０】また、第１段の差動インバータの正転出力
信号が立ち下がると、差動インバータにおける遅延時間
の後に第２段の差動インバータの反転出力信号が立ち下
がり、続いて、第３段の差動インバータの正転出力信
号、第４段の差動インバータの反転出力信号、第５段の
差動インバータの正転出力信号、という順序で立ち下が
る。第３３段の差動インバータの正転出力信号が立ち下
がると、差動インバータにおける遅延時間の後に第１段
の差動インバータの反転出力信号が立ち下がり、続い
て、第２段の差動インバータの正転出力信号、第３段の
差動インバータの反転出力信号、第４段の差動インバー
タの正転出力信号、という順序で立ち下がる。このよう
に、信号の立ち上がり及び立ち下がりが差動インバータ
リングを循環する。

【００８１】そして、各出力信号のエッジ間の時間間隔
（図７におけるｔ1 ，ｔ2 ，ｔ3 ，ｔ4 ）は、すでに説
明したように、それぞれ等しくなる。

【００８２】ここで、奇数段の差動インバータの正転出
力信号及び偶数段の差動インバータの反転出力信号から
なる信号群を第１の信号群とし、奇数段の差動インバー
タの反転出力信号及び偶数段の差動インバータの正転出
力信号からなる信号群を第２の信号群とする。図７に示
すように、時間領域Ａにおいては、第１の信号群の各信
号は順に立ち上がり、第２の信号群の各信号は順に立ち
下がる一方、時間領域Ｂにおいては、第１の信号群の各
信号は順に立ち下がり、第２の信号群の各信号は順に立
ち上がる。

【００８３】したがって、例えば時間領域Ａにおいては
第１の信号群を選択し、時間領域Ｂにおいては第２の信
号群を選択することにより、一定の時間間隔で順に立ち
上がる信号からなる信号群を得ることができる。このよ
うな信号群を用いることによって、精度の高い時間測定
を行うことができる。また同様に、時間領域Ａにおいて
は第２の信号群を選択し、時間領域Ｂにおいては第１の
信号群を選択することにより、一定の時間間隔で順に立
ち下がる信号からなる信号群を得ることができ、これに
よっても精度の高い時間測定を行うことができる。

【００８４】なお、例えば測定する時間が時間領域Ａ及
びＢに比べて充分に短い等の場合には、第１及び第２の
信号群のいずれか一方を用いても構わない。

【００８５】本実施形態では、後述するように、第１及
び第２の信号群の選択をディジタル信号処理の段階で行
っている。もちろん、本発明はこれに限られるものでは
ない。

【００８６】次に、本実施形態に係る時間計数回路の信
号処理について図８を用いて具体的に説明する。図８に
おいて、時刻Ｔ₁ において測定対象のパルス信号が立ち
上がったとする。このとき第１の保持回路列１２は、奇
数段の差動インバータの正転出力信号及び偶数段の差動
インバータの反転出力信号を保持して出力するので、信
号“１１１０００・・・００”を出力する。一方、第２
の保持回路列１３は、奇数段の差動インバータの反転出
力信号及び偶数段の差動インバータの正転出力信号を保
持して出力するので、信号“０００１１１・・・１１”
を出力する。

【００８７】次に、時刻Ｔ₂ において測定対象のパルス
信号が立ち上がったとすると、第１の保持回路列１２は
信号“１１００００・・・００”を出力する一方、第２
の保持回路列１３は信号“００１１１１・・・１１”を
出力する。

【００８８】表２は、第１の保持回路列１２及び第２の
保持回路列１３の出力信号と時間との関係を示す表であ
る。

【００８９】

【表２】

【００９０】表２において、時間刻みは差動インバータ
の一段当たりの遅延時間であり、遅延時間が１ｎｓであ
るとすると時間刻みも１ｎｓになる。第１の保持回路列
１２は奇数段の差動インバータの正転出力信号及び偶数
段の差動インバータの反転出力信号を保持して出力する
ので、その出力信号は“０”及び“１”がそれぞれ連続
することになる。また、第２の保持回路列１３は奇数段
の差動インバータの反転出力信号及び偶数段の差動イン
バータの正転出力信号を保持して出力するので、その出
力信号もまた“０”及び“１”がそれぞれ連続すること
になる。

【００９１】ここで、第１の保持回路列１２及び第２の
保持回路列１３の出力信号において“０”から“１”に
又は“１”から“０”に切り替わる箇所が、信号の遷移
の位置になる。ただし、前述したように信号の立ち上が
り時間と立ち下がり時間とが異なるので、時間刻みを一
定にするためにここでは、“１”から“０”に切り替わ
る箇所のみを信号の遷移の位置とする。例えば、時間４
では、信号の遷移の位置は第４段の差動インバータの反
転出力端子であり（表２では「／４」と示す）、時間３
５では、信号の遷移の位置は第２段の差動インバータの
正転出力端子である（表２では「２」と示す）。これに
より、信号の遷移の２周分すなわち６６階調の時間デー
タが得られる。

【００９２】エンコーダ２０は、第１の保持回路列１２
及び第２の保持回路列１３の出力信号を基にして、
“０，００００００”から“１，０００００１”までの
６６階調の７ビットデータを出力する。

【００９３】また、カウンタ１４ａは、第３３段の差動
インバータの正転出力信号が立ち下がった回数を計数す
る。

【００９４】時間差演算回路２１は、周回数データ出力
端子１８ｃから出力されたデータ（カウンタ１４ａの計
数データ）を上位ビットデータとし、エンコーダ２０の
出力データを下位ビットデータとして、１３ビットの時
間データを求める。表３は、時間差演算回路２１によっ
て求められた時間データと時間との関係を表す表であ
る。

【００９５】

【表３】

【００９６】ここで、下位ビットデータは７ビットのデ
ータであるが６６階調しか表さないので、単純に上位ビ
ットデータと合わせたのでは時間データに連続性がなく
なることになる。そこで、以下のようにデータの補正を
行う。

【００９７】下位ビットデータをＡ、上位ビットデータ
をＢとすると、まず、Ａ＋２Ｂを求め、これにデータＢ
を６桁繰り上げたデータ“Ｂ，００００００”を加算す
る。表３において、時間２１４３を例にとると、下位ビ
ットデータすなわちデータＡは“０，０１１１１０”で
あり、上位ビットデータすなわちデータＢは“１０００
００”であるので、Ａ＋２Ｂは“１，０１１１１０”に
なる。これに、データＢを６桁繰り上げたデータ“１０
００００，００００００”を加算すると、時間データ
“０，１００００１，０１１１１０”が得られる。この
ような補正により、“０，００００００，０００００
０”から“１，０００００１，１１１１１１”までの４
２２４（＝６６×２⁶ ）階調の連続した時間データが得
られることになる。

【００９８】図９は、図１に示す回路を用いた時間計数
回路の他の例の構成図である。図９において、１０は図
１に示した主要部回路、２５は第１の保持回路列１２の
出力信号Ｐ₁ 〜Ｐ₃₃をビットデータに変換して出力する
第１のプリエンコーダ、２６は第２の保持回路列１３の
出力信号Ｑ₁ 〜Ｑ₃₃をビットデータに変換して出力する
第２のプリエンコーダ、２７は第１のプリエンコーダ２
５及び第２のプリエンコーダ２６から出力されたビット
データを数値データに変更して出力するエンコーダ、２
８はエンコーダ２７から出力された数値データを基にし
てパルス信号の時間間隔を演算する時間差演算回路であ
る。第１のプリエンコーダ２５、第２のプリエンコーダ
２６及びエンコーダ２７によって信号変換手段が構成さ
れており、この信号変換手段と第１及び第２の保持回路
列１２，１３によって計数手段が構成されている。

【００９９】第１のプリエンコーダ２５は、第１の保持
回路列１２内の隣り合う２つの保持回路の出力信号に対
して各々論理演算を行うことによって、３２ビットのデ
ータを出力する。この論理演算は、前段の保持回路の出
力信号が“１”であり且つ次段の保持回路の出力信号が
“０”であるときのみ“１”とし、それ以外のときは
“０”とするものである。例えば、時間３のとき、表２
に示すように第２段の差動インバータの反転出力信号ま
でが“１”であり第３段の差動インバータの正転出力信
号以降が“０”であるので、第１のプリエンコーダ２５
の出力データは第２ビットのみが“１”となり、それ以
外のビットは全て“０”になる。

【０１００】また、第２のプリエンコーダ２６は、第２
の保持回路列１３内の隣り合う２つの保持回路の出力信
号に対して第１のプリエンコーダ２５と同様の論理演算
を行うことによって、３２ビットのデータを出力する。

【０１０１】エンコーダ２７は、第１のプリエンコーダ
２５及び第２のプリエンコーダ２６の出力データの論理
和を各ビット毎にとり、得られたビットデータを３３階
調の６ビットデータに変換して出力する。

【０１０２】表４は、各時間における第１のプリエンコ
ーダ２５及び第２のプリエンコーダ２６の出力データ、
並びにエンコーダ２７の出力データを示す表である。

【０１０３】

【表４】

【０１０４】時間差演算回路２８は、周回数データ出力
端子１８ｃから出力されたデータ（カウンタ１４ａの計
数データ）を上位ビットデータとし、エンコーダ２７の
出力データを下位ビットデータとして、１２ビットの時
間データを求める。表５は、時間差演算回路２８によっ
て求められた時間データと時間との関係を表す表であ
る。ここでは、カウンタ１４ａは、第３３段の差動イン
バータの正転出力信号の立ち下がり及び立ち上がりを共
に計数するものとする。

【０１０５】

【表５】

【０１０６】表５において、時間データの連続性を保証
するために補正を行っている。

【０１０７】以上説明したように、本実施形態に係る時
間計数回路によると、リング状に接続された奇数個の差
動インバータからなる差動インバータリングを用い、し
かも、各差動インバータの正転出力信号と反転出力信号
とを交互に取り出すことによって、信号の遷移の位置を
常に、各時刻における信号の立ち上がりのみ（または立
ち下がりのみ）によって検出することができる。これに
より、時間刻みを一定にすることができ、時間データの
精度が向上する。

【０１０８】なお、差動インバータリングの出力信号は
必ずしも論理レベル“１”又は“０”で保持する必要は
なく、標本化回路によってアナログ電圧として保持して
もよい。

【０１０９】なお、本実施形態では差動インバータを用
いたことにより、後述する第２の実施形態のように差動
でないインバータを用いた場合に比べて、得られる信号
群のエッジ間の時間間隔すなわち時間計数回路の時間刻
みを小さくすることができるという効果が得られる。

【０１１０】（第２の実施形態） 第１の実施形態では、差動インバータリングを用いるこ
とによって、信号の遷移の位置を常に、信号の立ち上が
りのみ（または立ち下がりのみ）によって検出すること
ができるようにした。本実施形態は、同様のことを差動
インバータを用いずに実現するものである。

【０１１１】図１０は、本発明の第２の実施形態に係る
時間計数回路の構成図である。図１０において、３１は
遅延回路リングとしてのインバータリング、３２は第１
の保持回路列、３３は第２の保持回路列、３４は信号変
換手段、３５は時間差演算回路、３６ａはカウンタ、３
６ｂはカウンタ出力保持回路である。また、パルス信号
入力端子から測定対象のパルス信号が入力され、演算結
果出力端子から測定対象のパルス信号のパルス間隔を表
すデータが出力される。

【０１１２】インバータリング３１は、３３個の遅延回
路がリング状に接続されることによって構成されてい
る。第１段から第３２段までの遅延回路はそれぞれ２個
のインバータからなり、最終段（第３３段）の遅延回路
は１個のインバータからなる。すなわち、インバータリ
ング３１は６５（＝２×３２＋１）個のインバータから
なり、奇数個のインバータがリング状に接続されている
のでインバータリング３１は発振し、信号の遷移がイン
バータリング３１を循環する。ここで、インバータリン
グ３１を構成するインバータは全て同じ構成からなり、
各インバータにおける遅延時間は等しいものとする。

【０１１３】第１の保持回路列３２の各保持回路は、第
１段〜第３２段の遅延回路を構成する２つのインバータ
のうち後段のインバータにそれぞれ接続されている。す
なわち、各保持回路は、インバータリング３１を構成す
るインバータのうち偶数番目のインバータの出力端子に
それぞれ接続されている。

【０１１４】第２の保持回路列３３の各保持回路は、第
１段〜第３２段の遅延回路を構成する２つのインバータ
のうち前段のインバータ、及び第３３段の遅延回路を構
成するインバータの出力端子にそれぞれ接続されてい
る。すなわち、各保持回路は、インバータリング３１を
構成するインバータのうち奇数番目のインバータの出力
端子にそれぞれ接続されている。

【０１１５】パルス信号入力端子から入力された測定対
象のパルス信号が立ち上がると、第１の保持回路列３２
及び第２の保持回路列３３の各保持回路は、接続された
インバータの出力端子の信号を保持して出力する。。

【０１１６】信号変換手段３４は、第１の保持回路列３
２及び第２の保持回路列３３の出力信号を数値データに
変換する。

【０１１７】カウンタ３６ａは、最終段のインバータの
出力端子に接続されており、この出力端子における信号
の変化をインバータリング３１における信号の遷移の周
回数として計数する。カウンタ出力保持回路３６ｂは、
パルス信号入力端子から入力された測定対象のパルス信
号が立ち上がると、カウンタ３６ａの計数データを保持
して出力する。

【０１１８】時間差演算回路３５は、信号変換手段３４
から出力された数値データを下位ビットデータとし、カ
ウンタ出力保持回路３６ｂから出力された計数データを
上位ビットとする時間データを求め、パルス信号入力端
子から入力された測定対象のパルス信号のパルス間隔を
演算し、演算結果出力端子から出力する。

【０１１９】ここで、インバータリング３１における信
号の動きについて説明する。

【０１２０】まず、第１段の遅延回路の入力信号が立ち
上がったとする。すると、２個のインバータにおける遅
延時間を経てから第１段の遅延回路の出力信号（すなわ
ち第２段の遅延回路の入力信号）が立ち上がる。同様
に、第３３段以外の遅延回路において、入力信号が立ち
上がると２個のインバータにおける遅延時間を経てから
出力信号が立ち上がるので、信号の立ち上がりが第１段
〜第３２段の遅延回路を伝播することになる。第３３段
の遅延回路では、入力信号が立ち上がると１個のインバ
ータにおける遅延時間を経てから出力信号（すなわち第
１段の遅延回路の入力信号）は立ち下がる。

【０１２１】第１段の遅延回路の入力信号が立ち下がる
と、２個のインバータにおける遅延時間を経てから第１
段の遅延回路の出力信号が立ち下がる。同様に、第３３
段以外の遅延回路において、入力信号が立ち下がると２
個のインバータにおける遅延時間を経てから出力信号が
立ち下がるので、信号の立ち下がりが第１段〜第３２段
の遅延回路を伝播することになる。第３３段の遅延回路
では、入力信号が立ち下がると１個のインバータにおけ
る遅延時間を経てから出力信号（すなわち第１段の遅延
回路の入力信号）は立ち上がる。このように、信号の立
ち上がりと立ち下がりとが交互に伝播する動きを繰り返
す。

【０１２２】第３３段以外の遅延回路において、入力信
号が立ち下がると前段のインバータの出力信号は立ち上
がる。このため、信号の立ち下がりが伝播しているとき
に各遅延回路の前段のインバータの出力信号に着目する
と、信号の立ち上がりが伝播していることになる。この
ことを利用して、信号の遷移の位置を常に信号の立ち上
がりによって検出するのが本実施形態の特徴である。し
かも、第３３段の遅延回路の入力信号が変化してから第
１段の遅延回路の前段のインバータの出力信号が変化す
るまでの遅延時間は２個のインバータにおける遅延時間
であるので、時間刻みを常に一定にすることができる。

【０１２３】インバータリング３１を６５段のインバー
タからなるインバータリングとみなすと、第１の保持回
路列３２にはインバータリング３１の偶数段のインバー
タの出力信号（第１の信号群）が入力され、第２の保持
回路列３３にはインバータリング３１の奇数段のインバ
ータの出力信号（第２の信号群）が入力されることにな
る。

【０１２４】表６は、第１の保持回路列３２及び第２の
保持回路列３３の出力信号と時間との関係を示す表であ
る。

【０１２５】

【表６】

【０１２６】表６において、時間刻みは２個のインバー
タにおける遅延時間であり、インバータの遅延時間が１
ｎｓであるとすると時間刻みは２ｎｓになる。第１の保
持回路列３２の各保持回路はインバータの出力端子に２
つおきに接続されているので、その出力信号において
“０”及び“１”がそれぞれ連続する。また、第２の保
持回路列３３の各保持回路もまたインバータの出力端子
に２つおきに接続されているので、その出力信号もまた
“０”及び“１”がそれぞれ連続する。

【０１２７】ここで、第１の保持回路列３２の出力信号
及び第２の保持回路列３３の出力信号をひと続きの信号
としてみたとき、信号が“１”から“０”に切り替わる
箇所が時間と共に進んでいるのがわかる。この箇所は信
号の立ち上がりが伝播している位置であり、これを信号
の遷移の位置とすると、例えば、時間４では第４段の遅
延回路の後段のインバータの出力端子であり（表６では
「４」と記す）、時間３５では第３段の遅延回路の前段
のインバータの出力端子である（表６では「／３」と記
す）。

【０１２８】この信号の遷移の位置を認識することによ
って、インバータリング３１を信号の遷移が２回循環す
る間にインバータの遅延時間の２倍の時間を時間刻みと
する６５階調の時間データを得ることができる。

【０１２９】信号変換手段３４は、第１の保持回路列３
２及び第２の保持回路列３３の出力信号から信号の遷移
の位置を検出し、“０，００００００”から“１，００
００００”までの、６５階調を表す７ビットの数値デー
タを出力する。

【０１３０】また、カウンタ３６ａは、第３３段の遅延
回路の出力信号が立ち上がった回数を計数する。

【０１３１】時間差演算回路３５は、カウンタ３６ａの
計数データを上位ビットデータとし、信号変換手段３４
の出力データを下位ビットデータとして、１３ビットの
時間データを求める。表７は、時間差演算回路３５によ
って求められた時間データと時間との関係を表す表であ
る。

【０１３２】

【表７】

【０１３３】ここで、下位ビットデータは７ビットのデ
ータであるが６５階調しか表さないので、単純に上位ビ
ットデータと合わせたのでは時間データに連続性がなく
なる。そこで、以下のようにデータの補正を行う。

【０１３４】下位ビットデータをＡ、上位ビットデータ
をＢとすると、まず、Ａ＋Ｂを求め、これにデータＢを
６ビットシフトしたデータ“Ｂ，００００００”を加算
する。表７において、時間２１１１を例にとると、下位
ビットデータすなわちデータＡは“０，０１１１１１”
であり上位ビットデータすなわちデータＢは“１０００
００”であるので、Ａ＋Ｂは“０，１１１１１１”にな
る。これにデータＢを６ビットシフトしたデータ“１０
００００，００００００”を加算すると、時間データ
“０，１０００００，１１１１１１”が得られる。この
ような補正により、“０，００００００，０００００
０”から“１，００００００，１１１１１１”までの４
１６０（＝６５×２⁶ ）階調の連続した時間データが得
られることになる。

【０１３５】以上説明したように、本実施形態に係る時
間計数回路によると、リング状に接続された奇数個のイ
ンバータからなるインバータリングを用い、しかも各イ
ンバータの出力信号を１つおきに取り出すことによっ
て、各時刻における信号の遷移の位置を常に、信号の立
ち上がりのみ（または立ち下がりのみ）によって検出す
ることができる。これにより時間刻みを一定にすること
ができるので、時間データの精度が向上する。

【０１３６】なお、第１の実施形態において説明した，
信号遷移が循環する差動インバータリングを構成する各
差動インバータの正転出力信号と反転出力信号とを交互
に取り出すことによって、互いのエッジの時間間隔が均
等でありしかも極めて短い複数のパルス信号を生成する
方法や、第２の実施形態において説明した，信号遷移が
循環するインバータリングを構成する各インバータの出
力信号を１つおきに取り出すことによって、互いのエッ
ジの時間間隔が均等でありしかも極めて短い複数のパル
ス信号を生成する方法は、時間計数回路のみに用いられ
るものではなく、時間計数回路とは別の観点からとらえ
た１つの発明とみることができる。

【０１３７】このようなパルス信号生成方法は、今後の
通信技術や信号処理技術等にとって極めて重要なもので
あり、様々な分野での応用が考えられる。この点につい
て補足説明を行う。

【０１３８】データ通信、特にＬＳＩ間のデータ伝送は
年々高速化しているが、画像処理機能をより強化するた
めには現在のデータ伝送速度では不十分とされており、
より高速なデータ伝送を実現するための技術開発が待た
れている。より高速なデータ伝送を実現するための技術
の１つとして、互いのエッジの時間間隔が均等でありし
かも極めて短い複数のパルス信号を出力可能なパルス発
生回路が挙げられる。

【０１３９】例えばパルス幅変調技術では、パルス幅の
持つ情報を得るためにパルスの立ち上がりエッジから立
ち下がりエッジまでの時間を測定するが、この測定に前
記パルス信号生成方法により生成された信号群を用いる
ことができ、前記信号群の各パルス信号の互いのエッジ
の時間間隔を短くできればできるほど、伝送する情報量
を増やすことができる。また、高速に伝送されたデータ
を保持する場合、データ保持の指示信号として前記パル
ス信号生成方法により生成された信号群を用いることが
でき、前記信号群の各パルス信号の互いのエッジの時間
間隔を短くできればできるほど、データ伝送を高速にす
ることができる。

【０１４０】また、各パルス信号のエッジの時間間隔
は、単に短いだけでは不十分であり、短くかつばらつき
が生じず均等であることが必要となる。エッジの時間間
隔にばらつきがあると、パルス幅変調技術では情報の誤
認識が生じ、高速データ伝送ではデータの誤保持が生じ
る。したがって、高速なデータ伝送を実現するために
は、互いのエッジの時間間隔が均等でありしかも極めて
短い複数のパルス信号からなる信号群を生成可能なパル
ス信号生成方法が、必要不可欠になる。

【０１４１】エッジの時間間隔を１ｎｓ以下の短い時間
にするためには、インバータリングを用いて、しかもイ
ンバータリングのインバータ間の任意の端子を出力端子
とするのでなく，全ての端子を出力信号端子とするパル
ス信号生成方法の採用が検討されている。このようなパ
ルス信号生成方法では、各パルス信号のエッジの時間間
隔はインバータ１段当たりの遅延時間となり、このため
エッジの時間間隔を１ｎｓ以下の短い時間にすることも
可能になる。

【０１４２】したがって、このような背景からも分かる
ように、インバータリングを用いて、互いのエッジの時
間間隔が均等でありしかも極めて短い複数のパルス信号
を生成する本発明に係るパルス信号生成方法は、今後の
通信技術や信号処理技術等にとって重要な役割を果たす
ものと考えられる。

【０１４３】なお、本発明に係るパルス信号生成方法で
は、インバータが必ずしもリング状に接続されている必
要はなく、インバータが直列に接続され信号遷移が伝搬
するインバータ列を用いても同様に実現することができ
る。

【０１４４】

【発明の効果】以上のように本発明に係る時間計数回路
によると、一定の時間間隔で順に立ち上がる又は立ち下
がる信号群を用いてパルス信号のエッジ間の時間を測定
することができるので、時間刻みが一定になり精度の高
い時間データを求めることができる。また、複雑な構成
を必要としないので、高精度であり、消費電力が低く且
つ回路面積の小さな時間計数回路を実現することができ
る。

【０１４５】また本発明に係るパルス信号生成方法によ
ると、一定の時間間隔で順に立ち上がる又は立ち下がる
複数のパルス信号を生成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る時間計数回路に
おける主要部回路１０の構成図である。

【図２】図１に示す差動インバータリング１１における
各差動インバータの正転出力信号の変化を示すグラフで
ある。

【図３】図１に示す差動インバータリング１１における
各差動インバータの正転出力信号及び偶数段の差動イン
バータの反転出力信号の変化を示すグラフである。

【図４】差動インバータの構成例を示す回路図である。

【図５】図４に示す差動インバータによって差動インバ
ータリング１１を構成した場合の、各差動インバータの
出力信号の変化のシミュレーションの結果を示すグラフ
である。

【図６】本発明の第１の実施形態に係る時間計数回路の
例を示す構成図である。

【図７】図１に示す差動インバータリング１１における
各差動インバータの出力信号の変化を示す図であり、第
１の信号群及び第２の信号群について、並びに第１及び
第２の信号群の選択について説明するための図である。

【図８】本発明の第１の実施形態に係る時間計数回路の
信号処理を説明するための図であり、各差動インバータ
の出力信号の変化を示す図である。

【図９】本発明の第１の実施形態に係る時間計数回路の
他の例を示す構成図である。

【図１０】本発明の第２の実施形態に係る時間計数回路
の構成図である。

【図１１】従来の時間計数回路の構成を示す回路図であ
る。

【図１２】（ａ）は奇数個の同一のインバータからなる
インバータリングを構成する各インバータの出力信号の
時間変化を示すグラフであり、（ｂ）はインバータの出
力信号の立ち上がり時間と立ち下がり時間とが異なると
き、各インバータにおける遅延時間が異なることを示す
グラフである。

【符号の説明】

１０ 主要部回路 １１ 差動インバータリング（遅延回路リング） １２ 第１の保持回路列 １３ 第２の保持回路列 ２０ エンコーダ（信号変換手段） ２５ 第１のプリエンコーダ ２６ 第２のプリエンコーダ ２７ エンコーダ ３１ インバータリング（遅延回路リング） ３２ 第１の保持回路列 ３３ 第２の保持回路列 ３４ 信号変換手段

フロントページの続き (56)参考文献 特開 平７−183800（ＪＰ，Ａ) 特開 平８−330946（ＪＰ，Ａ) 特開 平９−64742（ＪＰ，Ａ) 特開 平９−196983（ＪＰ，Ａ) 特公 昭58−45214（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G04F 10/04 H03K 23/00 H03K 23/54 H03L 7/099

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 奇数個の差動インバータを、各々の正転
   出力端子と次段の差動インバータの反転入力端子とを接
   続すると共に各々の反転出力端子と次段の差動インバー
   タの正転入力端子とを接続して，リング状に接続するこ
   とによって構成され、発振によって信号の遷移が循環す
   る差動インバータリングと、 前記差動インバータリングにおける奇数段の差動インバ
   ータの正転出力信号及び偶数段の差動インバータの反転
   出力信号からなる第１の信号群，及び前記差動インバー
   タリングにおける奇数段の差動インバータの反転出力信
   号及び偶数段の差動インバータの正転出力信号からなる
   第２の信号群の少なくとも一方を入力とし、この第１及
   び第２の信号群の少なくとも一方を基にして、前記差動
   インバータリングにおける一の時刻の信号の遷移の位置
   を求める計数手段とを備えていることを特徴とする時間
   計数回路。
2. 【請求項２】 請求項１記載の時間計数回路において、 前記計数手段は、前記第１及び第２の信号群を入力と
   し、前記第１及び第２の信号群のうち各信号が順に立ち
   上がる信号群を選択し、選択した信号群を基にして前記
   差動インバータリングにおける一の時刻の信号の遷移の
   位置を求めるものであることを特徴とする時間計数回
   路。
3. 【請求項３】 請求項１記載の時間計数回路において、 前記計数手段は、前記第１及び第２の信号群を入力と
   し、前記第１及び第２の信号群のうち各信号が順に立ち
   下がる信号群を選択し、選択した信号群を基にして前記
   差動インバータリングにおける一の時刻の信号の遷移の
   位置を求めるものであることを特徴とする時間計数回
   路。
4. 【請求項４】 請求項１記載の時間計数回路において、 前記計数手段は、 前記差動インバータリングにおける，奇数段の差動イン
   バータの正転出力端子及び偶数段の差動インバータの反
   転出力端子にそれぞれ接続された複数の保持回路からな
   り、測定対象のパルス信号のエッジのタイミングで、各
   保持回路が接続された差動インバータの出力信号を保持
   し、保持した複数の信号を第１の信号列として出力する
   第１の保持回路列と、 前記差動インバータリングにおける，奇数段の差動イン
   バータの反転出力端子及び偶数段の差動インバータの正
   転出力端子にそれぞれ接続された複数の保持回路からな
   り、前記測定対象のパルス信号のエッジのタイミング
   で、各保持回路が接続された差動インバータの出力信号
   を保持し、保持した複数の信号を第２の信号列として出
   力する第２の保持回路列と、 前記第１の保持回路列から出力された第１の信号列及び
   前記第２の保持回路列から出力された第２の信号列を、
   前記差動インバータリングにおける信号の遷移の位置を
   表す数値データに変換して出力する信号変換手段とを備
   えたものであり、 当該時間計数回路は、前記信号変換手段から出力された
   数値データを基にして、前記測定対象のパルス信号のエ
   ッジ間の時間を求めることを特徴とする時間計数回路。
5. 【請求項５】 請求項４記載の時間計数回路において、 前記信号変換手段は、 前記第１及び第２の信号列において信号が一の論理レベ
   ルから他の論理レベルに変わる箇所を前記差動インバー
   タリングにおける信号の遷移の位置として検知し、検知
   した箇所を表す数値データを求めて出力することを特徴
   とする時間計数回路。
6. 【請求項６】 請求項４記載の時間計数回路において、 前記信号変換手段は、 前記第１の保持回路列から出力された第１の信号列を入
   力とし、この第１の信号列において信号が一の論理レベ
   ルから他の論理レベルに変わる箇所を示す第１のデータ
   を生成して出力する第１のプリエンコーダと、 前記第２の保持回路列から出力された第２の信号列を入
   力とし、この第２の信号列において信号が一の論理レベ
   ルから他の論理レベルに変わる箇所を示す第２のデータ
   を生成して出力する第２のプリエンコーダと、 前記第１のプリエンコーダから出力された第１のデータ
   及び前記第２のプリエンコーダから出力された第２のデ
   ータを入力とし、前記第１のデータ及び第２のデータを
   前記差動インバータリングにおける信号の遷移の位置を
   表す数値データに変換して出力するエンコーダとを備え
   ていることを特徴とする時間計数回路。
7. 【請求項７】 第１及び第２の保持回路列を構成する各
   保持回路は、各差動インバータの出力信号をアナログ信
   号のまま保持する標本化回路であることを特徴とする請
   求項４記載の時間計数回路。
8. 【請求項８】 奇数個のインバータをリング状に接続す
   ることにより構成され、発振によって信号の遷移が循環
   するインバータリングと、 前記インバータリングにおける偶数段のインバータの出
   力信号からなる第１の信号群，及び前記インバータリン
   グにおける奇数段のインバータの出力信号からなる第２
   の信号群の少なくとも一方を入力とし、入力した信号群
   を基にして、前記インバータリングにおける一の時刻の
   信号の遷移の位置を求める計数手段とを備え、 前記計数手段は、 前記インバータリングにおける偶数段のインバータの出
   力端子にそれぞれ接続された複数の保持回路からなり、
   測定対象のパルス信号のエッジのタイミングで、各保持
   回路が接続されたインバータの出力信号を保持し、保持
   した複数の信号を第１の信号列として出力する第１の保
   持回路列と、 前記インバータリングにおける奇数段のインバータの出
   力端子にそれぞれ接続された複数の保持回路からなり、
   前記測定対象のパルス信号のエッジのタイミングで、各
   保持回路が接続されたインバータの出力信号を保持し、
   保持した複数の信号を第２の信号列として出力する第２
   の保持回路列と、 前記第１の保持回路列から出力された第１の信号列及び
   第２の保持回路列から出力された第２の信号列を、前記
   インバータリングにおける信号の遷移の位置を表す数値
   データに変換して出力する信号変換手段とを備えたもの
   であり、 当該時間計数回路は、前記信号変換手段から出力される
   数値データを基にして、前記測定対象のパルス信号のエ
   ッジ間の時間を求めることを特徴とする時間計数回路。
9. 【請求項９】 請求項８記載の時間計数回路において、 前記信号変換手段は、 前記第１及び第２の信号列において、信号が一の論理レ
   ベルから他の論理レベルに変わる箇所を前記インバータ
   リングにおける信号の遷移の位置として検知し、検知し
   た箇所を表す数値データを求めて出力することを特徴と
   する時間計数回路。
10. 【請求項１０】 複数のパルス信号を生成するパルス信
    号生成方法であって、 複数の差動インバータを、各々の正転出力端子と次段の
    差動インバータの反転入力端子とを接続すると共に各々
    の反転出力端子と次段の差動インバータの正転入力端子
    とを接続して直列に接続することによって構成され、信
    号の遷移が伝播する差動インバータ列を用いて、 前記差動インバータ列を構成する差動インバータの正転
    出力信号と反転出力信号とを差動インバータの順に交互
    に取り出し、この取り出した信号を複数のパルス信号と
    することを特徴とするパルス信号生成方法。
11. 【請求項１１】 複数のパルス信号を生成するパルス信
    号生成方法であって、 奇数個の差動インバータを、各々の正転出力端子と次段
    の差動インバータの反転入力端子とを接続すると共に各
    々の反転出力端子と次段の差動インバータの正転入力端
    子とを接続してリング状に接続することによって構成さ
    れ、信号の遷移が循環する差動インバータリングを用い
    て、 前記差動インバータリングを構成する各差動インバータ
    の正転出力信号と反転出力信号とを差動インバータの順
    に交互に取り出し、この取り出した信号を複数のパルス
    信号とすることを特徴とするパルス信号生成方法。
12. 【請求項１２】 請求項１１記載のパルス信号生成方法
    において、 前記差動インバータリングにおける奇数段の差動インバ
    ータの正転出力信号及び偶数段の差動インバータの反転
    出力信号からなる第１の信号群，及び前記差動インバー
    タリングにおける奇数段の差動インバータの反転出力信
    号及び偶数段の差動インバータの正転出力信号からなる
    第２の信号群のうち少なくとも一方を取り出し、取り出
    した信号群を複数のパルス信号とすることを特徴とする
    パルス信号生成方法。