KR100454197B1 - 시간계수회로및펄스신호생성방법 - Google Patents

시간계수회로및펄스신호생성방법 Download PDF

Info

Publication number
KR100454197B1
KR100454197B1 KR1019970006564A KR19970006564A KR100454197B1 KR 100454197 B1 KR100454197 B1 KR 100454197B1 KR 1019970006564 A KR1019970006564 A KR 1019970006564A KR 19970006564 A KR19970006564 A KR 19970006564A KR 100454197 B1 KR100454197 B1 KR 100454197B1
Authority
KR
South Korea
Prior art keywords
signal
inverter
time
differential
output
Prior art date
Application number
KR1019970006564A
Other languages
English (en)
Other versions
KR970068168A (ko
Inventor
유타카 데라다
게이이치 구스모토
아키라 마쓰자와
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR970068168A publication Critical patent/KR970068168A/ko
Application granted granted Critical
Publication of KR100454197B1 publication Critical patent/KR100454197B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명은 시간의 측정 정밀도가 높고 저소비전력이며 회로 규모가 작은 시간 계수 회로를 제공하는 것을 목적으로 하는 시간 계수 회로 및 펄스신호 생성 방법에 관한 것이다. 차동 인버터링(11)은 동일한 구성의 홀수개의 차동 인버터의 비반전 출력단자와 반전 입력단자, 반전 출력단자와 비반전 입력단자가 접속되어 구성되고, 발진에 의하여 신호의 천이가 순환된다. 제 1 유지회로열(12)에 입력되는 홀수단의 비반전 출력신호 및 짝수단의 반전 출력신호로 이루어진 제 1 신호군은 각 차동 인버터에서의 지연시간을 시간 간격으로 하여 차례로 상승 또는 하강한다. 제 2 유지회로열(13)에 입력되는 제 2 신호군도 마찬가지로 일정한 시간 간격으로 차례로 상승 또는 하강한다. 이 때문에, 차동 인버터링(11)을 구성하는 각 차동 인버터 출력신호의 상승시간과 하강시간이 달라져도 시간 측정에서의 시간 간격은 일정하게 된다.

Description

시간 계수 회로 및 펄스신호 생성 방법{TIME COUNTING CIRCUIT AND PULSE SIGNAL GENERATING METHOD}
본 발명은 펄스신호의 펄스 간격 등 시간을 측정하는 시간 계수 회로에 관한 것이다.
펄스신호의 펄스 간격 등 시간을 측정하는 시간 계수 회로는 디지털 통신 등에서의 이용이 기대되고 있다. 최근, 시간 계수 회로를 CMOS 트랜지스터로 구성함으로써 다른 디지털 회로와 같은 칩상에 배치할 수 있게 되었다. 이것은 반도체 장치의 가격을 대폭 삭감한다.
또 시간 계수 회로는 물론 정밀도의 향상 및 동작의 안정화에 의해 FM파의 복조, LSI 펄스신호의 복조 등 다양한 분야로의 응용을 생각할 수 있다. 특히, 작은 시간을 정확하고 안정하게 측정할 수 있는 시간 계수 회로를 LSI의 버스 개수를 대폭 삭감하기 위하여 이용하는 것이 기대된다.
도 11은 종래의 시간 계수 회로의 일례를 도시한 구성도이다. 도 11에 있어서, 51은 인버터링, 52는 유지회로열, 53은 신호 변환수단, 54는 시간차 연산회로, 55a는 카운터, 55b는 카운터출력 유지회로이다. 또, 펄스신호 입력단자로부터는 측정 대상의 펄스신호가 입력되고, 연산결과 출력단자로부터는 입력된 펄스신호의 펄스 간격을 나타내는 데이터가 출력된다.
도 11에 도시된 시간 계수 회로는 2개의 인버터로 된 복수의 지연회로와 3개의 인버터로 된 하나의 지연회로(도 11에서의 마지막 단)를 링 형상으로 접속함으로써 구성된 인버터링(51)을 이용한다. 인버터링(51)은 홀수단의 인버터에 의해 구성되므로, 이른바 발진(oscillation)이 일어나고, 신호의 천이가 시간의 경과와 함께 차례로 움직여 인버터링(51)을 순환한다. 따라서, 각 지연회로의 출력전압의 변화를 보고 시간을 측정할 수 있다.
인버터링(51)을 구성하는 각 지연회로의 출력신호는 측정대상의 펄스신호가 상승하면 유지회로열(52)을 구성하는 플립플롭(FF)에 의하여 각각 유지되고, 신호 변환수단(53)으로 출력된다. 신호 변환수단(53)은 유지회로열(52)의 출력신호를 데이터로 변환하여 시간차 연산회로(54)로 출력한다. 또, 카운터(55a)는 인버터링(51)에서의 신호 천이의 반복회수를 계수하고, 계수 데이터를 카운터 출력 유지회로(55b)를 통하여 시간차 연산회로(54)로 출력한다(전자정보 통신학회, 신학기보,ICD93-77(1993-08), "시간/수치 변환 LSI" 참조).
그러나 종래의 시간 계수 회로에는 다음과 같은 문제가 있다.
인버터링이 발진하기 위해서는 인버터의 개수는 홀수인 것이 필수 조건이다. 또, 신호 처리회로의 구성을 간편하게 하기 위해서는 지연회로의 단수가 2의 제곱인 것이 바람직하다. 이 때문에, 종래의 시간 계수 회로에서는 도 11에 도시된 바와 같이 인버터링이 회로 구성이 다른 지연 회로에 의하여 구성된다.
그런데, 이 경우, 각 단의 지연회로에서의 신호 지연시간을 모두 같게 하는 것이 곤란하다. 또, 각 단의 지연회로에서의 신호 지연시간이 모두 같아지도록 설계하여도 전원 전압이 변동한 경우 회로 구성이 다른 지연회로에서는 신호 지연시간의 변동에 불균형이 생기고, 결과적으로 신호 지연시간이 달라진다.
여기에서, 하나의 인버터를 하나의 지연회로로 간주하여 시간 계수를 하는 것이 고려된다. 즉, 인버터링을 구성하는 모든 인버터의 출력단자에 유지회로를 접속하고, 각 유지회로의 출력신호를 이용하여 시간계수를 하는 것이다.
도 12의 (a)는 홀수개의 동일한 인버터로 된 인버터링을 구성하는 각 단의 인버터 출력신호의 시간변화를 도시한 도면이다. 도 12의 (a)에 있어서, 제 2 단 인버터의 출력신호는 제 1 단 인버터의 출력신호가 상승하고 나서 시간 t1을 경과한 후에 하강하는 것으로 한다. 즉, 제 2 단 인버터에서의 지연시간을 t1로 한다. 마찬가지로, 제 3 단∼제 7 단의 인버터에서의 지연시간을 각각 t2∼t6으로 한다.
여기에서 시각 T1에 있어서, 측정 대상의 펄스신호가 상승하였다고 한다. 이 때, 제 1 단 인버터의 출력신호 및 제 2 단 인버터 출력신호의 논리레벨이 모두 "H"(고) 레벨이 되어 연속하고 있다. 또, 시각 T2에 있어서, 측정 대상의 펄스신호가 다시 상승하였다고 한다. 이 때, 제 6 단 인버터의 출력신호 및 제 7 단 인버터 출력신호의 논리레벨이 모두 "L"(저) 레벨이 되어 연속하고 있다. 이것으로부터 인버터링을 순환하는 신호의 천이는 시각 T1로부터 시각 T2 동안에 제 1 단 인버터로부터 제 6 단 인버터까지 진행한 것을 알았다.
신호의 천이가 제 1 단 인버터로부터 제 6 단 인버터까지 진행하는데 필요한 시간은 제 2∼제 6 인버터의 지연시간의 합에 의하여 구해져 (t1+t2+t3+t 4+t5)이다. 따라서, 펄스폭을 나타내는 시간(T2-Tl)은 (t1+t2+t3+t 4+t5)로 구할 수 있다. 여기에서, 각 인버터의 하나의 단에 대하여 지연시간이 모두 1ns라고 하면 t1=t2= t3=t4=t5=1ns 이므로 시간(T2-Tl) = 5ns가 된다.
여기에서, 인버터링에 의하여 시간 T1으로서 인식되는 시간의 폭은 제 2 단 인버터의 지연시간 t1과 같다. 또, 시간 T2로서 인식되는 시간의 폭은 제 7 단 인버터의 지연시간 t6과 같다. 따라서, 각 인버터의 하나의 단에 대하여 지연시간이 같을 때는 그 지연시간을 시간 간격으로 하여 펄스폭을 측정할 수 있다.
그런데 실제로는 각 인버터의 지연시간을 같게 하는 것은 반드시 용이하지는 않다. 용이하지 않은 이유의 하나는 인버터 출력신호의 상승시간과 하강시간이 반드시 같아지지 않는다는 것이다.
인버터가 CM0S 인버터인 경우, PM0S 트랜지스터의 임계값 전압의 설정과 NMOS 트랜지스터의 임계값 전압의 설정은 다른 공정으로 행할 수 있다. 또, 인버터 출력전압의 상승시간은 주로 PMOS 트랜지스터의 임계값 전압에 의하여 결정되고, 인버터 출력전압의 하강시간은 주로 NMOS 트랜지스터의 임계값 전압에 의하여 결정된다. 따라서, 인버터 출력전압의 상승시간과 하강시간이 다른 것은 제조 공정에 유래하여 일어나는 것으로, 통상적인 현상이다.
도 12의 (b)는 인버터 출력신호의 상승시간과 하강시간이 다를 때 각 단의 인버터에서의 지연시간이 다른 것을 설명하기 위한 설명도이다. 도 12의 (b)에 있어서, 횡축은 시간, 종축은 전압이고, 전압 VDD 는 전원전압을 나타내며, 전압 VT 는 각 인버터에 접속된 유지회로의 임계값 전압을 나타낸다. 실선의 그래프는 인버터링 구성하는 각 인버터 출력신호의 변화를 나타내고, 그래프의 상승 또는 하강의 위치에 기록한 숫자는 인버터의 단수를 나타낸다. 유지회로는 입력전압이 임계값 전압 VT 보다 높을 때 논리레벨 "1"로서 유지되는 한편, 임계값 전압 VT 보다 낮을 때 논리레벨 "0"으로서 유지된다.
도 12의 (b)에 도시된 바와 같이, 인버터 출력신호의 상승시간보다 하강의 시간 쪽이 길 때 지연시간 tl, t3 및 t5는 1ns보다 길어지고, t2, t4 및 t6은 1ns보다 짧아진다.
예를 들면, t1 = t3 = t5 = 1.5ns, t2 = t4 = t 6 = O.5ns 가 된다고 하면 시각 T1로 하여 인식되는 시간의 폭은 1.5ns로 되고, 시각 T2로 하여 인식되는 시간의 폭은 0.5ns로 된다. 이것은 시간의 측정 정밀도가 일정하지 않은 것을 의미한다.
또 만일 상승시간과 하강시간이 같은 인버터링을 제조할 수 있어도 실제로는 전원 전압 변동이나 온도 변화에 따라 유지회로의 임계값 전압이 변동하므로 각 단의 인버터의 지연시간은 일정하지 않다. 이 문제를 해소하기 위해서 전원 전압 변동이나 온도 변화를 검지하여 인버터링을 제어하는 수단이 시간계수 회로내에 필요하게 되지만, 그 만큼 회로 규모가 커지고 소비전력도 증대한다.
상기한 문제를 감안하여, 본 발명은 시간의 측정 정밀도가 높고 소비전력이 낮으면서 회로 규모가 작은 시간 계수 회로를 제공하는 것을 목적으로 한다.
상기의 목적달성을 위하여, 제 1 발명이 강구한 해결수단은, 복수의 지연회로로 이루어지고 발진에 의하여 신호의 천이가 순환되는 지연회로 링을 포함한 시간 계수 회로에 있어서, 상기 지연회로 링은 일정한 시간 간격으로 차례로 상승하거나 하강하는 복수의 신호로 이루어진 신호군을 출력 가능하게 하고, 당해 신호군으로부터 상기 지연회로 링에서의 각 시각의 신호 천이 위치를 검출함으로써 상기 지연회로 링을 구성하는 회로의 출력신호의 상승시간과 하강시간이 달라져도 정밀도가 높은 시간 데이터를 구할 수 있다.
제 2 발명이 강구한 해결수단은, 제 1 발명을 구체화한 것으로서 시간 계수 회로로서 홀수개의 차동 인버터를 각각의 비반전 출력단자와 다음 단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 비반전 입력단자를 접속하여 링 형상으로 접속함으로써 구성되고, 발진에 의하여 신호의 천이가 순환되는 차동 인버터링과, 상기 차동 인버터링에서의 홀수단의 차동 인버터의 비반전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호로 이루어진 제 1 신호군 및 상기 차동 인버터링에서의 홀수단의 차동 인버터의 반전 출력신호 및 짝수단의 차동 인버터의 비반전 출력신호로 이루어진 제 2 신호군 중 적어도 한쪽을 입력으로 하고, 이 제 1 및 제 2 신호군 중 적어도 한 쪽을 기초로 하여 상기 차동 인버터링에서의 한 시각의 신호 천이위치를 구하는 계수수단을 포함하는 것이다.
제 2 발명에 의해 차동 인버터링은 발진하고 있으므로, 어느 단의 차동 인버터의 비반전 출력신호가 상승하고 반전 출력신호가 하강하면 차동 인버터에서의 지연시간을 경과한 후, 다음 단의 차동 인버터의 비반전 출력신호가 하강하고 반전 출력신호가 상승한다. 제 1 신호군은 홀수단의 차동 인버터 비반전 출력신호 및 홀수단의 차동 인버터 반전 출력신호로 이루어지므로 제 1 신호군의 각 신호는 시간과 함께 차례로 상승 또는 하강한다. 또, 제 2 신호군은 홀수단의 차동 인버터의 반전 출력신호 및 짝수단의 차동 인버터의 비반전 출력신호로 이루어지므로 제 2 신호군의 각 신호는 시간과 함께 차례차례 상승 또는 하강한다.
여기에서, 각 차동 인버터는 같은 구성으로 이루어지고 지연시간은 각각 같은 것으로 하면 제 1 신호군의 각 신호는 일정한 시간 간격으로 차례로 상승하거나 하강하게 되고, 제 2 신호군의 각 신호 또한 일정한 시간 간격으로 차례로 상승하거나 하강하게 된다. 따라서, 계수수단에 의하여 제 1 및 제 2 신호군 중 적어도 한쪽으로부터 상기 차동 인버터링에서의 한 시각의 신호 천이 위치를 검출함으로써 차동 인버터 출력신호의 상승시간과 하강시간이 달라져도 정밀도가 높은 시간 데이터를 구할 수 있다.
그리고 제 3 발명에서는 상기 제 2 발명에서의 계수수단이 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 상승하는 신호군을 선택하고, 선택된 신호군을 기초로 하여 상기 차동 인버터링에서의 한 시각의 신호 천이 위치를 구하는 것으로 한다.
제 3 발명에 의해, 계수수단은 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 상승하는 신호군을 선택함으로써 일정한 시간 간격으로 차례로 상승하는 신호군을 얻을 수 있으므로, 차동 인버터 출력신호의 상승시간과 하강시간이 달라져도 정밀도가 높은 시간 데이터를 항상 구할 수 있다.
또 제 4 발명에서는 상기 제 2 발명에서의 계수수단이 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 하강하는 신호군을 선택하고, 선택된 신호군을 기초로 하여 상기 차동 인버터링에서의 한 시각의 신호 천이 위치를 구하는 것으로 한다.
제 4 발명에 의해, 계수수단은 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 하강하는 신호군을 선택함으로써 일정한 시간 간격으로 차례로 하강하는 신호군을 얻을 수 있으므로, 차동 인버터 출력신호의 상승시간과 하강시간이 달라져도 정밀도가 높은 시간 데이터를 항상 구할 수 있다.
또 제 5 발명에서는 상기 제 2 발명의 시간 계수 회로에서의 계수수단이 상기 차동 인버터링에서의 홀수단 차동 인버터의 비반전 출력단자 및 짝수단 차동 인버터의 반전 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 측정 대상인 펄스신호의 에지 타이밍으로 각 유지회로가 접속된 차동 인버터의 출력신호를 유지하고, 유지된 복수의 신호를 제 1 신호열로서 출력하는 제 1 유지회로열과; 상기 차동 인버터링에서의 홀수단 차동 인버터의 반전 출력단자 및 짝수단 차동 인버터의 비반전 출력단자에 각각 접속된 복수의 유지회로로 이루어지며, 상기 측정 대상인 펄스신호의 에지 타이밍으로 각 유지회로가 접속된 차동 인버터의 출력신호를 유지하고, 유지된 복수의 신호를 제 2 신호열로서 출력하는 제 2 유지회로열과; 상기 제 1 유지회로열로부터 출력된 제 1 신호열 및 상기 제2 유지회로열로부터 출력된 제 2 신호열을 상기 차동 인버터링에서의 신호 천이위치를 나타내는 수치 데이터로 변환하여 출력하는 신호 변환수단을 포함한 것으로 하고, 당해 시간 계수 회로는 상기 신호 변환수단으로부터 출력된 수치 데이터를 기초로 하여 상기 측정 대상인 펄스신호의 에지 사이의 시간을 구하는 것으로 한다.
제 5 발명에 의해, 제 1 유지회로열에 입력되는 홀수단의 차동 인버터 비반전 출력신호 및 짝수단의 차동 인버터 반전 출력신호, 즉 제 1 신호군은 일정한 시간 간격으로 차례로 상승 또는 하강한다. 마찬가지로, 제 2 유지회로열에 입력되는 홀수단의 차동 인버터 반전 출력신호 및 짝수단의 차동 인버터 비반전 출력신호, 즉 제 2 신호군 또한 일정한 시간 간격으로 차례로 상승 또는 하강한다. 측정 대상인 펄스신호의 에지 타이밍에서의 차동 인버터링의 신호 천이위치는 측정 대상인 펄스신호의 에지 타이밍으로 제 1 및 제 2 유지회로열에 의하여 유지된 제 1 및 제 2 신호열을 기초로 하여 구해진다. 이 때문에, 차동 인버터 출력신호의 상승시간과 하강시간이 달라져도 측정 대상인 펄스신호의 에지타이밍을 예측하는 시간 간격은 항상 일정하게 된다. 제 1 및 제 2 신호열은 신호 변환수단에 의하여 차동 인버터링에서의 신호 천이 위치를 나타내는 수치 데이터로 변환되고, 상기 수치 데이터를 기초로 하여 측정 대상인 펄스신호의 에지 사이의 시간이 연산되므로 정밀도가 높은 시간 측정이 실현된다.
제 6 발명에서는 상기 제 5 발명에서의 신호 변환수단이 상기 제 1 신호열 및 제 2 신호열에서 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 상기 차동 인버터링에서의 신호 천이 위치로서 검지하고, 검지된 위치를 나타내는 수치 데이터를 구하여 출력하는 것으로 한다.
또 제 7 발명에서는 상기 제 5 발명에서의 신호 변환수단이 상기 제 1 유지회로열로부터 출력된 제 1 신호열을 입력으로 하여 상기 제 1 신호열에서 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 나타내는 제 1 데이터를 생성하여 출력하는 제 1 프리인코더와, 상기 제 2 유지회로열로부터 출력된 제 2 신호열을 입력으로 하여 상기 제 2 신호열에서 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 나타내는 제 2 데이터를 생성하여 출력하는 제 2 프리인코더와, 상기 제 1 프리인코더로부터 출력된 제 1 데이터 및 상기 제 2 프리인코더로부터 출력된 제 2 데이터를 입력으로 하여 상기 제 1 데이터 및 제 2 데이터를 상기 차동 인버터링에서의 신호 천이 위치를 나타내는 수치데이터로 변환하여 출력하는 인코더를 포함한 것으로 한다.
또 제 8 발명에서는 상기 제 5 발명에서의 제 1 및 제 2 유지회로열을 구성하는 각 유지회로가 각 차동 인버터의 출력신호를 아날로그 신호 그대로 유지하는 표본화 회로인 것으로 한다.
또 제 9 발명이 강구한 해결수단은 제 1 발명을 구체화한 것으로서, 시간 계수 회로로서 홀수개의 인버터를 링 형상으로 접속함으로써 구성되며, 발진에 의하여 신호의 천이가 순환되는 인버터링과, 상기 인버터링에서의 짝수단의 인버터 출력신호로 된 제 1 신호군 및 상기 인버터링에서의 홀수단의 인버터 출력신호로 된 제 2 신호군 중 적어도 한쪽을 입력으로 하고, 입력한 신호군을 기초로 하여 상기 인버터링에서의 한 시각의 신호 천이 위치를 구하는 계수수단을 포함하는 것으로 한다.
제 9 발명에 의해, 인버터링은 발진하고 있으므로 어느 인버터의 입력신호가 상승하면 인버터에서의 지연시간을 경과한 후 출력신호가 하강한다. 제 1 신호군은 짝수단의 인버터 출력신호로 이루어지므로 제 1 신호군의 각 신호는 시간과 함께 차례로 상승 또는 하강한다. 또, 제 2 신호군은 홀수단의 인버터 출력신호로 이루어지므로 제 2 신호군의 각 신호는 시간과 함께 차례로 상승 또는 하강한다. 여기에서, 각 인버터는 같은 구성으로 이루어지고 지연시간을 각각 같은 것으로 하면 제 1 신호군의 각 신호는 일정한 시간 간격으로 차례로 상승 또는 하강하고, 제 2 신호군의 각 신호 또한 일정한 시간 간격으로 차례로 상승 또는 하강한다. 따라서, 제 1 및 제 2 신호군 중 적어도 한쪽으로부터 상기 인버터링에서의 한 시각의 신호 천이 위치를 검출함으로써 인버터 출력신호의 상승시간과 하강시간이 달라져도 정밀도가 높은 시간 데이터를 구할 수 있다.
그리고, 제 10 발명에서는 상기 제 9 발명의 시간 계수 회로에서의 계수수단이 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 상승되는 신호군을 선택하고, 선택된 신호군을 기초로 하여 상기 인버터링에서의 한 시각의 신호 천이 위치를 구하는 것으로 한다.
제 10 발명에 의해, 계수수단은 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 상승하는 신호군을 선택함으로써 일정한 시간 간격으로 차례로 상승하는 신호군을 얻을 수 있으므로 인버터 출력신호의 상승시간과 하강시간이 달라져도 정밀도가 높은 시간 데이터를 항상 구할 수 있다.
또 제 11 발명에서는 상기 제 9 발명의 시간 계수 회로에서의 계수수단이 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 하강하는 신호군을 선택하고, 선택된 신호군을 기초로 하여 상기 인버터링에서의 한 시각의 신호 천이 위치를 구하는 것으로 한다.
제 11 발명에 의해, 계수수단은 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 하강하는 신호군을 선택함으로써 일정한 시간 간격으로 차례로 하강하는 신호군을 얻을 수 있으므로 인버터 출력신호의 상승시간과 하강시간이 달라져도 정밀도가 높은 시간 데이터를 항상 구할 수 있다.
또 제 12 발명에서는 상기 제 9 발명의 시간 계수 회로에서의 계수수단이 상기 인버터링에서의 짝수단 인버터의 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 측정 대상인 펄스신호의 에지타이밍으로 각 유지회로가 접속된 인버터의 출력신호를 유지하고, 유지된 복수의 신호를 제 1 신호열로서 출력하는 제 1 유지회로열과; 상기 인버터링에서의 홀수단 인버터의 출력단자에 각각 접속된 복수의 유지회로로 이루어지며, 상기 측정대상인 펄스신호의 에지타이밍으로 각 유지회로가 접속된 인버터의 출력신호를 유지하고, 유지된 복수의 신호를 제 2 신호열로서 출력하는 제 2 유지회로열과; 상기 제 1 유지회로열로부터 출력된 제 1 신호열 및 제 2 유지회로열로부터 출력된 제 2 신호열을 상기 인버터링에서의 신호 천이 위치를 나타내는 수치 데이터로 변환하여 출력하는 신호 변환수단을 포함하는 것이고, 당해 시간 계수 회로는 상기 신호 변환수단으로부터 출력되는 수치 데이터를 기초로 하여 상기 측정 대상인 펄스신호의 에지 사이의 시간을 구하는 것으로 한다.
제 12 발명에 의해, 제 1 유지회로열에 입력되는 짝수단의 인버터 출력신호, 즉 제 1 신호군은 일정한 시간 간격으로 차례로 상승 또는 하강한다. 마찬가지로, 제 2 유지회로열에 입력되는 홀수단의 인버터 출력신호, 즉 제 2 신호군 또한 일정한 시간 간격으로 차례로 상승 또는 하강한다. 측정 대상인 펄스신호의 에지타이밍에서의 인버터링의 신호 천이 위치는 측정 대상인 펄스신호의 에지타이밍으로 제 1 및 제 2 유지회로열에 의하여 유지된 제 1 및 제 2 신호열을 기초로 하여 구해진다. 이 때문에, 인버터 출력신호의 상승시간과 하강시간이 달라져도 측정 대상인 펄스신호의 에지타이밍을 예측하는 시간 간격은 항상 일정하게 된다. 제 1 및 제 2 신호열은 신호 변환수단에 의하여 인버터링에서의 신호 천이 위치를 나타내는 수치 데이터로 변환되고, 상기 수치 데이터를 기초로 하여 측정 대상인 펄스신호의 에지 사이의 시간을 구할 수 있으므로 정밀도가 높은 시간 측정이 실현된다.
제 13 발명에서는 상기 제 12 발명에서의 신호 변환수단이 상기 제1 신호열 및 제 2 신호열에 있어서, 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 상기 인버터링에서의 신호 천이 위치로서 검지하고, 검지된 위치를 나타내는 수치 데이터를 구하여 출력하는 것으로 한다.
제 14 발명이 강구한 해결수단은 복수의 펄스신호를 생성하는 펄스신호 생성 방법으로서, 복수의 차동 인버터를 각각의 비반전 출력단자와 다음단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 비반전 입력단자를 접속하여 직렬로 접속함으로써 구성되고, 신호의 천이가 전파하는 차동 인버터열을 이용하여 상기 차동 인버터열을 구성하는 차동 인버터의 비반전 출력신호와 반전 출력신호를 차동 인버터의 순서로 번갈아 인출하고, 상기 인출된 신호를 복수의 펄스신호로 하는 것이다.
제 14 발명에 의해, 차례로 상승하거나 하강하는 복수의 펄스신호가 얻어지고, 각 차동 인버터가 같은 구성으로 이루어져 지연시간이 각각 같아질 때 복수의 펄스신호의 상승 에지 또는 하강 에지의 시간 간격은 일정하게 된다.
또 제 15 발명이 강구한 해결수단은 복수의 펄스신호를 생성하는 펄스신호 생성 방법으로서, 홀수개의 인버터를 링 형상으로 접속함으로써 구성되고, 신호의 천이가 순환하는 인버터링을 이용하여 상기 인버터링을 구성하는 각 인버터의 출력신호를 인버터 하나 걸러 인출하고, 상기 인출된 신호를 복수의 펄스신호로 하는 것이다.
제 15 발명에 의해, 차례로 상승하거나 하강하는 복수의 펄스신호가 얻어지고, 각 인버터가 같은 구성으로 이루어져 지연시간이 각각 같아질 때 복수의 펄스신호의 상승 에지 또는 하강 에지의 시간 간격은 일정하게 된다.
또 제 16 발명이 강구한 해결수단은, 복수의 펄스신호를 생성하는 펄스신호 생성 방법으로서, 홀수개의 차동 인버터를 각각의 비반전 출력단자와 다음 단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 비반전 입력단자를 접속하여 링 형상으로 접속함으로써 구성되고, 신호의 천이가 순환하는 차동 인버터링을 이용하여 상기 차동 인버터 링을 구성하는 각 차동 인버터의 비반전 출력신호와 반전 출력신호를 차동 인버터의 순서로 번갈아 인출하고, 상기 인출된 신호를 복수의 펄스신호로 하는 것이다.
제 16 발명에 의해, 차례로 상승하거나 하강하는 복수의 펄스신호가 얻어지고, 각 차동 인버터가 같은 구성으로 이루어져 지연시간이 각각 같아질 때 복수의 펄스신호의 상승 에지 또는 하강 에지의 시간 간격은 일정하게 된다.
그리고, 제 17 발명에서는, 상기 제 16 발명의 펄스신호 생성 방법에 있어서, 상기 차동 인버터링에서의 홀수단 차동 인버터의 비반전 출력신호 및 짝수단 차동 인버터의 반전 출력신호로 이루어진 제 1 신호군 및 상기 차동 인버터링에서의 홀수단 차동 인버터의 반전 출력신호 및 짝수단 차동 인버터의 비반전 출력신호로 이루어진 제 2 신호군 중 적어도 한 쪽을 인출하고, 인출된 신호군을 복수의 펄스신호로 하는 것이다.
또 제 18 발명이 강구한 해결 수단은, 인버터를 직렬로 접속함으로써 구성되고, 신호의 천이가 전파하는 인버터열을 이용하여 복수의 펄스신호를 생성하는 펄스신호 생성 방법으로서, 상기 인버터열을 구성하는 인버터 출력신호의 상승시간과 하강시간 사이에 상기 복수의 펄스신호 상호간의 에지 간격에 있어서의 설계 사양에 대하여 실질적으로 악영향을 미칠 정도의 차이가 있을 때 상기 인버터열을 구성하는 인버터의 출력신호를 인버터 하나 걸러 인출하고, 상기 인출된 신호를 복수의 펄스신호로 하는 것이다.
제 18 발명에 의해 차례로 상승하거나 하강하는 복수의 펄스신호가 얻어지고, 각 인버터가 같은 구성으로 이루어져 지연시간이 각각 같을 때 인버터 출력신호의 상승시간과 하강시간 사이에 상기 복수의 펄스신호 상호간의 에지 간격에 있어서의 설계 사양에 대해서 실질적으로 악영향을 미칠 정도의 차이가 있어도 복수의 펄스신호의 상승 에지 또는 하강 에지의 시간 간격은 일정하게 된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 본 발명의 각 실시예에 의한 반도체 장치 및 그 제조 방법에 대하여 도면을 참조하면서 셜명하기로 한다.
( 제 1 실시예 )
도 1은 본 발명의 제 1 실시예에 의한 시간 계수 회로의 주요부 구성도이다. 도 1에 있어서, 도면부호 11은 지연회로 링으로서의 차동 인버터링, 12는 제 1 유지회로열, 13은 제 2 유지회로열, 14a는 카운터, 14b는 카운터 출력 유지회로, 15는 위상 비교기, 16은 루프 필터, 17은 발진기 제어회로, 18a는 기준 펄스신호입력단자, 18b는 측정대상의 펄스신호 입력단자, 18c는 반복회수 데이터 출력단자, P1∼P33은 제 1 유지회로열(12)의 신호 출력단자, Q1∼Q33은 제 2 유지회로열(13)의 신호 출력단자이다.
차동 인버터링(11)은 동일한 구성으로 된 33(=25+1)개의 차동 인버터를 링 형상으로 접속함으로써 구성된다. 각 단의 차동 인버터의 출력단자 중, 비반전 출력단자는 다음 단의 차동 인버터의 반전 입력단자에 접속되고, 반전 출력단자는 다음 단의 차동 인버터의 비반전 입력단자에 접속된다. 또, 마지막 단(제 33 단)의 차동 인버터 출력단자인 비반전 출력단자는 제 1 단의 차동 인버터의 반전 입력단자에 접속되고, 반전 출력단자는 제 1 단의 차동 인버터의 비반전 입력단자에 접속된다. 이 때문에, 상기 차동 인버터링(11)은 발진하여 신호의 천이가 순환한다.
제 1 유지회로열(12)은 홀수단의 차동 인버터의 비반전 출력단자 및 짝수단의 차동 인버터의 반전 출력단자에 각각 접속된 33개의 유지회로로 이루어진다. 또, 제 2 유지회로열(13)은 홀수단의 차동 인버터의 반전 출력단자 및 짝수단의 차동 인버터의 비반전 출력단자에 각각 접속된 33개의 유지회로로 이루어진다. 각 유지회로는 펄스신호 입력단자(18b)로부터 입력된 측정대상의 펄스신호가 상승하면 접속된 차동 인버터의 출력단자에서의 신호를 유지하여 신호 출력단자 P1∼P33 및 Q1∼Q33으로부터 각각 출력한다.
카운터(14a)는 제 33단의 차동 인버터의 비반전 출력단자에 접속되고, 차동인버터링(11)을 순환하는 신호의 천이 반복회수를 계수한다. 카운터 출력 유지회로(14b)는 펄스신호 입력단자(18b)로부터 입력된 측정대상의 펄스신호가 상승하면 카운터(14a)의 계수 데이터를 유지하여 반복회수 데이터 출력단자(18c)로 출력한다.
또 위상 비교기(15), 루프 필터(16) 및 발진기 제어회로(17)에 의하여 각 차동 인버터의 지연 시간이 제어된다. 위상 비교기(15)는 기준 펄스신호 입력단자(18a)로부터 입력된 기준 펄스신호와, 제 33 단의 차동 인버터 비반전 출력신호의 위상차를 검출한다. 루프 필터(16)는 펄스 파형의 형태로 출력된 위상 비교기(15)의 출력신호를 평균화하여 얻어진 진압을 출력한다. 발진기 제어회로(17)는 루프 필터(16)로부터 출력된 전압을 기초로 하여 각 차동 인버터의 지연시간을 조정한다. 각 차동 인버터의 지연시간은 기준 펄스신호와 제 33 단의 차동인버터의 비반전 출력신호의 위상이 같아질 때까지 계속하여 조정된다.
따라서, 기준 펄스신호의 주파수와 제 33 단의 차동 인버터 출력신호의 주파수는 같아진다. 기준 펄스신호로서 주파수가 일정한 수정 발진기의 출력 펄스신호를 이용함으로써 차동 인버터링(11)을 일정한 주파수로 발진시킬 수 있고 각 차동 인버터의 지연시간도 정확하게 제어할 수 있다.
도 2는 차동 인버터링(11)을 구성하는 각 차동 인버터의 비반전 출력신호의 변화를 도시한 그래프이다. 도 2에 있어서, 횡축은 시간, 종축은 전압이고, VDD 는 전원전압, VT 는 제 1 유지회로열(12) 및 제 2 유지회로열(13)을 구성하는 각 유지회로의 임계값 전압, GND는 접지전위이다. 또, 도면 중 실선의 그래프의 상승 또는 하강의 위치에 기록한 숫자는 비반전 출력신호를 출력하는 차동 인버터의 단수를 나타낸다.
도 2에 도시된 바와 같이, 제 1 단의 차동 인버터의 비반전 출력신호가 상승하면 계속하여 제 2 단의 차동 인버터의 비반전 출력신호는 하강하고, 제 2 단의 차동 인버터의 비반전 출력신호가 하강하면 계속하여 제 3 단의 차동 인버터의 비반전 출력신호가 상승하도록 신호의 천이가 진행된다.
그런데 각 차동 인버터 출력신호의 상승시간과 하강시간은 반드시 같아지지 않는다. 여기에는 전술한 CMOS 인버터에 대하여 설명한 것과 같은 제조공정에서 유래하는 원인과 차동 인버터의 회로 구성에서 유래하는 원인이 있다. 차동 인버터의 회로 구성에서 유래하는 원인에 대해서는 다음에 설명하기로 한다.
출력신호의 상승시간과 하강시간이 다르기 때문에 각 단의 지연시간 tl∼t6 은 같아지지 않는다. 또, 유지회로의 임계값 전압 VT 의 변동에 의하여 지연시간 t1∼t6 은 각각 변동하게 된다.
도 3은 도 2에 도시된 신호의 변화 이외에 짝수단 차동 인버터의 반전 출력신호의 변화를 도시한 그래프이다. 도 3에 있어서, 반전 출력신호의 변화는 일점쇄선으로 나타내고, 일점쇄선 그래프의 상승 위치에 기록한 상부의 바에 대한 숫자는 반전 출력신호를 출력하는 차동 인버터의 단수를 나타낸다. 도 3에 도시된 바와 같이 홀수단의 차동 인버터의 비반전 출력신호와 짝수단의 차동 인버터의 반전 출력신호는 모두 상승 신호가 된다.
따라서, 홀수단의 차동 인버터의 비반전 출력신호와 짝수단의 차동 인버터의 반전 출력신호를 시간 계수에 이용하면 각 단의 지연시간 t1∼t6은 같아진다. 또, 유지회로의 임계값 전압 VT 의 변동에 의해서도 지연시간 t1∼t6은 변동되지 않는다. 본 실시예에 의한 시간 계수 회로는 이 점을 이용하여 시간 계수의 정밀도를 향상시키는 것이다.
여기에서 차동 인버터의 회로 구성에서 유래하는 차동 인버터 출력신호의 상승시간과 하강시간이 같아지지 않는 원인에 대하여 설명하기로 한다.
도 4는 차동 인버터의 대표적인 회로 구성을 도시한 회로도이다. 도 4에 도시된 차동 인버터는 3개의 PMOS 트랜지스터(MP1∼MP3) 및 4개의 NMOS 트랜지스터(MN1∼MN4)로 구성된다. 41a는 비반전 입력단자, 41b는 반전 입력단자, 42a는 비반전 출력단자, 42b는 반전 출력단자이고, 도 1에 도시된 바와 같은 차동 인버터링(11)에 이용될 때 비반전 입력단자(41a)는 전단의 차동 인버터의 반전 출력단자(42b)에 접속되고, 반전 입력단자(41b)는 전단의 차동 인버터의 비반전 출력단자(42a)에 접속되며, 비반전 출력단자(42a)는 다음 단의 차동 인버터의 반전 입력단자(41b)에 접속되고, 반전 출력단자(42b)는 다음 단의 차동 인버터의 비반전 입력단자(41a)에 접속된다. 또, 차동 인버터에서의 지연시간은 제어단자(43)에 인가된 전압에 의하여 조정되고, 상기 차동 인버터가 차동 인버터링(11)에 이용될 때 제어단자(43)에는 발진기 제어회로(17)로부터 출력된 전압이 인가된다. 또, 단자(44)에는 일정한 전위가 인가된다.
여기에서는 설명을 위하여 비반전 출력단자(42a)에는 커패시터(C1)가 접속되고, 반전 출력단자(42b)에는 커패시터(C2)가 접속되며, 제어단자(43)에는 일정한 전압이 인가되는 것으로 한다.
지금부터 비반전 입력단자(41a)에는 상승신호가 입력됨과 동시에 반전 입력단자(41b)에는 하강신호가 입력되는 것으로 한다.
비반전 입력단자(41a)의 전위가 "L"레벨일 때 PMOS 트랜지스터(MP2)는 도통상태이고, 비반전 출력단자(42a)의 전위는 "H"레벨이다. 또, 반전 입력단자(41b)의 전위가 "H"레벨일 때 PMOS 트랜지스터(MP3)는 비도통 상태이고 반전 출력단자(42b)의 전위는 "L"레벨이다.
비반전 입력단자(41a)의 전위가 "H"레벨이 되면 PMOS 트랜지스터(MP2)는 비도통 상태로 변한다. 이 때, 비반전 출력단자(42a)에 접속된 커패시터(C1)에 축적된 전하는 NMOS 트랜지스터(MNl,MN3)를 통과하여 흘러 나가지만 NMOS 트랜지스터(MN1, MN3)는 비선형 저항으로서 작용하여 흐르는 전류는 비반전 출력단자(42a)의 전압에 의하여 변하게 된다.
또 반전 입력단자(41b)의 전위가 "L"레벨이 되면 PMOS 트랜지스터(MP3)는 도통상태로 변한다. 이 때, 정전류원인 PMOS 트랜지스터(MP1)로부터의 전류가 반전 출력단자(42b)에 접속된 커패시터(C2)로 흘러 들어오고, 반전 출력단자(42b)의 전압은 거의 일정한 속도로 상승한다.
즉, 비반전 출력단자(42a)의 전압은 비선형 전류에 의한 커패시터의 방전으로 하강하는 한편, 반전 출력단자(42b)의 전압은 일정 전류에 의한 커패시터의 충전으로 상승한다. 이와 같이 출력신호의 상승시간과 하강시간이 다른 현상에 의하여 결정되므로 이들의 시간은 같아지지 않는다.
도 5는 도 4에 도시된 차동 인버터로 차동 인버터링(11)을 구성한 경우, 각 차동 인버터의 출력신호 변화의 시뮬레이션 결과를 도시한 그래프이다. 이용된 시뮬레이션 도구는 Spectre(Ver4.3.2.30, CADENCE사)이고, 트랜지스터의 모델은 BSlM1이다. 표 1은 차동 인버터를 구성하는 각 트랜지스터의 파라미터이다.
Figure PAT00001
또, 전원전압은 5V, 온도는 27℃로 한다. 도 5에 있어서, 횡축은 시간[ns], 종축은 전압[V]이며, 각 그래프의 숫자는 차동 인버터의 단의 개수를 나타내고, 숫자 위에 바를 붙인 것은 반전 출력신호를 나타내며, 바를 붙이지 않은 것은 비반전 출력신호를 나타낸다.
도 5로부터 알 수 있는 바와 같이, 각 신호의 상승시간과 하강시간은 크게 달라져 있으나, 상승시간끼리는 거의 같고, 하강시간끼리 또한 거의 같다. 이 때문에 상승신호만에 의한 지연시간 A, B, C는 각각 같고, 하강신호만에 의한 지연시간 D, E, F 또한 각각 같아진다.
따라서, 각 단의 차동 인버터의 비반전 출력신호와 반전 출력신호를 번갈아 인출함으로써 상승신호만으로 조합되면서 상승 타이밍이 등간격인 펄스신호의 조합을 얻을 수 있게 된다.
인버터 출력신호의 상승시간과 하강시간이 반드시 같아지지 않는다는 문제에 대하여 보충 설명하기로 한다.
인버터 출력신호의 상승시간과 하강시간이 반드시 같아지지 않는다는 문제는 전원전압의 저전압화(예를들면 5V로부터 3V로)에 따라 더욱 심하게 나타난다.
전원전압이 낮아지면 전원과 접지 사이에 중첩할 수 있는 트랜지스터의 개수가 적어진다. 구체적으로 전원전압이 5V일 때는 4개의 트랜지스터를 중첩할 수 있었으나 전원전압이 3V일 때는 중첩할 수 있는 트랜지스터는 3개가 한계가 된다. 전원전압이 3V로 저하됨으로써 중첩할 수 있는 트랜지스터의 개수가 적어지게 되어 인버터링의 지연시간에 대하여 다음과 같은 문제가 발생된다.
인버터에 있어서 신호를 반전하는 기능을 실현하기 위하여 적어도 2개의 트랜지스터를 중첩시켜야만 하고, 또 신호의 전파 속도를 조정하기 위하여 다른 트랜지스터를 중첩할 필요가 있다. 그런데, 하나의 트랜지스터를 중첩하는 것만으로는 출력신호의 상승 속도 또는 하강 속도 중 어느 한쪽밖에 조정할 수 없고, 출력신호의 상승 속도 및 하강 속도의 양쪽을 조정하기 위해서는 2개의 트랜지스터를 중첩할 필요가 있다. 즉, 인버터링에 있어서 신호의 전파 속도를 조정할 수 있도록 하기 위해서는 각 인버터에서 신호를 반전하는 기능을 실현하는 2개의 트랜지스터와 출력신호의 상승 속도 및 하강 속도의 양쪽을 조정하는 2개의 트랜지스터 총 4개의 트랜지스터를 중첩할 필요가 있다.
그런데 상술한 바와 같이 전원전압이 3V가 되면 중첩할 수 있는 트랜지스터는 3개가 한계가 되기 때문에 인버터에서 신호의 전파 속도를 조정하는 트랜지스터는 1개밖에 중첩할 수 없게 된다. 그 이유는, 신호를 반전시키는 기능을 실현하는 2개의 트랜지스터는 인버터에 있어서 필수적인 것이기 때문이다. 신호의 전파 속도를 조정하는 1개의 트랜지스터를 출력신호의 상승 속도의 조정용으로 이용한 경우, 출력신호의 상승에 대해서는 상기 트랜지스터에 의하여 안정시킬 수 있으나, 출력신호의 하강에 대해서의 그 속도는 신호를 반전시키는 기능을 실현하는 2개의 트랜지스터에 의해 결정되므로 안정하지 못하다. 이것은 신호의 전파 속도를 조정하는 1개의 트랜지스터는 정전류 영역에 있는 반면, 신호를 반전하는 기능을 실현하는 2개의 트랜지스터는 가변저항 영역에 있는 것에 기인한다. 이와 같이 전원 전압이 3V가 되면 인버터에서 출력신호의 상승 속도 또는 하강 속도 중 어느 한쪽밖에 조정할 수 없게 되고, 당연한 결과로서 출력신호의 상승과 하강으로 신호의 전파 시간이 크게 달라지게 된다.
그리고 이 문제를 시간 계수 회로에서의 시간 측정 정밀도에 대하여 미치는 악영향은 인버터의 지연시간이 짧아짐으로써, 즉 시간 계수 회로에서의 시간간격은 짧아지게 되므로 더욱 커진다. 이것은, 예를들면 도 5에 도시된 시뮬레이션 결과에 있어서, 제 2 단의 차동 인버터 출력신호의 하강 타이밍이 제 3 단의 차동 인버터 출력신호의 상승 타이밍보다 지연되고 있는(본래는 제 2 단의 차동 인버터 출력신호의 하강 타이밍은 제 3 단의 차동 인버터 출력신호의 상승 타이밍보다 빨라야 한다) 것으로부터도 분명하다. 즉, 출력신호의 상승과 하강으로 신호의 전파시간이 크게 달라짐으로써 인버터링에서 신호 천이의 전파 순서가 역전하는 것도 있을 수 있다.
다음에, 차동 인버터링에 있어서 각 차동 인버터의 비반전 출력신호와 반전 출력신호를 번갈아 인출함으로써 얻어진 복수의 펄스신호로 된 신호군에서 에지 사이의 시간 간격이 같아지는 이유에 대하여 설명하기로 한다.
차동 인버터링을 구성하는 하나의 차동 인버터에 있어서, 비반전 출력신호가 상승할 때에는 반전 출력신호가 하강하고, 반전 출력신호가 상승될 때에는 비반전 출력신호가 하강한다. 즉, 차동 인버터링에서는 신호의 상승 및 하강이 세트가 되어 신호의 천이로서 순환한다고 생각할 수 있다.
그리고, 차동 인버터링의 발진 주파수가 안정되고 각 차동 인버터가 동일한 구성이라면 차동 인버터링을 순환하는 신호의 천이, 즉 신호의 상승 및 하강 세트의 차동 인버터 1개 단마다 전파 지연시간은 각 차동 인버터에서 같아진다. 또, 각 차동 인버터에서의 출력신호의 상승에 필요한 시간은 각 차동 인버터가 동일한 구성이기 때문에 동일하게 되므로 차동 인버터링을 순환하는 신호의 상승인 차동 인버터에서의 출력신호의 상승에 필요한 시간을 포함하여 고려한 차동 인버터의 하나의 단에 대하여 전파 지연시간 또한 각 차동 인버터에서 같아진다. 마찬가지로, 각 차동 인버터에서의 출력신호의 하강에 필요한 시간도 동일하게 되므로 차동 인버터링을 순환하는 신호의 하강인 차동 인버터에서의 출력신호의 하강에 필요한 시간을 포함하여 고려한 차동 인버터의 하나의 단에 대하여 전파 지연시간 또한 각 차동 인버터에서 같아진다.
따라서, 차동 인버터링에서 비반전 및 반전 신호를 번갈아 인출함으로써 에지 사이의 시간 간격이 같은 복수의 펄스신호로 이루어진 신호군을 얻을 수 있다.
다음에, 도 1에 도시된 회로를 이용한 시간 계수 회로의 신호 처리에 대하여 설명하기로 한다.
도 6은 도 1에 도시된 회로를 이용한 시간 계수 회로의 일례인 구성도이다. 도 6에 있어서, 10은 도 1에 도시된 주요부 회로, 20은 주요부 회로(10)의 출력 데이터를 수치 데이터로 변환하는 신호 변환수단으로서의 인코더, 21은 인코더(20)로부터 출력된 수치 데이터를 기초로 하여 펄스 간격을 연산하는 시간차 연산회로이다. 도 1에 도시된 제 1 유지회로열(12) 및 제 2 유지회로열(13)과 인코더(20)에 의하여 계수수단이 구성된다. 도 6에 도시된 시간 계수 회로는 제1 유지회로열(12)의 출력신호(P1∼P33) 및 제 2 유지회로열(13)의 출력신호(Ql∼Q33)를 인코더(2O)와 함께 도입하는 것을 특징으로 한다.
도 7은 주요부 회로(10)내의 차동 인버터링(11)을 구성하는 각 차동 인버터 출력신호의 시간 변화를 도시한 도면이다. 도 7에 있어서, + 출력은 비반전 출력신호의 시간 변화를, - 출력은 반전 출력신호의 시간 변화를 나타낸다.
도 7에 도시된 바와 같이, 제 1 단의 차동 인버터의 비반전 출력신호가 상승하면 차동 인버터의 지연시간 후에 제 2 단의 차동 인버터의 반전 출력신호가 상승되고, 계속하여 제 3 단의 차동 인버터의 비반전 출력신호, 제 4 단의 차동 인버터의 반전 출력신호, 제 5 단의 차동 인버터의 비반전 출력신호의 순서로 상승한다. 제 33 단의 차동 인버터의 비반전 출력신호가 상승하면 차동 인버터에서의 지연시간 후에 제 1 단의 차동 인버터의 반전 출력신호가 상승되고, 계속하여 제 2 단의 차동 인버터의 비반전 출력신호, 제 3 단의 차동 인버터의 반전 출력신호, 제 4 단의 차동 인버터의 비반전 출력신호의 순서로 상승한다.
또 제 1 단의 차동 인버터의 비반전 출력신호가 하강하면 차동 인버터에서의 지연시간 후에 제 2 단의 차동 인버터의 반전 출력신호가 하강하고, 계속하여 제 3 단의 차동 인버터의 비반전 출력신호, 제 4 단의 차동 인버터의 반전 출력신호, 제 5 단의 차동 인버터의 비반전 출력신호의 순서로 하강한다. 제 33 단의 차동 인버터의 비반전 출력신호가 하강하면 차동 인버터에서의 지연시간 후에 제 1 단의 차동 인버터의 반전 출력신호가 하강하고, 계속하여 제 2 단의 차동 인버터의 비반전 출력신호, 제 3 단의 차동 인버터의 반전 출력신호, 제 4 단의 차동 인버터의 비반전 출력신호의 순서로 하강한다. 이와 같이 신호의 상승 및 하강이 차동 인버터링을 순환한다.
그리고, 각 출력신호의 에지 사이의 시간 간격(도 7에서의 tl, t2, t3, t4)은 이미 설명한 바와 같이 각각 같아진다.
여기에서 홀수단의 차동 인버터의 비반전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호로 이루어진 신호군을 제 1 신호군으로 하여 홀수단의 차동 인버터의 반전 출력신호 및 짝수단의 차동 인버터의 비반전 출력신호로 이루어진 신호군을 제 2 신호군으로 한다. 도 7에 도시된 바와 같이, 시간 영역 A에서는 제 1 신호군의 각 신호가 차례로 상승하고 제 2 신호군의 각 신호가 차례로 하강하는 반면, 시간 영역 B에서는 제 1 신호군의 각 신호가 차례로 하강하고 제 2 신호군의 각 신호가 차례로 상승한다.
따라서, 예를들면 시간 영역 A에서는 제 1 신호군을 선택하고 시간 영역 B에서는 제 2 신호군을 선택함으로써 일정한 시간 간격으로 차례로 상승하는 신호로 이루어진 신호군을 얻을 수 있다. 이와 같은 신호군을 이용함으로써 정밀도가 높은 시간을 측정할 수 있다. 마찬가지로, 시간 영역 A에서는 제 2 신호군을 선택하고, 시간 영역 B에서는 제 1 신호군을 선택함으로써 일정한 시간 간격으로 차례로 하강하는 신호로 이루어진 신호군을 얻을 수 있고, 이로써 정밀도가 높은 시간을 측정할 수 있다.
또 예를들면 측정하는 시간이 시간 영역 A 및 B에 비하여 충분하게 짧은 등의 경우에는 제 1 및 제 2 신호군 중 어느 한쪽을 이용하여도 상관없다.
본 실시예에서는 후술하는 바와 같이 제 1 및 제 2 신호군의 선택을 디지털 신호처리의 단계에서 하고 있다. 물론, 본 발명은 이것에 한정되는 것은 아니다.
다음에, 본 실시예에 의한 시간 계수 회로의 신호 처리에 대하여 도 8을 이용하여 구체적으로 설명하기로 한다. 도 8에 있어서, 시각 T1 에서 측정 대상의 펄스신호가 상승하였다고 하자. 이 때 제 1 유지회로열(12)은 홀수단의 차동 인버터의 비반전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호를 유지하여 출력하므로 신호 "111000 ···00"을 출력한다. 한편, 제 2 유지회로열(13)은 홀수단의 차동 인버터의 반전 출력신호 및 짝수단의 차동 인버터의 비반전 출력신호를 유지하여 출력하므로 신호 "000111 ···11"을 출력한다.
다음에, 시각 T2 에 있어서 측정 대상의 펄스신호가 상승되었다고 하면 제1 유지회로열(12)은 신호 "110000 ···00"을 출력하는 반면, 제 2 유지회로열(13)은 신호 "001111 ···11"을 출력한다.
표 2는 제 1 유지회로열(12) 및 제 2 유지회로열(13)의 출력신호와 시간의 관계를 도시한 표이다.
Figure PAT00002
표 2에 있어서, 시간 간격은 차동 인버터의 1단에 대한 지연시간이고, 지연시간이 1ns이면 시간 간격도 1ns가 된다. 제 1 유지회로열(12)은 홀수단의 차동 인버터의 비반전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호를 유지하여 출력하므로 그 출력신호는 "0" 및 "1" 이 각각 연속하게 된다. 또, 제 2 유지회로열(13)은 홀수단의 차동 인버터의 반전 출력신호 및 짝수단의 차동 인버터의 비반전 출력신호를 유지하여 출력하므로 그 출력신호 또한 "O" 및 "1" 이 각각 연속하게 된다.
여기에서, 제 1 유지회로열(12) 및 제 2 유지회로열(13)의 출력신호에 있어서 "0" 으로부터 "1"로 또는 "1"로부터 "0"으로 전환하는 위치가 신호의 천이위치가 된다. 다만, 상술한 바와 같이 신호의 상승시간과 하강시간이 다르므로 시간 간격을 일정하기 위하여 여기에서는 "1"로부터 "0"으로 전환하는 위치만을 신호의 천이 위치로 한다. 예를들면, 시간 4에서는 신호의 천이 위치가 제 4 단의 차동 인버터의 반전 출력단자이고(표 2에서는 「/4」 로 나타냄), 시간 35에서는 신호의 천이 위치가 제 2 단의 차동 인버터의 비반전 출력단자이다(표 2에서는 「2」 로 나타냄). 이로써, 신호 천이의 2 주기 정도, 즉 66 계조(階調)의 시간 데이터가 얻어진다.
인코더(20)는 제 1 유지회로열(12) 및 제 2 유지회로열(13)의 출력신호를 기초로 하여 "0,000000"으로부터 "1,000001"까지의 66 계조의 7비트 데이터를 출력한다.
또 카운터(14a)는 제 33 단의 차동 인버터의 비반전 출력신호가 하강한 회수를 계수한다.
시간차 연산회로(21)는 반복회수 데이터 출력단자(18c)로부터 출력된 데이터(카운터(14a)의 계수 데이터)를 상위비트 데이트로 하고, 인코더(20)의 출력 데이터를 하위비트 데이터로 하여 13비트의 시간 데이터를 구한다. 표 3은 시간차 연산회로(21)에 의하여 구해진 시간 데이터와 시간의 관계를 나타낸 표이다.
Figure PAT00003
여기에서, 하위비트 데이터는 7비트의 데이터이지만 66 계조밖에 나타나지 않으므로 단순하게 상위비트 데이터와 합한 것에서는 시간 데이터에 연속성이 없어진다. 그래서, 다음과 같이 데이터를 보정하기로 한다.
하위비트 데이터를 A, 상위비트 데이터를 B로 하면, 우선, A+2B를 구하고, 이것에 데이터 B를 6행 시프트한 데이터 "B,O00000"를 가산한다. 표 3에 있어서, 시간 2143을 예로 들면, 하위비트 데이터, 즉 데이터 A는 "0,011110"이고, 상위비트 데이터, 즉 데이터 B는 "100000"이므로, A+2B는 "1,011110"이 된다. 여기에 데이터 B를 6행 시프트한 데이터 "100000,000000"을 가산하면 시간 데이터 "0,100001,011110''이 얻어진다. 이와 같은 보정에 의해 "0,000000,000000"으로부터 "1,000001,111111"까지의 4224(= 66 ×26) 계조의 연속된 시간데이터가 얻어진다.
도 9는 도 1에 도시된 회로를 이용한 시간 계수 회로의 다른 예의 구성도이다. 도 9에 있어서, 10은 도 1에 도시된 주요부 회로, 25는 제 1 유지회로열(12)의 출력신호(P1∼P33)를 비트 데이터로 변환하여 출력하는 제 1 프리인코더, 26은 제 2 유지회로열(13)의 출력신호(Q1∼Q33)를 비트 데이터로 변환하여 출력하는 제 2 프리인코더, 27은 제 1 프리인코더(25) 및 제 2 프리인코더(26)로부터 출력된 비트 데이터를 수치 데이터로 변경하여 출력하는 인코더, 28은 인코더(27)로부터 출력된 수치 데이터를 기초로 하여 펄스신호의 시간 간격을 연산하는 시간차 연산회로이다. 제 1 프리인코더(25), 제 2 프리인코더(26) 및 인코더(27)에 의하여 신호 변환수단이 구성되고, 상기 신호 변환수단과 제 1 및 제 2 유지회로열(12, 13)에 의하여 계수수단이 구성된다.
제 1 프리인코더(25)는 제 1 유지회로열(12)내의 인접하는 2개의 유지회로의 출력신호에 대하여 각각 논리 연산을 함으로써 32 비트의 데이터를 출력한다. 상기 논리 연산은 전단의 유지회로의 출력신호가 "1"이고 다음 단의 유지회로의 출력신호가 "0"일 때만 "1"로 하고, 그 이외일 때는 "0"으로 하는 것이다.
예를들면, 시간 3일 때 표 2에 나타난 바와 같이 제 2 단의 차동 인버터의 반전 출력신호까지가 "1"이고 제 3 단의 차동 인버터의 비반전 출력신호 이후가 "0" 이므로 제 1 프리인코더(25)의 출력 데이터는 제 2 비트만이 "1"로 되고, 그 이외의 비트는 모두 "0"이 된다.
또 제 2 프리인코더(26)는 제 2 유지회로열(13)내의 인접하는 2개의 유지회로의 출력신호에 대하여 제 1 프리인코더(25)와 같은 논리연산을 행함으로써 32 비트의 데이터를 출력한다.
인코더(27)는 제 1 프리인코더(25) 및 제 2 프리인코더(26)의 출력 데이터의 논리합을 각 비트마다 취하고, 얻어진 비트 데이터를 33 계조의 6 비트 데이터로 변환하여 출력한다.
표 4는 각 시간에서의 제 1 프리인코더(25) 및 제 2 프리인코더(26)의 출력 데이터와 인코더(27)의 출력데이터를 나타내는 표이다.
Figure PAT00004
시간차 연산회로(28)는 반복회수 데이터 출력단자(18c)로부터 출력된 데이터(카운터(14a)의 계수 데이터)를 상위비트 데이터로 하고, 인코더(27)의 출력데이터를 하위비트 데이터로 하여 12 비트의 시간 데이터를 구한다. 표 5는 시간차 연산회로(28)에 의하여 구해진 시간 데이터와 시간의 관계를 나타내는 표이다. 여기에서는, 카운터(14a)가 제 33 단의 차동 인버터의 비반전 출력신호의 하강 및 상승을 함께 계수하는 것으로 한다.
Figure PAT00005
표 5에서 시간 데이터의 연속성을 보증하기 위하여 보정하고 있다.
이상 설명한 바와 같이, 본 실시예에 의한 시간 계수 회로에 의하면 링형상으로 접속된 홀수개의 차동 인버터로 된 차동 인버터링을 이용하고, 게다가 각 차동 인버터의 비반전 출력신호와 반전 출력신호를 번갈아 인출함으로써 신호의 천이 위치를 항상 각 시각에서의 신호의 상승(또는 하강)만으로 검출할 수 있다. 이로써, 시간 간격을 일정하게 할 수 있고, 시간 데이터의 정밀도가 향상된다.
또, 차동 인버터링의 출력신호는 반드시 논리레벨 "1" 또는 "0"으로 유지할 필요는 없고, 표본화 회로에 의하여 아날로그 전압으로서 유지하여도 된다.
또, 본 실시예에서는 차동 인버터를 이용함으로써 후술하는 제 2 실시예와 같이 차동이 아닌 인버터를 이용한 경우에 비하여 얻어지는 신호군의 에지 사이의 시간 간격, 즉 시간 계수 회로의 시간 간격을 작게 할 수 있는 효과가 얻어진다.
( 제 2 실시예 )
제 1 실시예에서는 차동 인버터링을 이용함으로써 신호의 천이 위치를 항상 신호의 상승(또는 하강)만으로 검출할 수 있도록 하였다. 본 실시예에서 차동 인버터를 이용하지 않고 이를 실현하는 것이다.
도 10은 본 발명의 제 2 실시예에 의한 시간 계수 회로의 구성도이다.
도 10에 있어서, 31은 지연회로 링으로서의 인버터링, 32는 제 1 유지회로열, 33은 제 2 유지회로열, 34는 신호 변환수단, 35는 시간차 연산회로, 36a는 카운터, 36b는 카운터 출력 유지회로이다. 이 회로에서 펄스신호 입력단자로부터 측정 대상의 펄스신호가 입력되고, 연산결과 출력단자로 측정 대상인 펄스신호의 펄스 간격을 나타내는 데이터가 출력된다.
인버터링(31)은 33개의 지연회로가 링 형상으로 접속됨으로써 구성된다.
제 1 단으로부터 제 32 단까지의 지연회로는 각각 2개의 인버터로 이루어지고, 마지막 단(제 33 단)의 지연회로는 1개의 인버터로 이루어진다. 즉, 인버터링(31)은 65(= 2 ×32 + 1)개의 인버터로 이루어지고, 홀수개의 인버터링 형상으로 접속되어 있으므로 인버터링(31)은 발진하여 신호의 천이가 인버터링(31)을 순환한다. 여기에서, 인버터 링(31)을 구성하는 인버터는 모두 같은 구성으로 이루어지고, 각 인버터에서의 지연 시간은 같은 것으로 한다.
제 1 유지회로열(32)의 각 유지회로는 제 1 단 ∼ 제 32 단의 지연회로를 구성하는 2개의 인버터 중 후단의 인버터에 각각 접속된다. 즉, 각 유지회로는 인버터링(31)을 구성하는 인버터 중 짝수번째의 인버터 출력단자에 각각 접속된다.
제 2 유지회로열(33)의 각 유지회로는 제 1 단 ∼ 제 32 단의 지연회로를 구성하는 2개의 인버터 중 진단의 인버터 및 제 33 단의 지연회로를 구성하는 인버터의 출력단자에 각각 접속된다. 즉, 각 유지회로는 인버터링(31)을 구성하는 인버터 중 홀수번째 인버터의 출력단자에 각각 접속된다.
펄스신호 입력단자로부터 입력된 측정 대상의 펄스신호가 상승하면 제 1 유지회로열(32) 및 제 2 유지회로열(33)의 각 유지회로는 접속된 인버터의 출력단자 신호를 유지하여 출력한다.
신호 변환수단(34)은 제 1 유지회로열(32) 및 제 2 유지회로열(33)의 출력신호를 수치 데이터로 변환한다.
카운터(36a)는 마지막 단 인버터의 출력단자에 접속되고, 이 출력단자에서의 신호 변화를 인버터링(31)에서의 신호 천이의 반복회수로서 계수한다. 카운터 출력 유지회로(36b)는 펄스신호 입력단자로부터 입력된 측정 대상의 펄스신호가 상승하면 카운터(36a)의 계수 데이터를 유지하여 출력한다.
시간차 연산회로(35)는 신호 변환수단(34)으로부터 출력된 수치 데이터를 하위비트 데이터로 하고, 카운터 출력 유지회로(36b)로부터 출력된 계수 데이터를 상위비트로 하는 시간 데이터를 구하고, 펄스신호 입력단자로부터 입력된 측정 대상인 펄스신호의 펄스 간격을 연산하여 연산결과 출력단자로부터 출력한다.
여기에서 인버터링(31)에서의 신호의 작용에 대하여 설명하기로 한다.
우선, 제 1 단의 지연회로의 입력신호가 상승되었다고 하자. 그러면 2개의 인버터에서의 지연 시간을 경과한 후 제 1 단의 지연회로 출력신호(즉, 제 2 단의 지연회로 입력신호)가 상승한다. 마찬가지로, 제 33 단 이외의 지연회로에 있어서, 입력신호가 상승하면 2개의 인버터에서의 지연 시간을 경과한 후 출력신호가 상승하므로 신호의 상승이 제 1 단 ∼ 제 32 단의 지연회로를 전파하게 된다. 제 33 단의 지연회로에서는 입력신호가 상승하면 1개의 인버터에서의 지연시간을 경과한 후 출력신호(즉, 제 1 단의 지연회로의 입력신호)는 하강한다.
제 1 단의 지연회로의 입력신호가 하강하면 2개의 인버터에서의 지연시간을 경과한 후 제 1 단의 지연회로의 출력신호가 하강한다. 마찬가지로, 제 33 단 이외의 지연회로에 있어서, 입력신호가 하강하면 2개의 인버터에서의 지연시간을 경과한 후 출력신호가 하강하므로 신호의 하강이 제 1 단 ∼ 제 32 단의 지연회로를 전파하게 된다. 제 33 단의 지연회로에서는 입력신호가 하강하면 1개의 인버터에서의 지연시간을 경과한 후 출력신호(즉, 제 1 단의 지연회로의 입력신호)는 상승한다. 이와 같이 신호의 상승과 하강이 번갈아 전파하는 작용을 반복한다.
제 33 단 이외의 지연회로에 있어서, 입력신호가 하강하면 전단의 인버터 출력신호는 상승한다. 이 때문에, 신호의 상승이 전파하고 있을 때 각 지연회로 전단의 인버터 출력신호에 주목하면 신호의 상승이 전파하게 된다. 이것을 이용하여 신호의 천이 위치를 항상 신호의 상승으로 검출하는 것이 본 실시예의 특징이다. 게다가, 게 33 단의 지연회로 입력신호가 변한 후 제 1 단의 지연회로 전단의 인버터 출력신호가 변하기까지의 지연시간은 2개의 인버터에서의 지연시간이므로 시간 간격을 항상 일정하게 할 수 있다.
인버터링(31)을 65단의 인버터로 이루어진 인버터링으로 간주하면 제 1유지회로열(32)에는 인버터링(31)의 짝수단 인버터의 출력신호(제 1 신호군)가 입력되고, 제 2 유지회로열(33)에는 인버터링(31)의 홀수단 인버터의 출력신호(제 2 신호군)가 입력된다.
표 6은 제 1 유지회로열(32) 및 제 2 유지회로열(33)의 출력신호와 시간의 관계를 나타낸 표이다.
Figure PAT00006
표 6에 있어서, 시간 간격은 2개의 인버터에서의 지연시간이고, 인버터의 지연시간이 1ns이라면 시간 간격은 2ns가 된다. 제 1 유지회로열(32)의 각 유지회로는 인버터의 출력단자에 2개 걸러 접속되어 있으므로 그 출력신호에서 "0" 및 "1"이 각각 연속된다. 또, 제 2 유지회로열(33)의 각 유지회로 또한 인버터의 출력단자에 2개 걸러 접속되어 있으므로 그 출력신호 또한 "0" 및 "1"이 각각 연속된다.
여기에서, 제 1 유지회로열(32)의 출력신호 및 제 2 유지회로열(33)의 출력신호를 일련의 신호로서 간주할 때 신호가 "1"로부터 "0"으로 전환하는 위치가 시간과 함께 진행하고 있음을 알았다. 상기 위치는 신호의 상승이 전파하는 위치이고, 이것을 신호의 천이 위치로 하면, 예를들면 시간 4에서는 제 4 단의 지연회로 후단의 인버터 출력단자이고(표 6에서는 「4」로 기재), 시간 35에서는 제 3 단의 지연회로 전단의 인버터 출력단자이다(표 6에서는 「/3」으로 기재).
상기 신호의 천이 위치를 인식함으로써 인버터링(31)을 신호의 천이가 2회 순환하는 동안 인버터 지연 시간의 2배의 시간을 시간 간격으로 하는 65 계조의 시간 데이터를 얻을 수 있다.
신호 변환수단(34)은 제 1 유지회로열(32) 및 제 2 유지회로열(33)의 출력신호로부터 신호의 천이 위치를 검출하고, "0,000000"으로부터 "1,000000"까지의 65 계조를 나타내는 7 비트의 수치 데이터를 출력한다. 또 카운터(36a)는 제 33 단의 지연회로의 출력신호가 상승한 회수를 계수한다.
시간차 연산회로(35)는 카운터(36a)의 계수 데이터를 상위비트 데이터로하고, 신호 변환수단(34)의 출력 데이터를 하위비트 데이터로 하여 13 비트의 시간 데이터를 구한다. 표 7은 시간차 연산회로(35)에 의하여 구해진 시간 데이터와 시간의 관계를 나타낸 표이다.
Figure PAT00007
여기에서 하위비트 데이터는 7 비트의 데이터이지만 65 계조밖에 나타나지 않으므로 단순하게 상위비트 데이터와 합한 것에서는 시간 데이터에 연속성이 없어진다. 그래서 다음과 같이 데이터를 보정하기로 한다.
하위비트 데이터를 A, 상위비트 데이터를 B로 하면 우선, A+B를 구하고, 이것에 데이터 B를 6 비트 시프트한 데이터 "B,O00000"을 가산한다. 표 7에 있어서, 시간 2111을 예로들면 하위비트 데이터, 즉 데이터 A는 "0,O11111"이고 상위비트 데이터, 즉 데이터 B는 "1OOOOO"이므로, A+B는 "O,111111"이 된다. 여기에 데이터 B를 6 비트 시프트한 데이터 "100000,000000"을 가산하면 시간 데이터 "0,100000,111111"이 얻어진다. 이와 같은 보정에 의해 "0,000000,000000"으로부터 "1,000000,111111" 까지의 4160(= 65 ×26) 계조의 연속된 시간 데이터가 얻어진다.
이상 설명한 바와 같이, 본 실시예에 의한 시간 계수 회로에 의하면 링형상으로 접속된 홀수개의 인버터로 이루어진 인버터링을 이용하고, 게다가 각 인버터의 출력신호를 하나 걸러 인출함으로써 각 시각에서의 신호의 천이 위치를 항상 신호의 상승(또는 하강)만으로 검출할 수 있다. 이로써 시간 간격을 일정하게 할 수 있으므로 시간 데이터의 정밀도가 향상된다.
또 제 1 실시예에서 설명한 신호 천이가 순환하는 차동 인버터링을 구성하는 각 차동 인버터의 비반전 출력신호와 반전 출력신호를 번갈아 인출함으로써 서로의 에지 시간 간격이 균등하고도 매우 짧은 복수의 펄스신호를 생성하는 방법이나, 제 2 실시예에서 설명한 신호 천이가 순환하는 인버터링을 구성하는 각 인버터의 출력신호를 하나 걸러 인출함으로써 서로의 에지 시간 간격이 균등하고도 매우 짧은 복수의 펄스신호를 생성하는 방법은 시간 계수 회로에만 이용되는 것은 아니고, 시간 계수 회로와는 다른 관점으로부터 받아들인 하나의 발명으로 생각할 수 있다.
이와 같은 펄스신호 생성 방법은 향후의 통신 기술이나 신호 처리 기술 등에 있어서 매우 중요한 것으로 다양한 분야에서의 응용이 고려된다. 이 점에 대하여 보충 설명을 하기로 한다.
데이터 통신, 특히 LSI 사이의 데이터 전송은 매년 고속화되고 있으나, 화상 처리 기능을 더욱 강화하기 위해서는 현재의 데이터 전송 속도로는 불층분하고, 보다 고속인 데이터 전송을 실현하기 위한 기술개발이 기대된다. 보다 고속인 데이터 전송을 실현하기 위한 기술의 하나로서, 서로의 에지 시간 간격이 균등하고도 매우 짧은 복수의 펄스신호를 출력할 수 있는 펄스 발생회로를 들 수 있다.
예를들면, 펄스폭 변조 기술에서는 펄스폭이 갖는 정보를 얻기 위하여 펄스의 상승 에지로부터 하강 에지까지의 시간을 측정하지만, 이 측정에 상기 펄스신호 생성 방법에 의해 생성된 신호군을 이용할 수 있고, 상기 신호군의 각 펄스신호의 서로의 에지 시간 간격을 짧게 할수록 전송하는 정보량을 증가시킬 수 있다. 또, 고속으로 전송된 데이터를 유지하는 경우, 데이터 유지의 지시 신호로서 상기 펄스신호 생성 방법에 의해 생성된 신호군을 이용할 수 있고, 상기 신호군의 각 펄스신호의 서로의 에지 시간 간격을 짧게 할수록 데이터 전송을 고속으로 할 수 있다.
또 각 펄스신호의 에지 시간 간격은 단순히 짧게 하는 것만으로는 불충분하며, 짧으면서 변동이 생기지 않는 균등한 것이 필요하게 된다. 에지의 시간간격에 변동이 있으면 펄스폭 변조 기술에서는 정보의 오류 인식이 생기고 고속데이터 전송에서는 데이터의 오류 유지가 생긴다. 따라서, 고속 데이터 전송을 실현하기 위해서는 서로의 에지 시간 간격이 균등하고도 매우 짧은 복수의 펄스신호로 이루어진 신호군을 생성할 수 있는 펄스신호 생성 방법이 반드시 필요하게 된다.
에지의 시간 간격을 1ns 이하의 짧은 시간으로 하기 위하여 인버터링을 이용하여 인버터링의 인버터 사이의 임의의 단자를 출력단자로 하는 것이 아니라 모든 단자를 출력신호 단자로 하는 펄스신호 생성 방법의 채용이 검토 중이다. 이와 같은 펄스신호 생성방법으로는 각 펄스신호의 에지 시간 간격은 인버터의 하나의 단에 대하여 지연 시간으로 되기 때문에 에지의 시간 간격을 1ns 이하의 짧은 시간으로 할 수도 있다.
따라서, 이와 같은 배경으로부터도 알 수 있는 바와 같이 인버터링을 이용하여 서로의 에지 시간 간격이 균등하고도 매우 짧은 복수의 펄스신호를 생성하는 본 발명에 의한 펄스신호 생성 방법은 향후의 통신 기술이나 신호 처리 기술 등에 있어서 중요한 역할을 담당할 것으로 생각된다.
또 본 발명에 의한 펄스신호 생성 방법으로는 인버터가 반드시 링형상으로 접속될 필요는 없고, 인버터가 직렬로 접속되어 신호 천이가 전파하는 인버터 열을 이용하여도 마찬가지로 실현할 수 있다.
이상과 같이 본 발명에 의한 시간 계수 회로에 의하면, 일정한 시간 간격으로 차례로 상승하거나 하강하는 신호군을 이용하여 펄스신호의 에지 사이의 시간을 측정할 수 있으므로 시간 간격이 일정하게 되고 정밀도가 높은 시간 데이터를 구할 수 있다. 또, 복잡한 구성을 필요로 하지 않으므로 고정밀도이고 소비전력이 감소하면서 회로 면적이 작은 시간 계수 회로를 실현할 수 있다.
또 본 발명에 의한 펄스신호 생성 방법에 의하면 일정한 시간 간격으로 차례로 상승하거나 하강하는 복수의 펄스신호를 생성할 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
도 1은 본 발명의 제 1 실시예에 의한 시간 계수 회로에서의 주요부 회로의 구성도.
도 2는 도 1에 도시된 차동 인버터링에서의 각 차동 인버터의 비반전 출력신호의 변화를 도시한 그래프.
도 3은 도 1에 도시된 차동 인버터링에서의 각 차동 인버터의 비반전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호의 변화를 도시한 그래프.
도 4는 차동 인버터의 구성예를 도시한 회로도.
도 5는 도 4에 도시된 차동 인버터로 차동 인버터링을 구성한 경우 각 차동 인버터의 출력신호 변화의 시뮬레이션 결과를 도시한 그래프.
도 6은 본 발명의 제 1 실시예에 의한 시간 계수 회로의 예를 도시한 구성도.
도 7은 도 1에 도시된 차동 인버터링에서의 각 차동 인버터의 출력신호 변화를 도시한 도면이고, 제 1 신호군 및 제 2 신호군과 제 1 및 제 2 신호군의 선택에 대한 설명도.
도 8은 본 발명의 제 1 실시예에 의한 시간 계수 회로의 신호 처리 설명도이고, 각 차동 인버터의 출력신호 변화를 도시한 도면.
도 9는 본 발명의 제 1 실시예에 의한 시간 계수 회로의 다른 예를 도시한 구성도.
도 10은 본 발명의 제 2 실시예에 의한 시간 계수 회로의 구성도.
도 11은 종래의 시간 계수 회로의 구성을 도시한 회로도.
도 12의 (a)는 홀수개의 동일한 인버터로 된 인버터링을 구성하는 각 인버터 출력신호의 시간 변화를 도시한 그래프이고, (b)는 인버터 출력신호의 상승시간과 하강시간이 다를 때 각 인버터에서의 지연 시간이 다른 것을 도시한 그래프.
*도면의 주요 부분에 대한 부호의 실명 *
10:주요부 회로 11:차동 인버터링(지연회로 링)
12,32,52:제 1 유지회로열 13,33:제 2 유지회로열
14a,36a,55a:카운터 14b,36b,55b:카운터 출력 유지회로
15:위상 비교기 16:루프 필터
17:발진기 제어회로 18a:기준 펄스신호 입력단자
18b:측정 대상의 펄스신호 입력단자
18c:반복회수 데이터 출력단자 20:인코더(신호 변환수단)
21,28,35,54:시간차 연산회로 25:제 1 프리인코더
26: 제 2 프리인코더 27: 인코더
31,51:인버터링(지연회로 링) 34,53:신호 변환수단
41a:비반전 입력단자 41b:반전 입력단자
42a:비반전 출력단자 42b:반전 출력단자
P1∼P33, Q1∼Q33:신호 출력단자

Claims (15)

  1. 홀수개의 차동 인버터를 각각의 비반전 출력단자와 다음 단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 비반전 입력단자를 접속하여 링형상으로 접속함으로써 구성되고, 발진에 의하여 신호의 천이가 순환되는 차동 인버터링과;
    상기 차동 인버터링에서의 홀수단의 차동 인버터의 비반전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호로 이루어진 제 1 신호군 및 상기 차동 인버터링에서의 홀수단의 차동 인버터의 반전, 출력신호 및 짝수단의 차동 인버터의 비반전 출력신호로 이루어진 제 2 신호군 중 적어도 한쪽을 입력하고, 상기 제 1 및 제 2 신호군 중 적어도 한쪽을 기초로 하여 상기 차동 인버터링에서의 한 시각의 신호 천이 위치를 구하는 계수수단을 포함하는 것을 특징으로 하는 시간 계수 회로.
  2. 제 1 항에 있어서,
    상기 계수수단은 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 상승하는 신호군을 선택하고, 상기 선택된 신호군을 기초로 하여 상기 차동 인버터링에서의 한 시각의 신호 천이 위치를 구하는 것을 특징으로 하는 시간 계수 회로.
  3. 제 1 항에 있어서,
    상기 계수수단은 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 하강하는 신호군을 선택하고, 상기 선택된 신호군을 기초로 하여 상기 차동 인버터링에서의 한 시각의 신호 천이 위치를 구하는 것을 특징으로 하는 시간 계수 회로.
  4. 제 1 항에 있어서,
    상기 계수수단은,
    상기 차동 인버터링에서의 홀수단의 차동 인버터의 비반전 출력단자 및 짝수단의 차동 인버터의 반전 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 측정 대상인 펄스신호의 에지 타이밍에 각 유지회로가 접속되는 차동 인버터의 출력신호를 유지하고, 상기 유지된 복수의 신호를 제 1 신호열로서 출력하는 제 1 유지회로열과;
    상기 차동 인버터링에서의 홀수단의 차동 인버터의 반전 출력단자 및 짝수단의 차동 인버터의 비반전 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 상기 측정 대상인 펄스신호의 에지 타이밍에서 각 유지회로가 접속되는 차동 인버터의 출력신호를 유지하고, 상기 유지된 복수의 신호를 제 2 신호열로서 출력하는 제 2 유지회로열과;
    상기 제 1 유지회로열로부터 출력된 제 1 신호열 및 상기 제 2 유지회로열로부터 출력된 제 2 신호열을 상기 차동 인버터링에서의 신호 천이 위치를 나타내는 수치 데이터로 변환하여 출력하는 신호 변환수단을 포함하고,
    당해 시간 계수 회로는 상기 신호 변환수단으로부터 출력된 수치 데이터를 기초로 하여 상기 측정 대상인 펄스신호의 에지 사이의 시간을 구하는 것을 특징으로 하는 시간 계수 회로.
  5. 제 4 항에 있어서,
    상기 신호 변환수단은 상기 제 1 및 제 2 신호열에서의 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 상기 차동 인버터링에서의 신호 천이 위치로서 검지하고, 상기 검지된 위치를 나타내는 수치 데이터를 구하여 출력하는 것을 특징으로 하는 시간 계수 회로.
  6. 제 4 항에 있어서,
    상기 신호 변환수단은,
    상기 제 1 유지회로열로부터 출력된 제 1 신호열을 입력으로 하여 상기 제 1 신호열에서의 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 나타내는 제 1 데이터를 생성하여 출력하는 제 1 프리인코더와;
    상기 제 2 유지회로열로부터 출력된 제 2 신호열을 입력으로 하여 상기 제 2 신호열에서의 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 나타내는 제 2 데이터를 생성하여 출력하는 제 2 프리인코더와;
    상기 제 1 프리인코더로부터 출력된 제 1 데이터 및 상기 제 2 프리인코더로부터 출력된 제 2 데이터를 입력으로 하여 상기 제 1 데이터 및 제 2 데이터를 상기 차동 인버터링에서의 신호 천이 위치를 나타내는 수치 데이터로 변환하여 출력하는 인코더를 포함하는 것을 특징으로 하는 시간 계수 회로.
  7. 제 4 항에 있어서,
    제 1 및 제 2 유지회로열을 구성하는 각 유지회로는 각 차동 인버터의 출력신호를 아날로그 신호 그대로 유지하는 표본화 회로인 것을 특징으로 하는 시간 계수 회로.
  8. 홀수개의 인버터를 링형상으로 접속함으로써 구성되고, 발진에 의하여 신호의 천이가 순환되는 인버터링과;
    상기 인버터링에서의 짝수단의 인버터 출력신호로 이루어진 제 1 신호군 및 상기 인버터링에서의 홀수단의 인버터 출력신호로 이루어진 제 2 신호군 중 적어도 한쪽을 입력으로 하고, 상기 입력된 신호군을 기초로 하여 상기 인버터링에서의 한 시각의 신호 천이 위치를 구하는 계수수단을 포함하며,
    상기 계수수단은 상기 제 1 및 제 2 신호군을 입력으로 하여 제 1 및 제 2 신호군 중 각 신호가 차례로 상승하는 신호군을 선택하고, 상기 선택된 신호군을 기초로 하여 상기 인버터링에서의 한 시각의 신호 천이 위치를 구하는 것을 특징으로 하는 시간 계수 회로.
  9. 홀수개의 인버터를 링형상으로 접속함으로써 구성되고, 발진에 의하여 신호의 천이가 순환되는 인버터링과;
    상기 인버터링에서의 짝수단의 인버터 출력신호로 이루어진 제 1 신호군 및 상기 인버터링에서의 홀수단의 인버터 출력신호로 이루어진 제 2 신호군 중 적어도 한쪽을 입력으로 하고, 상기 입력된 신호군을 기초로 하여 상기 인버터링에서의 한 시각의 신호 천이 위치를 구하는 계수수단을 포함하며,
    상기 계수수단은 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 하강하는 신호군을 선택하고, 상기 선택된 신호군을 기초로 하여 상기 인버터링에서의 한 시각의 신호 천이 위치를 구하는 것을 특징으로 하는 시간 계수 회로.
  10. 홀수개의 인버터를 링형상으로 접속함으로써 구성되고, 발진에 의하여 신호의 천이가 순환되는 인버터링과;
    상기 인버터링에서의 짝수단의 인버터 출력신호로 이루어진 제 1 신호군 및 상기 인버터링에서의 홀수단의 인버터 출력신호로 이루어진 제 2 신호군 중 적어도 한쪽을 입력으로 하고, 상기 입력된 신호군을 기초로 하여 상기 인버터링에서의 한 시각의 신호 천이 위치를 구하는 계수수단을 포함하며,
    상기 계수수단은,
    상기 인버터링에서의 짝수단의 인버터 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 측정 대상인 펄스신호의 에지 타이밍에 각 유지회로가 접속되는 인버터 출력신호를 유지하며, 상기 유지된 복수의 신호를 제 1 신호열로서 출력하는 제 1 유지회로열과;
    상기 인버터링에서의 홀수단의 인버터 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 상기 측정 대상인 펄스신호의 에지 타이밍에 각 유지회로가 접속되는 인버터 출력신호를 유지하며, 상기 유지된 복수의 신호를 제 2 신호열로서 출력하는 제 2 유지회로열과;
    상기 제 1 유지회로열로부터 출력된 제 1 신호열 및 제 2 유지회로열로부터 출력된 제 2 신호열을 상기 인버터링에서의 신호 천이 위치를 나타내는 수치데이터로 변환하여 출력하는 신호 변환수단을 포함하고,
    당해 시간 계수 회로는 상기 신호 변환수단으로부터 출력된 수치 데이터를 기초로 하여 상기 측정 대상인 펄스신호의 에지 사이의 시간을 구하는 것을 특징으로 하는 시간 계수 회로.
  11. 제 10 항에 있어서,
    상기 신호 변환수단은 상기 제 1 및 제 2 신호열에서의 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 상기 인버터링에서의 신호 천이 위치로서 검지하고, 상기 검지된 위치를 나타내는 수치 데이터를 구하여 출력하는 것을 특징으로 하는 시간 계수 회로.
  12. 복수의 펄스신호를 생성하는 펄스신호 생성 방법에 있어서,
    복수의 차동 인버터를 각각의 비반전 출력단자와 다음 단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 비반전 입력단자를 접속하여 직렬로 접속함으로써 구성되고, 신호의 천이가 전파하는 차동 인버터열을 제공하는 단계와;
    상기 차동 인버터열을 구성하는 차동 인버터의 비반전 출력신호와 반전 출력신호를 차동 인버터의 순서로 번갈아 인출하는 단계와;
    상기 인출된 신호를 복수의 펄스신호로 이용하는 단계를 포함하는 것을 특징으로 하는 펄스신호 생성방법.
  13. 복수의 펄스신호를 생성하는 펄스신호 생성 방법에 있어서,
    홀수개의 차동 인버터를 각각의 비반전 출력단자와 다음 단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 비반전 입력단자를 접속하여 링형상으로 접속함으로써 구성되고, 신호의 천이가 순환하는 차동 인버터링을 제공하는 단계와;
    상기 차동 인버터링을 구성하는 각 차동 인버터의 비반전 출력신호와 반전 출력신호를 차동 인버터의 순서로 번갈아 인출하는 단계와;
    상기 인출된 신호를 복수의 펄스신호로 이용하는 단계를 포함하는 것을 특징으로 하는 펄스신호 생성 방법.
  14. 제 13 항에 있어서,
    상기 차동 인버터 링에서의 홀수단의 차동 인버터의 비반전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호로 이루어진 제 1 신호군 및 상기 차동 인버터링에서의 홀수단의 차동 인버터의 반전 출력신호 및 짝수단의 차동 인버터의 비반전 출력신호로 이루어진 제 2 신호군 중 적어도 한 쪽을 인출하고, 인출된 신호군을 복수의 펄스신호로 하는 것을 특징으로 하는 펄스신호 생성방법.
  15. 인버터를 직렬로 접속함으로써 구성되고, 신호의 천이가 전파하는 인버터열을 이용하여 복수의 펄스신호를 생성하는 펄스신호 생성방법에 있어서,
    상기 인버터열을 구성하는 인버터 출력신호의 상승시간과 하강시간 사이에 상기 복수의 펄스신호 상호간의 에지 간격에서의 설계 방법에 대하여 실질적으로 악영향을 미칠 정도로 차이가 있을 때 상기 인버터열을 구성하는 인버터의 출력신호를 인버터 하나 걸러 인출하는 단계와;
    상기 인출된 출력신호를 복수의 펄스신호로 이용하는 단계를 포함하는 것을 특징으로 하는 펄스신호 생성방법.
KR1019970006564A 1996-03-08 1997-02-28 시간계수회로및펄스신호생성방법 KR100454197B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5116296 1996-03-08
JP96-051162 1996-03-08

Publications (2)

Publication Number Publication Date
KR970068168A KR970068168A (ko) 1997-10-13
KR100454197B1 true KR100454197B1 (ko) 2005-02-23

Family

ID=12879139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006564A KR100454197B1 (ko) 1996-03-08 1997-02-28 시간계수회로및펄스신호생성방법

Country Status (2)

Country Link
US (1) US5999586A (ko)
KR (1) KR100454197B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642801B1 (en) * 2001-08-21 2003-11-04 3Com Corporation Oscillator using virtual stages for multi-gigabit clock recovery
DE102005024648B4 (de) * 2005-05-25 2020-08-06 Infineon Technologies Ag Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten
JP2007006368A (ja) * 2005-06-27 2007-01-11 Denso Corp Ａ／ｄ変換回路
JP4725418B2 (ja) * 2006-05-31 2011-07-13 株式会社デンソー 時間計測回路
TWI357723B (en) * 2007-12-04 2012-02-01 Ind Tech Res Inst Time to digital converter apparatus
JP2009272858A (ja) * 2008-05-07 2009-11-19 Olympus Corp Ａ／ｄ変換回路
JP5478304B2 (ja) * 2010-03-15 2014-04-23 オリンパス株式会社 Ａ／ｄ変換回路
JP6572251B2 (ja) 2017-03-17 2019-09-04 株式会社東芝 時間計測回路および距離計測装置
US11863193B2 (en) * 2021-07-29 2024-01-02 Texas Instruments Incorporated Metastability correction for ring oscillator with embedded time to digital converter
CN113376513B (zh) * 2021-08-13 2021-10-26 绅克半导体科技(苏州)有限公司 延时测量电路、同步信号补偿装置及ic测量装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183800A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd パルス位相差符号化装置，発振装置及びその複合装置
JPH08330946A (ja) * 1995-03-28 1996-12-13 Matsushita Electric Ind Co Ltd 時間計数回路及びカウンタ回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828717A (en) * 1995-03-28 1998-10-27 Matsushita Electric Industrial Co. Ltd. Time counting circuit and counter circuit
US5812626A (en) * 1995-06-13 1998-09-22 Matsushita Electric Industrial Co., Ltd. Time counting circuit sampling circuit skew adjusting circuit and logic analyzing circuit
US5835552A (en) * 1995-11-13 1998-11-10 Matsushita Electric Industrial Co.,Ltd. Time counting circuit and counter circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183800A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd パルス位相差符号化装置，発振装置及びその複合装置
JPH08330946A (ja) * 1995-03-28 1996-12-13 Matsushita Electric Ind Co Ltd 時間計数回路及びカウンタ回路

Also Published As

Publication number Publication date
KR970068168A (ko) 1997-10-13
US5999586A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
EP0584946B1 (en) Logic interface circuits
KR100377235B1 (ko) 시간계수회로, 표본화회로, 스큐조정회로 및 논리판정회로
KR100454197B1 (ko) 시간계수회로및펄스신호생성방법
JP2010050529A (ja) パルス位相差検出回路及びこれを用いたａ／ｄ変換回路
KR19980042649A (ko) 아날로그/디지털 변환기 및 아날로그/디지털 변환방법
KR100344082B1 (ko) 펄스폭 변조 파형 발생 회로
KR20190111314A (ko) 그레이 코드 생성기
US8065102B2 (en) Pulse width measurement circuit
US9166843B2 (en) Digital pulse width generator and method for generating digital pulse width
US8594263B2 (en) Sampling clock selection module of serial data stream
JP3918777B2 (ja) パルス幅変調回路
US20100123609A1 (en) Parallel to Serial Conversion Circuit
US11283436B2 (en) Parallel path delay line
US20060132340A1 (en) Apparatus and method for time-to-digital conversion and jitter-measuring apparatus using the same
EP0735374A2 (en) Time counting circuit and counter circuit
JP3195556B2 (ja) 時間計数回路及びパルス信号生成方法
CN106998309A (zh) 转态强制编码接收器及用于转态强制编码接收器中接收方法
JP3770378B2 (ja) 位相比較回路
US20060159218A1 (en) Counter circuit and semiconductor device containing the same
JP3864583B2 (ja) 可変遅延回路
JPH08330946A (ja) 時間計数回路及びカウンタ回路
WO2022210592A1 (ja) 半導体回路及び電子機器
JP2012060328A (ja) Ｔｄｃ回路
JP3125651B2 (ja) レート発生器
Sakare et al. A 4× 20 Gb/s 2 9-1 PRBS generator for testing a high-speed DAC in 90nm CMOS technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101012

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee