KR970068168A - 시간 계수 회로 및 펄스 신호 생성 방법 - Google Patents
시간 계수 회로 및 펄스 신호 생성 방법 Download PDFInfo
- Publication number
- KR970068168A KR970068168A KR1019970006564A KR19970006564A KR970068168A KR 970068168 A KR970068168 A KR 970068168A KR 1019970006564 A KR1019970006564 A KR 1019970006564A KR 19970006564 A KR19970006564 A KR 19970006564A KR 970068168 A KR970068168 A KR 970068168A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- inverter
- differential
- ring
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Measurement Of Radiation (AREA)
Abstract
본 발명은 시간의 측정 정밀도가 높고 저소비전력이며 회로 규모가 작은 시간 계수 회로를 제공하는 것을 목적으로 하는 시간 계수 회로 및 펄스 신호 생성 방법에 관한 것이다.
차동 인버터 링(11)은 동일한 구성의 홀수개의 차동 인버터의 정전 출력단자와 반전 입력단자, 반전 출력단자와 정전 입력단자가 접속되어 구성되고, 발진에 의하여 신호의 천이가 순환된다. 제 1 유지회로열(12)에 입력되는 홀수단의 정전 출력신호 및 짝수단의 반전 출력신호로 된 제 1 신호군은 각 차동 인버터에서의 지연시간을 시간 간격으로 하여 차례로 상승 또는 하강한다. 제 2 유지회로열(13)에 입력되는 제 2 신호군도 마찬가지로 일정한 시간 간격으로 차례로 상승 또는 하강한다. 이 때문에, 차동 인버터 링(11)을 구성하는 각 차동 인버터 출력신호의 상승 시간과 하강 시간이 달라져도 시간 측정에서의 시간 간격은 일정하게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1은 본 발명의 제 1 실시예에 의한 시간 계수 회로에서의 주요부 회로의 구성도.
Claims (18)
- 복수의 지연회로로 이루어지고, 발진에 의하여 신호의 천이가 순환되는 지연회로 링을 포함하는 시간 계수 회로에 있어서, 상기 지연회로 링은 일정한 시간 간격으로 차례로 상승하거나 하강하는 신호로 이루어진 신호군을 출력 가능하게 하고, 당해 신호군으로부터 상기 지연회로 링에서의 한 시각의 신호 천이 위치를 검출하는 것을 특징으로 하는 시간 계수 회로.
- 홀수개의 차동 인버터를 각각의 정전 출력단자와 다음 단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 정전 입력단자를 접속하여 링 형상으로 접속함으로써 구성되고, 발진에 의하여 신호의 천이가 순환되는 차동 인버터 링과, 상기 차동 인버터 링에서의 홀수단의 차동 인버터의 정전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호로 이루어진 제 1 신호군 및 상기 차동 인버터 링에서의 홀수단의 차동 인버터의 반전 출력신호 및 짝수단의 차동 인버터의 정전 출력신호로 이루어진 제 2 신호군 중 적어도 한쪽을 입력하고, 상기 제 1 및 제 2 신호군 중 적어도 한쪽을 기초로 하여 상기 차동 인버터 링에서의 한 시각의 신호 천이 위치를 구하는 계수수단을 포함하는 것을 특징으로 하는 시간 계수 회로.
- 제 2 항에 있어서, 상기 계수수단은 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 상승하는 신호군을 선택하고, 선택된 신호군을 기초로 하여 상기 차동 인버터 링에서의 한 시각의 신호 천이 위치를 구하는 것을 특징으로 하는 시간 계수 회로.
- 제 2 항에 있어서, 상기 계수수단은 상기 제 1 및 제 2 신호군을 입력으로 하여 상기 제 1 및 제 2 신호군 중 각 신호가 차례로 하강하는 신호군을 선택하고, 선택된 신호군을 기초로 하여 상기 차동 인버터 링에서의 한 시각의 신호 천이 위치를 구하는 것을 특징으로 하는 시간 계수 회로.
- 제 2 항에 있어서, 상기 계수수단은 상기 차동 인버터 링에서의 홀수단의 차동 인버터의 정전 출력단자 및 짝수단의 차동 인버터의 반전 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 측정 대상인 펄스 신호의 에지 타이밍으로 각 유지회로가 접속된 차동 인버터의 출력신호를 유지하고, 유지된 복수의 신호를 제 1 신호열로서 출력하는 제 1 유지회로열과, 상기 차동 인버터 링에서의 홀수단의 차동 인버터의 반전 출력단자 및 짝수단의 차동 인버터의 정전 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 상기 측정 대상인 펄스 신호의 에지 타이밍으로 각 유지회로가 접속된 차동 인버터의 출력신호를 유지하고, 유지된 복수의 신호를 제 2 신호열로서 출력하는 제 2 유지회로열과, 상기 제1 유지회로열로부터 출력된 제 1 신호열 및 상기 제2 유지회로열로부터 출력된 제 2 신호열을 상기 차동 인버터 링에서의 신호 천이 위치를 나타내는 수치 데이타로 변환하여 출력하는 신호 변환수단을 포함하는 것이고, 당해 시간 계수 회로는 상기 신호 변환수단으로부터 출력된 수치 데이터를 기초로 하여 상기 측정 대상인 펄스 신호의 에지 사이의 시간을 구하는 것을 특징으로 하는 시간 계수 회로.
- 제 5 항에 있어서, 상기 신호 변환수단은 상기 제 1 및 제 2 신호열에서 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 상기 차동 인버터 링에서의 신호 천이 위치로서 검지하고, 검지된 위치를 나타내는 수치 데이터를 구하여 출력하는 것을 특징으로 하는 시간 계수 회로.
- 제5항에 있어서, 상기 신호 변환수단은, 상기 제 1 유지회로열로부터 출력된 제 1 신호열을 입력으로 하여 상기 제 1 신호열에서 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 나타내는 제 1 데이터를 생성하여 출력하는 제 1 프리인코더와, 상기 제 2 유지회로열로부터 출력된 제 2 신호열을 입력으로 하여 상기 제 2 신호열에서 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 나타내는 제 2 데이터를 생성하여 출력하는 제 2 프리인코더와, 상기 제 1 프리인코더로부터 출력된 제 1 데이터 및 상기 제 2 프리인코더로부터 출력된 제 2 데이터를 입력으로 하여 상기 제 1 데이터 및 제 2 데이터를 상기 차동 인버터 링에서의 신호 천이 위치를 나타내는 수치 데이터로 변환하여 출력하는 인코더를 포함하는 것을 특징으로 하는 시간 계수 회로.
- 제5항에 있어서, 제1 및 제2유지회로열을 구성하는 각 유지회로는 각 차동 인버터의 출력신호를 아날로그 신호 그대로 유지하는 표본화 회로인 것을 특징으로 하는 시간 계수 회로.
- 홀수개의 인버터를 링 형상으로 접속함으로써 구성되고, 발진에 의하여 신호의 천이가 순환되는 인버터 링과, 상기 인버터 링에서의 짝수단의 인버터 출력신호로 이루어진 제 1 신호군 및 상기 인버터 링에서의 홀수단이 인버터 출력신호로 이루어진 제 2 신호군 중 적어도 한쪽을 입력으로 하고, 입력된 신호군을 기초로 하여 상기 인버터 링에서의 한 시각의 신호 천이 위치를 구하는 계수수단을 포함하는 것을 특징으로 하는 시간 계수 회로.
- 제9항에 있어서, 상기 계수수단은 상기 제 1 및 제 2신호군을 입력으로 하여 제 1 및 제 2 신호군 중 각 신호가 차례로 상승하는 신호군을 선택하고, 선택된 신호군을 기초로 하여 상기 인버터 링에서의 한 시각의 신호 천이 위치를 구하는 것을 특징으로 하는 시간 계수 회로.
- 제9항에 있어서, 상기 계수수단은 상기 제 1 및 제 2신호군을 입력으로 하여 제 1 및 제 2 신호군 중 각 신호가 차례로 하강하는 신호군을 선택하고, 선택된 신호군을 기초로 하여 상기 인버터 링에서의 한 시각의 신호 천이 위치를 구하는 것을 특징으로 하는 시간 계수 회로.
- 제 9 항에 있어서, 상기 계수수단은, 상기 인버터 링에서의 짝수단의 인버터 출력단자에 각각 접속된 복수의 유지회로로 이루어지고, 측정 대상인 펄스 신호의 에지 타이밍으로 각 유지회로가 접속된 인버터 출력신호를 유지하며, 유지된 복수의 신호를 제 1 신호열로서 출력하는 제 1 유지회로열과, 상기 인버터 링에서의 홀수단의 인버터 출력단자에 각각 접속된 복수의 유지회로 이루어지고, 상기 측정 대상인 펄스 신호의 에지 타이밍으로 각 유지회로가 접속된 인버터 출력신호를 유지하며, 유지된 복수의 신호를 제 2 신호열로서 출력하는 제 2 유지회로열과, 상기 제 1 유지회로열로부터 출력된 제 1 신호열 및 제 2 유지회로열로부터 출력된 제 2 신호열을 상기 인버터 링에서의 신호 천이 위치를 나타내는 수치 데이터로 변환하여 출력하는 신호 변환수단을 포함한 것이고, 당해 시간 계수 회로는 상기 신호 변환수단으로부터 출력된 수치 데이터를 기초로 하여 상기 측정 대상인 펄스 신호의 에지 사이의 시간을 구하는 것을 특징으로 하는 시간 계수 회로.
- 제 12 항에 있어서, 상기 신호 변환수단은, 상기 제 1 및 제 2 신호열에 있어서, 신호가 하나의 논리레벨로부터 다른 논리레벨로 변하는 위치를 상기 인버터 링에서의 신호 천이 위치로서 검지하고, 검지된 위치를 나타내는 수치 데이터를 구하여 출력하는 것을 특징으로 하는 시간 계수 회로.
- 복수의 펄스 신호를 생성하는 펄스 신호 생성 방법에 있어서, 복수의 차동 인버터를 각각의 정전 출력단자와 다음 단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 정전 입력단자를 접속하여 직렬로 접속함으로써 구성되고, 신호의 천이가 전파하는 차동 인버터 열을 이용하여, 상기 차동 인버터 열을 구성하는 차동 인버터의 정전 출력신호와 반전 출력신호를 차동 인버터의 순서를 번갈아 인출하고, 상기 인출된 신호를 복수의 펄스 신호로 하는 것을 특징으로 하는 펄스 신호 생성 방법.
- 복수의 펄스 신호를 생성하는 펄스 신호 생성 방법에 있어서, 홀수개의 인버터를 링 형상으로 접속함으로써 구성되고, 신호의 천이가 순환하는 인버터 링을 이용하여, 상기 인버터 링을 구성하는 각 인버터의 출력신호를 인버터 하나 걸러 인출하고, 상기 인출된 신호를 복수의 펄스 신호로 하는 것을 특징으로 하는 펄스 신호 생성 방법.
- 복수의 펄스 신호를 생성하는 펄스 신호 생성 방법에 있어서, 홀수개의 차동인버터를 각각의 정전 출력단자와 다음 단의 차동 인버터의 반전 입력단자를 접속함과 동시에 각각의 반전 출력단자와 다음 단의 차동 인버터의 정전 입력단자를 접속하여 링 형상으로 접속함으로써 구성되고, 신호의 천이가 순환하는차동 인버터 링을 이용하여, 상기 차동 인버터 링을 구성하는 각 차동 인버터의 정전 출력신호와 반전 출력신호를 차동 인버터의 순서로 번갈아 인출하고, 상기 인출된 신호를 복수의 펄스 신호로 하는 것을 특징으로 하는 펄스 신호 생성 방법.
- 제 16 항에 있어서, 상기 차동 인버터 링에서의 홀수단의 차동 인버터의 정전 출력신호 및 짝수단의 차동 인버터의 반전 출력신호를 이루어진 제1신호군 및 상기 차동 인버터 링에서의 홀수단의 차동 인버터의 반전 출력신호 및 짝수단의 차동 인버터의 정전 출력신호로 이루어진 제2신호군 중 적어도 한 쪽을 인출하고, 인출된 신호군을 복수의 펄스 신호로 하는 것을 특징으로 하는 펄스 신호 생성방법.
- 인버터를 직렬로 접속함으로써 구성되고, 신호의 천이가 전파하는 인버터 열을 이용하여 복수의 펄스 신호를 생성하는 펄스 신호 생성 방법에 있어서, 상기 인버터 열을 구성하는 인버터 출력신호의 상승 시간과 하강 시간 사이에 상기 복수의 펄스 신호 상호간의 에지 간격에서의 설계 방법에 대하여 실질적으로 악영향을 미칠 정도로 차이가 있을 때 상기 인버터 열을 구성하는 인버터의 출력신호를 인버터 하나 걸러 인출하고, 상기 인출된 신호를 복수의 펄스 신호로 하는 것을 특징으로 하는 펄스 신호 생성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-051162 | 1996-03-08 | ||
| JP5116296 | 1996-03-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970068168A true KR970068168A (ko) | 1997-10-13 |
| KR100454197B1 KR100454197B1 (ko) | 2005-02-23 |
Family
ID=12879139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970006564A KR100454197B1 (ko) | 1996-03-08 | 1997-02-28 | 시간계수회로및펄스신호생성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5999586A (ko) |
| KR (1) | KR100454197B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642801B1 (en) * | 2001-08-21 | 2003-11-04 | 3Com Corporation | Oscillator using virtual stages for multi-gigabit clock recovery |
| DE102005024648B4 (de) * | 2005-05-25 | 2020-08-06 | Infineon Technologies Ag | Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten |
| JP2007006368A (ja) * | 2005-06-27 | 2007-01-11 | Denso Corp | Ａ／ｄ変換回路 |
| JP4725418B2 (ja) * | 2006-05-31 | 2011-07-13 | 株式会社デンソー | 時間計測回路 |
| TWI357723B (en) * | 2007-12-04 | 2012-02-01 | Ind Tech Res Inst | Time to digital converter apparatus |
| JP2009272858A (ja) * | 2008-05-07 | 2009-11-19 | Olympus Corp | Ａ／ｄ変換回路 |
| JP5478304B2 (ja) * | 2010-03-15 | 2014-04-23 | オリンパス株式会社 | Ａ／ｄ変換回路 |
| JP6572251B2 (ja) | 2017-03-17 | 2019-09-04 | 株式会社東芝 | 時間計測回路および距離計測装置 |
| US11863193B2 (en) * | 2021-07-29 | 2024-01-02 | Texas Instruments Incorporated | Metastability correction for ring oscillator with embedded time to digital converter |
| CN113376513B (zh) * | 2021-08-13 | 2021-10-26 | 绅克半导体科技(苏州)有限公司 | 延时测量电路、同步信号补偿装置及ic测量装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2900772B2 (ja) * | 1993-12-24 | 1999-06-02 | 株式会社デンソー | パルス位相差符号化回路とパルス発生回路との複合装置及びデジタル制御ｐｌｌ装置 |
| US5828717A (en) * | 1995-03-28 | 1998-10-27 | Matsushita Electric Industrial Co. Ltd. | Time counting circuit and counter circuit |
| JPH08330946A (ja) * | 1995-03-28 | 1996-12-13 | Matsushita Electric Ind Co Ltd | 時間計数回路及びカウンタ回路 |
| US5812626A (en) * | 1995-06-13 | 1998-09-22 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit sampling circuit skew adjusting circuit and logic analyzing circuit |
| US5835552A (en) * | 1995-11-13 | 1998-11-10 | Matsushita Electric Industrial Co.,Ltd. | Time counting circuit and counter circuit |
-
1997
- 1997-02-28 KR KR1019970006564A patent/KR100454197B1/ko not_active IP Right Cessation
- 1997-03-04 US US08/795,907 patent/US5999586A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5999586A (en) | 1999-12-07 |
| KR100454197B1 (ko) | 2005-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970068168A (ko) | 시간 계수 회로 및 펄스 신호 생성 방법 | |
| EP0749210A3 (en) | Counting circuit for measuring pulse spacing, sampling circuit, skew adjusting circuit, and logic analyzing circuit | |
| KR100363816B1 (ko) | 클록이상검출기 및 클록이상 검출장치 | |
| KR930003004B1 (ko) | 신호발생기 | |
| EP1262912A3 (en) | Signal processing circuit involving local synchronous behaviour | |
| WO2019049480A1 (ja) | センサ装置および測定方法 | |
| JP2009272858A (ja) | Ａ／ｄ変換回路 | |
| JP2001141784A (ja) | 半導体素子テスト回路 | |
| KR960006290A (ko) | 비트순차식 병렬 비교기 | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| SU966864A1 (ru) | Устройство дл формировани сдвинутых копий псевдослучайной последовательности | |
| US11876519B2 (en) | Oscillation circuit, time-to-digital converter, and electronic device | |
| SU1160450A1 (ru) | Устройство дл считывани изображений микрообъектов | |
| JP3195556B2 (ja) | 時間計数回路及びパルス信号生成方法 | |
| CN109116717B (zh) | 一种基于多次采样的时间间隔测量方法 | |
| JPH0799450A (ja) | パルス位相差符号化回路 | |
| RU1839267C (ru) | Устройство дл тренировки вокалистов | |
| JPS62112418A (ja) | 光電スイツチ | |
| SU917357A1 (ru) | Делитель частоты на три | |
| SU1227008A1 (ru) | Устройство индикации | |
| SU798816A1 (ru) | Устройство дл сравнени двоичных чисел | |
| KR920004857A (ko) | 집적회로검사장치 | |
| SU1037064A1 (ru) | Устройство дл измерени геометрических размеров движущихс объектов | |
| JP2004219336A (ja) | 半導体装置 | |
| KR930002145Y1 (ko) | 카운터 테스트 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101012 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |