JP3188298B2 - メンバーシップ関数発生装置 - Google Patents
メンバーシップ関数発生装置Info
- Publication number
- JP3188298B2 JP3188298B2 JP35988991A JP35988991A JP3188298B2 JP 3188298 B2 JP3188298 B2 JP 3188298B2 JP 35988991 A JP35988991 A JP 35988991A JP 35988991 A JP35988991 A JP 35988991A JP 3188298 B2 JP3188298 B2 JP 3188298B2
- Authority
- JP
- Japan
- Prior art keywords
- membership function
- circuit
- input
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/26—Arbitrary function generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
- G06N7/04—Physical realisation
- G06N7/043—Analogue or partially analogue implementation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S706/00—Data processing: artificial intelligence
- Y10S706/90—Fuzzy logic
Description
【０００１】
【産業上の利用分野】本発明は、制御、認識、意思決
定、診断などに適用されるファジィハードウエアシステ
ムにおけるメンバーシップ関数発生装置に関する。
定、診断などに適用されるファジィハードウエアシステ
ムにおけるメンバーシップ関数発生装置に関する。
【０００２】
【従来の技術】たとえば、ファジィ推論を行う場合に
は、ファジィ集合をメンバーシップ関数で定義する。こ
れを電子的に処理するためにメンバーシップ関数発生回
路が使用される。
は、ファジィ集合をメンバーシップ関数で定義する。こ
れを電子的に処理するためにメンバーシップ関数発生回
路が使用される。
【０００３】図１１は、電圧モードで動作するアナログ
タイプのメンバーシップ関数発生回路の基本回路構成を
示す。このメンバーシップ関数発生回路は、二つの差動
増幅回路Ｄ１，Ｄ２を備えている。
タイプのメンバーシップ関数発生回路の基本回路構成を
示す。このメンバーシップ関数発生回路は、二つの差動
増幅回路Ｄ１，Ｄ２を備えている。
【０００４】差動増幅回路Ｄ１は、一対のトランジスタ
Ｑ１１，Ｑ１２と、一方のトランジスタＱ１１のコレク
タ通路に接続されたトランジスタＱ１３，Ｑ１４，抵抗
器Ｒ１１，Ｒ１２，Ｒ１３からなるカレントミラー回路
構成の出力回路等から構成されている。トランジスタＱ
１１とＱ１２の各エミッタは可変抵抗器Ｒ１４を介して
互いに接続されており、トランジスタＱ１１のエミッタ
と可変抵抗器Ｒ１４との接続点に、定電流源Ｑ１が接続
される。一方のトランジスタＱ１１のベースには入力電
圧ＶＩＮが供給され、他方のトランジスタＱ１２のベー
スには固定の基準電圧ＶＬ１が供給される。
Ｑ１１，Ｑ１２と、一方のトランジスタＱ１１のコレク
タ通路に接続されたトランジスタＱ１３，Ｑ１４，抵抗
器Ｒ１１，Ｒ１２，Ｒ１３からなるカレントミラー回路
構成の出力回路等から構成されている。トランジスタＱ
１１とＱ１２の各エミッタは可変抵抗器Ｒ１４を介して
互いに接続されており、トランジスタＱ１１のエミッタ
と可変抵抗器Ｒ１４との接続点に、定電流源Ｑ１が接続
される。一方のトランジスタＱ１１のベースには入力電
圧ＶＩＮが供給され、他方のトランジスタＱ１２のベー
スには固定の基準電圧ＶＬ１が供給される。
【０００５】いま、電源電圧をＶCC、抵抗器Ｒ１３の抵
抗値をＲＬ、可変抵抗器Ｒ１４の抵抗値をＲＥ１とする
と、トランジスタＱ１１のベースに印加される入力電圧
ＶＩＮと、トランジスタＱ１４のコレクタに得られる出
力電圧ＶＯ１との関係は、図１２（ａ）に示すようなＳ
型になる。すなわち、入力電圧ＶＩＮが基準電圧ＶＬ１
未満である場合には、定電流源Ｑ１の電流Ｉ0 が、入力
電圧比に応じてトランジスタＱ１１とトランジスタＱ１
２に分かれて流れるため、入力電圧ＶＩＮが増加するに
従いＲＬ／ＲＥ１の傾斜で出力電圧ＶＯ１も増加する
が、基準電圧ＶＬ１以上になるとトランジスタＱ１１に
定電流源Ｑ１の全ての電流Ｉ0 が流れるので出力電圧Ｖ
Ｏ１は、Ｉ0 ・ＲＬで飽和する。このようなＳ型の出力
特性を有するメンバーシップ関数は、Ｓ型メンバーシッ
プ関数と呼ばれる。
抗値をＲＬ、可変抵抗器Ｒ１４の抵抗値をＲＥ１とする
と、トランジスタＱ１１のベースに印加される入力電圧
ＶＩＮと、トランジスタＱ１４のコレクタに得られる出
力電圧ＶＯ１との関係は、図１２（ａ）に示すようなＳ
型になる。すなわち、入力電圧ＶＩＮが基準電圧ＶＬ１
未満である場合には、定電流源Ｑ１の電流Ｉ0 が、入力
電圧比に応じてトランジスタＱ１１とトランジスタＱ１
２に分かれて流れるため、入力電圧ＶＩＮが増加するに
従いＲＬ／ＲＥ１の傾斜で出力電圧ＶＯ１も増加する
が、基準電圧ＶＬ１以上になるとトランジスタＱ１１に
定電流源Ｑ１の全ての電流Ｉ0 が流れるので出力電圧Ｖ
Ｏ１は、Ｉ0 ・ＲＬで飽和する。このようなＳ型の出力
特性を有するメンバーシップ関数は、Ｓ型メンバーシッ
プ関数と呼ばれる。
【０００６】差動増幅回路Ｄ２も差動増幅回路Ｄ１と同
様に構成されているが、基準電圧ＶＬ２と入力電圧ＶＩ
Ｎの差動増幅回路Ｄ２への与え方が逆になっている点が
異なっている。なお、Ｑ２はＱ１と同様な定電流源であ
る。この差動増幅回路Ｄ２の入出力特性は、図１２
（ｂ）に示すようにＺ型になっており、入力電圧ＶＩＮ
が基準電圧ＶＬ２未満である場合には、出力電圧ＶＯ２
はＩ0 ・ＲＬで飽和しているが、基準電圧ＶＬ２以上に
なると入力電圧ＶＩＮが増加するに従い−ＲＬ／ＲＥ２
の傾斜で出力電圧ＶＯ２は低下する。このようなＺ型の
出力特性を有するメンバーシップ関数は、Ｚ型メンバー
シップ関数と呼ばれる。
様に構成されているが、基準電圧ＶＬ２と入力電圧ＶＩ
Ｎの差動増幅回路Ｄ２への与え方が逆になっている点が
異なっている。なお、Ｑ２はＱ１と同様な定電流源であ
る。この差動増幅回路Ｄ２の入出力特性は、図１２
（ｂ）に示すようにＺ型になっており、入力電圧ＶＩＮ
が基準電圧ＶＬ２未満である場合には、出力電圧ＶＯ２
はＩ0 ・ＲＬで飽和しているが、基準電圧ＶＬ２以上に
なると入力電圧ＶＩＮが増加するに従い−ＲＬ／ＲＥ２
の傾斜で出力電圧ＶＯ２は低下する。このようなＺ型の
出力特性を有するメンバーシップ関数は、Ｚ型メンバー
シップ関数と呼ばれる。
【０００７】メンバーシップ関数発生回路は、図１３に
示すように、上述したような複数の差動増幅回路Ｄ１，
Ｄ２と最小値演算回路Ｑ３と組み合わせて使うことが多
い。最小値演算回路とは複数の入力のうちの最低の値を
有する入力を出力するものである。したがって、差動増
幅回路Ｄ１の出力が図１２（ａ）に示すようなＳ型メン
バーシップ関数であり、差動増幅回路Ｄ２の出力が同図
（ｂ）に示すようなＺ型メンバーシップ関数であるとき
には、図１３に示す回路における入力電圧ＶＩＮ対出力
電圧ＶＯ３の関係は、図１２（ｃ）に示すように台形と
なる。但し、ＶＬ１＜ＶＬ２である。これをπ型メンバ
ーシップ関数と呼ぶ。このπ型メンバーシップ関数は、
ファジィシステムにおいて最もよく用いられるメンバー
シップ関数である。なお、ＶＬ１＝ＶＬ２である場合に
は、出力特性は三角形となり、三角型メンバーシップ関
数が得られる。
示すように、上述したような複数の差動増幅回路Ｄ１，
Ｄ２と最小値演算回路Ｑ３と組み合わせて使うことが多
い。最小値演算回路とは複数の入力のうちの最低の値を
有する入力を出力するものである。したがって、差動増
幅回路Ｄ１の出力が図１２（ａ）に示すようなＳ型メン
バーシップ関数であり、差動増幅回路Ｄ２の出力が同図
（ｂ）に示すようなＺ型メンバーシップ関数であるとき
には、図１３に示す回路における入力電圧ＶＩＮ対出力
電圧ＶＯ３の関係は、図１２（ｃ）に示すように台形と
なる。但し、ＶＬ１＜ＶＬ２である。これをπ型メンバ
ーシップ関数と呼ぶ。このπ型メンバーシップ関数は、
ファジィシステムにおいて最もよく用いられるメンバー
シップ関数である。なお、ＶＬ１＝ＶＬ２である場合に
は、出力特性は三角形となり、三角型メンバーシップ関
数が得られる。
【０００８】π型メンバーシップ関数の高さはＩ0 ・Ｒ
Ｌ、底辺はＶＬ２−ＶＬ１＋（ＲＥ１＋ＲＥ２）・
Ｉ0 、左辺の傾斜はＲＬ／ＲＥ１、右辺の傾斜は−ＲＬ
／ＲＥ２となる。ここにＩ0 は、メンバーシップ関数発
生回路の定電流源Ｑ１，Ｑ２が作る電流である。
Ｌ、底辺はＶＬ２−ＶＬ１＋（ＲＥ１＋ＲＥ２）・
Ｉ0 、左辺の傾斜はＲＬ／ＲＥ１、右辺の傾斜は−ＲＬ
／ＲＥ２となる。ここにＩ0 は、メンバーシップ関数発
生回路の定電流源Ｑ１，Ｑ２が作る電流である。
【０００９】従来のメンバーシップ関数回路において
は、上述したように、Ｓ型メンバーシップ関数を発生す
る第１の差動増幅回路Ｄ１と、Ｚ型メンバーシップ関数
を発生する第２の差動増幅回路Ｄ２とを使用し、両差動
増幅回路Ｄ１，Ｄ２の出力の最小値演算を行うことによ
り、π型メンバーシップ関数や三角形メンバーシップ関
数を生成するようにしていた。
は、上述したように、Ｓ型メンバーシップ関数を発生す
る第１の差動増幅回路Ｄ１と、Ｚ型メンバーシップ関数
を発生する第２の差動増幅回路Ｄ２とを使用し、両差動
増幅回路Ｄ１，Ｄ２の出力の最小値演算を行うことによ
り、π型メンバーシップ関数や三角形メンバーシップ関
数を生成するようにしていた。
【００１０】
【発明が解決しようとする課題】従来のメンバーシップ
関数回路においては、独立した二つの差動増幅回路Ｄ
１，Ｄ２が使用されており、各差動増幅回路により生成
されるメンバーシップ関数の傾斜部の傾きは、各差動増
幅回路のエミッタ抵抗ＲＥ１，ＲＥ２の値に依存してお
り、エミッタ抵抗ＲＥ１とＲＥ２の値が異なると傾斜部
の傾きが異なってくる。したがって、各差動増幅回路の
出力に基づいてπ型メンバーシップ関数や三角形メンバ
ーシップ関数を生成した場合には、台形或いは三角形の
両辺の傾きが異なってしまう。
関数回路においては、独立した二つの差動増幅回路Ｄ
１，Ｄ２が使用されており、各差動増幅回路により生成
されるメンバーシップ関数の傾斜部の傾きは、各差動増
幅回路のエミッタ抵抗ＲＥ１，ＲＥ２の値に依存してお
り、エミッタ抵抗ＲＥ１とＲＥ２の値が異なると傾斜部
の傾きが異なってくる。したがって、各差動増幅回路の
出力に基づいてπ型メンバーシップ関数や三角形メンバ
ーシップ関数を生成した場合には、台形或いは三角形の
両辺の傾きが異なってしまう。
【００１１】一方、ファジイシステムにおいて使用され
ているメンバーシップ関数としては、左右対称のものが
圧倒的に多い。このため、従来のメンバーシップ関数回
路においては、ＲＥ１＝ＲＥ２となるように調整するこ
とにより両辺の傾きを一致させて左右対称のメンバーシ
ップ関数を得ていた。しかしながら、各回路ごとにエミ
ッタ抵抗ＲＥ１，ＲＥ２の値を調整する作業は、手間と
時間を要する作業であり、調整が面倒である。
ているメンバーシップ関数としては、左右対称のものが
圧倒的に多い。このため、従来のメンバーシップ関数回
路においては、ＲＥ１＝ＲＥ２となるように調整するこ
とにより両辺の傾きを一致させて左右対称のメンバーシ
ップ関数を得ていた。しかしながら、各回路ごとにエミ
ッタ抵抗ＲＥ１，ＲＥ２の値を調整する作業は、手間と
時間を要する作業であり、調整が面倒である。
【００１２】なお、各差動増幅回路の動作条件が全て同
じであれば、予め等しい値のエミッタ抵抗を用意してお
き、この抵抗を使用することも考えられるが、各差動増
幅回路の動作特性にはばらつきがあるため、このばらつ
きを補正するためには、非常に面倒な調整が必要とな
る。
じであれば、予め等しい値のエミッタ抵抗を用意してお
き、この抵抗を使用することも考えられるが、各差動増
幅回路の動作特性にはばらつきがあるため、このばらつ
きを補正するためには、非常に面倒な調整が必要とな
る。
【００１３】たとえば、図１１に示すメンバーシップ関
数発生回路において、差動増幅回路Ｄ１の抵抗器Ｒ１３
の抵抗値ＲＬが、ＲＬ’になったとすると、図１４に示
されるように、差動増幅回路Ｄ１において生成されるＳ
型メンバーシップ関数（出力ＶＯ１）の高さ（Ｉ0 ・Ｒ
Ｌ’）と差動増幅回路Ｄ２において生成されるＺ型メン
バーシップ関数（出力ＶＯ２）との高さ（Ｉ0 ・ＲＬ）
とが異なってしまう。このため、Ｓ型メンバーシップ関
数とＺ型メンバーシップ関数からπ型メンバーシップ関
数を生成した場合には、太線で示すように、π型メンバ
ーシップ関数の両辺の傾きが異なってしまうだけでな
く、頂点の位置が本来の位置ＶＬ１からＶＬ２’に移動
してしまい、右辺の横軸方向の長さがＩ0 ・ＲＥ２・
（ＲＬ’／ＲＬ）になってしまう。このため、ＲＥ１＝
ＲＥ２となるように調整したとしても、左右対称とはな
らず所望の形状のメンバーシップ関数を得ることができ
ない。
数発生回路において、差動増幅回路Ｄ１の抵抗器Ｒ１３
の抵抗値ＲＬが、ＲＬ’になったとすると、図１４に示
されるように、差動増幅回路Ｄ１において生成されるＳ
型メンバーシップ関数（出力ＶＯ１）の高さ（Ｉ0 ・Ｒ
Ｌ’）と差動増幅回路Ｄ２において生成されるＺ型メン
バーシップ関数（出力ＶＯ２）との高さ（Ｉ0 ・ＲＬ）
とが異なってしまう。このため、Ｓ型メンバーシップ関
数とＺ型メンバーシップ関数からπ型メンバーシップ関
数を生成した場合には、太線で示すように、π型メンバ
ーシップ関数の両辺の傾きが異なってしまうだけでな
く、頂点の位置が本来の位置ＶＬ１からＶＬ２’に移動
してしまい、右辺の横軸方向の長さがＩ0 ・ＲＥ２・
（ＲＬ’／ＲＬ）になってしまう。このため、ＲＥ１＝
ＲＥ２となるように調整したとしても、左右対称とはな
らず所望の形状のメンバーシップ関数を得ることができ
ない。
【００１４】なお、ＲＬが外部から調整可能である場合
には、ＲＬ’＝ＲＬとなるように再調整すればよいが、
たとえば、差動増幅回路が集積回路化されているような
場合には、調整は不可能である。
には、ＲＬ’＝ＲＬとなるように再調整すればよいが、
たとえば、差動増幅回路が集積回路化されているような
場合には、調整は不可能である。
【００１５】ＲＬが外部から調整不可能である場合に
は、ＲＥ１或いはＲＥ２を調整して、左右対称となるよ
うに調整する必要があるが、この場合、π型メンバーシ
ップ関数の右側の頂点Ｐの位置ずれが生じるので、この
ずれをＶＬ２を変えることにより補正する必要がある。
は、ＲＥ１或いはＲＥ２を調整して、左右対称となるよ
うに調整する必要があるが、この場合、π型メンバーシ
ップ関数の右側の頂点Ｐの位置ずれが生じるので、この
ずれをＶＬ２を変えることにより補正する必要がある。
【００１６】いずれの場合にも、ＲＥ１，ＲＥ２以外の
パラメータをも調整する必要があり、所望のメンバーシ
ップ関数を得るための作業が面倒であった。
パラメータをも調整する必要があり、所望のメンバーシ
ップ関数を得るための作業が面倒であった。
【００１７】そこで本発明は、共通の差動増幅回路を使
用して共通の直線上に傾斜部分が位置する２種類の折れ
線関数を生成し、この両関数からπ型メンバーシップ関
数を生成することにより、調整することなく左右対称な
メンバーシップ関数を得ることを目的とする。
用して共通の直線上に傾斜部分が位置する２種類の折れ
線関数を生成し、この両関数からπ型メンバーシップ関
数を生成することにより、調整することなく左右対称な
メンバーシップ関数を得ることを目的とする。
【００１８】
【課題を解決するための手段】本発明のメンバーシップ
関数発生装置は、二つの第１の入力端子から入力された
電圧のうちの電圧が高い方の入力電圧を出力する最大値
演算回路と、二つの第２の入力端子から入力された電圧
のうちの電圧が低い方の入力電圧を出力する最小値演算
回路と、前記最大値演算回路の出力を一方の入力とし、
前記最小値演算回路の出力を他方の入力として二つの入
力の差電圧を増幅してメンバーシップ関数として出力す
る差動増幅回路とからなり、前記最大値演算回路の二つ
の第１の入力端子のうちの一方からの入力を第１の基準
電圧とし他方からの入力をファジィ推論の基礎となる入
力信号電圧とし、前記最小値演算回路の二つの第２の入
力のうちの一方からの入力を第２の基準電圧とし他方か
らの入力をファジィ推論の基礎となる入力信号電圧とし
たことを特徴とする。
関数発生装置は、二つの第１の入力端子から入力された
電圧のうちの電圧が高い方の入力電圧を出力する最大値
演算回路と、二つの第２の入力端子から入力された電圧
のうちの電圧が低い方の入力電圧を出力する最小値演算
回路と、前記最大値演算回路の出力を一方の入力とし、
前記最小値演算回路の出力を他方の入力として二つの入
力の差電圧を増幅してメンバーシップ関数として出力す
る差動増幅回路とからなり、前記最大値演算回路の二つ
の第１の入力端子のうちの一方からの入力を第１の基準
電圧とし他方からの入力をファジィ推論の基礎となる入
力信号電圧とし、前記最小値演算回路の二つの第２の入
力のうちの一方からの入力を第２の基準電圧とし他方か
らの入力をファジィ推論の基礎となる入力信号電圧とし
たことを特徴とする。
【００１９】このメンバーシップ関数発生装置におい
て、π型メンバーシップ関数を得る場合には、入力信号
電圧が前記最大値演算回路の他方の入力端子と前記最小
値演算回路の他方の入力端子に共通に供給される。
て、π型メンバーシップ関数を得る場合には、入力信号
電圧が前記最大値演算回路の他方の入力端子と前記最小
値演算回路の他方の入力端子に共通に供給される。
【００２０】前記差動増幅回路としては、相補的な出力
を生成するものを使用することができる。
を生成するものを使用することができる。
【００２１】また、メンバーシップ関数発生装置は複数
個直列に接続して使用することができる。
個直列に接続して使用することができる。
【００２２】
【作用】第１の基準電圧と入力電圧が最大値演算回路に
供給されると、最大値演算回路からは、第１の基準電圧
未満では第１の基準電圧に等しく、第１の基準電圧以上
では入力電圧に等しい出力電圧が得られる。また、第２
の基準電圧と入力電圧が最小値演算回路に供給される
と、最小値演算回路からは、第２の基準電圧未満では入
力電圧に等しく、第２の基準電圧以上では第２の基準電
圧に等しい出力電圧が得られる。最大値演算回路の出力
と最小値演算回路の出力が差動増幅回路に供給される
と、差動増幅回路からは、両演算回路の出力の差に比例
した台形のメンバーシップ関数が出力される。メンバー
シップ関数の左右両辺の傾きは、一つの差動増幅回路の
動作により決定され、差動増幅回路のパラメータに応じ
た同じ傾きとなり、無調整で左右対称のメンバーシップ
関数が得られる。
供給されると、最大値演算回路からは、第１の基準電圧
未満では第１の基準電圧に等しく、第１の基準電圧以上
では入力電圧に等しい出力電圧が得られる。また、第２
の基準電圧と入力電圧が最小値演算回路に供給される
と、最小値演算回路からは、第２の基準電圧未満では入
力電圧に等しく、第２の基準電圧以上では第２の基準電
圧に等しい出力電圧が得られる。最大値演算回路の出力
と最小値演算回路の出力が差動増幅回路に供給される
と、差動増幅回路からは、両演算回路の出力の差に比例
した台形のメンバーシップ関数が出力される。メンバー
シップ関数の左右両辺の傾きは、一つの差動増幅回路の
動作により決定され、差動増幅回路のパラメータに応じ
た同じ傾きとなり、無調整で左右対称のメンバーシップ
関数が得られる。
【００２３】
【実施例】以下、本発明を実施例に基づいて具体的に説
明する。
明する。
【００２４】図１は本発明のメンバーシップ関数発生回
路の第１の実施例を示す回路図である。端子ｔ１，ｔ２
に入力電圧Ｖ１，Ｖ２が供給される最大値演算回路Ｑ１
０１と、端子ｔ３，ｔ４に入力電圧Ｖ３，Ｖ４が供給さ
れる最小値演算回路Ｑ１０２とが設けられている。最大
値演算回路は、複数の入力のうち最大の入力を出力する
ものであり、最小値演算回路は、複数の入力のうち最小
の入力を出力するものである。最大値演算回路Ｑ１０１
の出力Ｖｉ１は、差動増幅回路Ｑ１０７の一方の入力と
され、最小値演算回路Ｑ１０２の出力Ｖｉ２は、差動増
幅回路Ｑ１０７の他方の入力とされる。
路の第１の実施例を示す回路図である。端子ｔ１，ｔ２
に入力電圧Ｖ１，Ｖ２が供給される最大値演算回路Ｑ１
０１と、端子ｔ３，ｔ４に入力電圧Ｖ３，Ｖ４が供給さ
れる最小値演算回路Ｑ１０２とが設けられている。最大
値演算回路は、複数の入力のうち最大の入力を出力する
ものであり、最小値演算回路は、複数の入力のうち最小
の入力を出力するものである。最大値演算回路Ｑ１０１
の出力Ｖｉ１は、差動増幅回路Ｑ１０７の一方の入力と
され、最小値演算回路Ｑ１０２の出力Ｖｉ２は、差動増
幅回路Ｑ１０７の他方の入力とされる。
【００２５】差動増幅回路Ｑ１０７は、図１１の従来例
に示す差動増幅回路Ｄ１，Ｄ２と類似の構成を有してい
るが、対となるトランジスタＱ１０３，Ｑ１０４の各エ
ミッタと定電流源Ｑ１０５との間にそれぞれ抵抗器Ｒ１
０１，Ｒ１０２が接続されている点が異なっている。
に示す差動増幅回路Ｄ１，Ｄ２と類似の構成を有してい
るが、対となるトランジスタＱ１０３，Ｑ１０４の各エ
ミッタと定電流源Ｑ１０５との間にそれぞれ抵抗器Ｒ１
０１，Ｒ１０２が接続されている点が異なっている。
【００２６】次に、図１に示す回路の動作について説明
する。図１に示す実施例においては、希望するメンバー
シップ関数の形状に応じて、最大値演算回路Ｑ１０１お
よび最小値演算回路Ｑ１０２への入力を切り換える。
する。図１に示す実施例においては、希望するメンバー
シップ関数の形状に応じて、最大値演算回路Ｑ１０１お
よび最小値演算回路Ｑ１０２への入力を切り換える。
【００２７】π型メンバーシップ関数を得る場合には、
図２に示すように、端子ｔ２と端子ｔ３とを接続し、端
子ｔ２，ｔ３に入力電圧ＶＩＮを供給する。すなわち、
ＶＩＮ＝Ｖ２＝Ｖ３とする。また、端子ｔ１には基準電
圧ＶＬ１を供給し、端子ｔ４には基準電圧ＶＬ２を供給
する。すなわち、Ｖ１＝ＶＬ１，Ｖ４＝ＶＬ２とする。
この場合、最大値演算回路Ｑ１０１の出力Ｖｉ１および
最小値演算回路Ｑ１０２の出力Ｖｉ２は下式に示すよう
になる。
図２に示すように、端子ｔ２と端子ｔ３とを接続し、端
子ｔ２，ｔ３に入力電圧ＶＩＮを供給する。すなわち、
ＶＩＮ＝Ｖ２＝Ｖ３とする。また、端子ｔ１には基準電
圧ＶＬ１を供給し、端子ｔ４には基準電圧ＶＬ２を供給
する。すなわち、Ｖ１＝ＶＬ１，Ｖ４＝ＶＬ２とする。
この場合、最大値演算回路Ｑ１０１の出力Ｖｉ１および
最小値演算回路Ｑ１０２の出力Ｖｉ２は下式に示すよう
になる。
【００２８】
【数１】 したがって、たとえば、ＶＬ１＜ＶＬ２のとき、ＶＩＮ
対Ｖｉ１，Ｖｉ２の関係は、図３（ａ）に示すようにな
る。
対Ｖｉ１，Ｖｉ２の関係は、図３（ａ）に示すようにな
る。
【００２９】したがって、差動増幅回路Ｑ１０７への差
動入力Ｖｉ２−Ｖｉ１は、図３（ｂ）に示すような、頂
点がＶＩＮ＝ＶＬ１とＶＩＮ＝ＶＬ２で、しかも左右対
称な台形となる。
動入力Ｖｉ２−Ｖｉ１は、図３（ｂ）に示すような、頂
点がＶＩＮ＝ＶＬ１とＶＩＮ＝ＶＬ２で、しかも左右対
称な台形となる。
【００３０】これにより、差動増幅回路Ｑ１０７の出力
電圧ＶＯは、図３（ｃ）に示すように左右対称な台形と
なる。このような台形の出力特性は、π型メンバーシッ
プ関数と呼ばれる。台形の左右辺の傾きの絶対値は、Ｒ
Ｌ／（ＲＥ１０１＋ＲＥ１０２）であり、高さは、ＲＥ
１０１＝ＲＥ１０２のとき、（Ｉ0 ／２）・ＲＬとな
る。但し、ＲＬは出力回路の負荷抵抗値、ＲＥ１０１，
ＲＥ１０２は抵抗器Ｒ１０１，Ｒ１０２の抵抗値、Ｉ0
は定電流源Ｑ１０５の電流値である。
電圧ＶＯは、図３（ｃ）に示すように左右対称な台形と
なる。このような台形の出力特性は、π型メンバーシッ
プ関数と呼ばれる。台形の左右辺の傾きの絶対値は、Ｒ
Ｌ／（ＲＥ１０１＋ＲＥ１０２）であり、高さは、ＲＥ
１０１＝ＲＥ１０２のとき、（Ｉ0 ／２）・ＲＬとな
る。但し、ＲＬは出力回路の負荷抵抗値、ＲＥ１０１，
ＲＥ１０２は抵抗器Ｒ１０１，Ｒ１０２の抵抗値、Ｉ0
は定電流源Ｑ１０５の電流値である。
【００３１】また、ＶＬ１＝ＶＬ２とすれば、図３
（ｄ）に示すような、二等辺三角形の出力特性が得られ
る。
（ｄ）に示すような、二等辺三角形の出力特性が得られ
る。
【００３２】なお、ＲＥ１０１とＲＥ１０２は同じでな
くてもよい。このとき、π型メンバーシップ関数の高さ
は、（Ｉ0 ／２ ）ＲＬから外れるが、左右対称形であ
ることには変わりはない。また、ＲＥ１０２＝０Ωであ
ってもよい。
くてもよい。このとき、π型メンバーシップ関数の高さ
は、（Ｉ0 ／２ ）ＲＬから外れるが、左右対称形であ
ることには変わりはない。また、ＲＥ１０２＝０Ωであ
ってもよい。
【００３３】次に、図１に示す回路において、Ｚ型メン
バーシップ関数を得るためには、図４に示すように、端
子ｔ１，ｔ３，ｔ４を相互に接続して、端子ｔ１，ｔ
３，ｔ４に基準電圧ＶＬを供給すればよい。この場合、
図５（ａ）に示すようなＺ型メンバーシップ関数が得ら
れる。なお、図４に示す回路の場合には、基準電圧ＶＬ
を最小値演算回路Ｑ１０２を介することなく、直接トラ
ンジスタＱ１０４のベースに与えるようにしてもよい。
バーシップ関数を得るためには、図４に示すように、端
子ｔ１，ｔ３，ｔ４を相互に接続して、端子ｔ１，ｔ
３，ｔ４に基準電圧ＶＬを供給すればよい。この場合、
図５（ａ）に示すようなＺ型メンバーシップ関数が得ら
れる。なお、図４に示す回路の場合には、基準電圧ＶＬ
を最小値演算回路Ｑ１０２を介することなく、直接トラ
ンジスタＱ１０４のベースに与えるようにしてもよい。
【００３４】また、Ｓ型メンバーシップ関数を得るため
には、図６に示すように、端子ｔ１，ｔ２，ｔ４を相互
に接続して、端子ｔ１，ｔ２，ｔ４に基準電圧ＶＬを供
給すればよい。この場合、図５（ｂ）に示すようなＳ型
メンバーシップ関数が得られる。なお、図６に示す回路
の場合には、基準電圧ＶＬを最大値演算回路Ｑ１０１を
介することなく、直接トランジスタＱ１０３のベースに
与えるようにしてもよい。
には、図６に示すように、端子ｔ１，ｔ２，ｔ４を相互
に接続して、端子ｔ１，ｔ２，ｔ４に基準電圧ＶＬを供
給すればよい。この場合、図５（ｂ）に示すようなＳ型
メンバーシップ関数が得られる。なお、図６に示す回路
の場合には、基準電圧ＶＬを最大値演算回路Ｑ１０１を
介することなく、直接トランジスタＱ１０３のベースに
与えるようにしてもよい。
【００３５】また、図４，図６の何れの回路において
も、ＲＥ１０１とＲＥ１０２とは同じ値である必要はな
い。更に、ＲＥ１０２＝０Ωであってもよい。
も、ＲＥ１０１とＲＥ１０２とは同じ値である必要はな
い。更に、ＲＥ１０２＝０Ωであってもよい。
【００３６】図７は、本発明の第２の実施例を示してい
る。
る。
【００３７】第２の実施例は、図１に示す第１の実施例
と類似の構成を有しているが、差動増幅回路Ｑ１０８を
構成する対となるトランジスタＱ１０３，Ｑ１０４の双
方に出力回路Ｑ１０６，Ｑ１０９が設けられている点が
異なっている。図７に示す回路においては、出力回路Ｑ
１０６の出力ＶＯとともに、Ｑ１０９からは、出力回路
Ｑ１０６の出力ＶＯとは位相が逆の反転出力ＶＯ２が得
られる。すなわち、差動増幅回路Ｑ１０８からは、相補
的な出力ＶＯ，ＶＯ２が得られる。
と類似の構成を有しているが、差動増幅回路Ｑ１０８を
構成する対となるトランジスタＱ１０３，Ｑ１０４の双
方に出力回路Ｑ１０６，Ｑ１０９が設けられている点が
異なっている。図７に示す回路においては、出力回路Ｑ
１０６の出力ＶＯとともに、Ｑ１０９からは、出力回路
Ｑ１０６の出力ＶＯとは位相が逆の反転出力ＶＯ２が得
られる。すなわち、差動増幅回路Ｑ１０８からは、相補
的な出力ＶＯ，ＶＯ２が得られる。
【００３８】たとえば、端子ｔ２と端子ｔ３とを接続
し、ＶＩＮ＝Ｖ２＝Ｖ３となる入力電圧を端子ｔ２，ｔ
３に供給したとすると、差動増幅回路Ｑ１０８からは、
図８（ａ）に示すように、出力回路Ｑ１０６からは左右
対称のπ型メンバーシップ関数の出力ＶＯが得られ、ま
た、出力回路Ｑ１０９からは同じく左右対称のＵ型メン
バーシップ関数の出力ＶＯ２が得られる。
し、ＶＩＮ＝Ｖ２＝Ｖ３となる入力電圧を端子ｔ２，ｔ
３に供給したとすると、差動増幅回路Ｑ１０８からは、
図８（ａ）に示すように、出力回路Ｑ１０６からは左右
対称のπ型メンバーシップ関数の出力ＶＯが得られ、ま
た、出力回路Ｑ１０９からは同じく左右対称のＵ型メン
バーシップ関数の出力ＶＯ２が得られる。
【００３９】また、トランジスタＱ１０３，Ｑ１０４の
エミッタ抵抗ＲＥ１０１，ＲＥ１０２のバランスを調整
することにより、図８（ｂ）に示すように、出力ＶＯと
出力ＶＯ２との垂直方向の位置関係を調整することがで
きる。
エミッタ抵抗ＲＥ１０１，ＲＥ１０２のバランスを調整
することにより、図８（ｂ）に示すように、出力ＶＯと
出力ＶＯ２との垂直方向の位置関係を調整することがで
きる。
【００４０】図９は、本発明の第３の実施例を示してい
る。
る。
【００４１】第３の実施例においては、図１に示される
第１の実施例のメンバーシップ関数発生回路を二つ直列
に設けており、第１のメンバーシップ関数発生回路ＭＦ
Ｇ１の出力を第２のメンバーシップ関数発生回路ＭＦＧ
２の入力の一つとしている。なお、メンバーシップ関数
発生回路ＭＦＧ２の最大値演算回路Ｑ２０１，最小値演
算回路Ｑ２０２，トランジスタＱ２０３，Ｑ２０４，定
電流源Ｑ２０５，出力回路Ｑ２０６のそれぞれは、メン
バーシップ関数発生回路ＭＦＧ１の最大値演算回路Ｑ１
０１，最小値演算回路Ｑ１０２，トランジスタＱ１０
３，Ｑ１０４，定電流源Ｑ１０５，出力回路Ｑ１０６と
同じものである。
第１の実施例のメンバーシップ関数発生回路を二つ直列
に設けており、第１のメンバーシップ関数発生回路ＭＦ
Ｇ１の出力を第２のメンバーシップ関数発生回路ＭＦＧ
２の入力の一つとしている。なお、メンバーシップ関数
発生回路ＭＦＧ２の最大値演算回路Ｑ２０１，最小値演
算回路Ｑ２０２，トランジスタＱ２０３，Ｑ２０４，定
電流源Ｑ２０５，出力回路Ｑ２０６のそれぞれは、メン
バーシップ関数発生回路ＭＦＧ１の最大値演算回路Ｑ１
０１，最小値演算回路Ｑ１０２，トランジスタＱ１０
３，Ｑ１０４，定電流源Ｑ１０５，出力回路Ｑ１０６と
同じものである。
【００４２】第１のメンバーシップ関数発生回路ＭＦＧ
１においては、基準電圧ＶＬ１０１が端子ｔ１，ｔ３に
供給され、入力電圧が端子ｔ２，ｔ４に供給される。し
たがって、最大値演算回路Ｑ１０１の出力Ｖｉ１，最小
値演算回路Ｑ１０２の出力Ｖｉ２は図１０（ａ）に示す
ようになり、Ｖｉ２−Ｖｉ１は同図（ｂ）に示すように
なる。したがって、第１のメンバーシップ関数発生回路
ＭＦＧ１の出力ＶＯ１０１は、同図（ｃ）に示すように
単峰の山型となる。この出力ＶＯ１０１は、第２のメン
バーシップ関数発生回路ＭＦＧ２の端子ｔ２１，ｔ２３
に供給される。また、第１のメンバーシップ関数発生回
路ＭＦＧ１の出力ＶＯ１０１の頂点の電圧の半分の基準
電圧ＶＬ２０１が端子ｔ２２，ｔ２４に供給される。し
たがって、最大値演算回路Ｑ２０１の出力Ｖｉ２１，最
小値演算回路Ｑ２０２の出力Ｖｉ２２は図１０（ｄ）に
示すようになり、第２のメンバーシップ関数発生回路Ｍ
ＦＧ２の出力ＶＯ２０１は、同図（ｅ）に破線で示すよ
うに二つの峰を有するＭ型メンバーシップ関数が得られ
る。
１においては、基準電圧ＶＬ１０１が端子ｔ１，ｔ３に
供給され、入力電圧が端子ｔ２，ｔ４に供給される。し
たがって、最大値演算回路Ｑ１０１の出力Ｖｉ１，最小
値演算回路Ｑ１０２の出力Ｖｉ２は図１０（ａ）に示す
ようになり、Ｖｉ２−Ｖｉ１は同図（ｂ）に示すように
なる。したがって、第１のメンバーシップ関数発生回路
ＭＦＧ１の出力ＶＯ１０１は、同図（ｃ）に示すように
単峰の山型となる。この出力ＶＯ１０１は、第２のメン
バーシップ関数発生回路ＭＦＧ２の端子ｔ２１，ｔ２３
に供給される。また、第１のメンバーシップ関数発生回
路ＭＦＧ１の出力ＶＯ１０１の頂点の電圧の半分の基準
電圧ＶＬ２０１が端子ｔ２２，ｔ２４に供給される。し
たがって、最大値演算回路Ｑ２０１の出力Ｖｉ２１，最
小値演算回路Ｑ２０２の出力Ｖｉ２２は図１０（ｄ）に
示すようになり、第２のメンバーシップ関数発生回路Ｍ
ＦＧ２の出力ＶＯ２０１は、同図（ｅ）に破線で示すよ
うに二つの峰を有するＭ型メンバーシップ関数が得られ
る。
【００４３】なお、上述の第３の実施例においては、山
型メンバーシップ関数を発生させる場合を例に挙げて説
明したが、基準電圧を変えることにより、頂部が平坦な
メンバーシップ関数を発生させることもできる。
型メンバーシップ関数を発生させる場合を例に挙げて説
明したが、基準電圧を変えることにより、頂部が平坦な
メンバーシップ関数を発生させることもできる。
【００４４】更に、第２のメンバーシップ関数発生回路
ＭＦＧ２として、図７に示されるような反転出力を出力
する出力回路を有するものを使用すれば、図１０（ｆ）
に示されるような、出力ＶＯ２０１とは逆の位相を有す
るＷ型メンバーシップ関数を得ることができる。
ＭＦＧ２として、図７に示されるような反転出力を出力
する出力回路を有するものを使用すれば、図１０（ｆ）
に示されるような、出力ＶＯ２０１とは逆の位相を有す
るＷ型メンバーシップ関数を得ることができる。
【００４５】また、直列の接続するメンバーシップ関数
発生回路の数を増やすことにより、メンバーシップ関数
の峰の数を増やすことができる。
発生回路の数を増やすことにより、メンバーシップ関数
の峰の数を増やすことができる。
【００４６】
【発明の効果】以上述べたように、本発明によれば、回
路を組み上げた状態のままでメンバーシップ関数の両辺
の傾きが同じになるので、両辺の傾きを合わせるための
調整が不要となるという効果がある。
路を組み上げた状態のままでメンバーシップ関数の両辺
の傾きが同じになるので、両辺の傾きを合わせるための
調整が不要となるという効果がある。
【図１】 本発明のメンバーシップ関数発生回路の第１
の実施例を示す回路図である。
の実施例を示す回路図である。
【図２】 図１に示すメンバーシップ関数発生回路おい
てπ型メンバーシップ関数を生成するための接続関係を
示す回路図である。
てπ型メンバーシップ関数を生成するための接続関係を
示す回路図である。
【図３】 各種のメンバーシップ関数を示すグラフであ
る。
る。
【図４】 図１に示すメンバーシップ関数発生回路おい
てＺ型メンバーシップ関数を生成するための接続関係を
示す回路図である。
てＺ型メンバーシップ関数を生成するための接続関係を
示す回路図である。
【図５】 Ｚ型メンバーシップ関数およびＳ型メンバー
シップ関数を示すグラフである。
シップ関数を示すグラフである。
【図６】 図１に示すメンバーシップ関数発生回路おい
てＳ型メンバーシップ関数を生成するための接続関係を
示す回路図である。
てＳ型メンバーシップ関数を生成するための接続関係を
示す回路図である。
【図７】 本発明のメンバーシップ関数発生回路の第２
の実施例を示す回路図である。
の実施例を示す回路図である。
【図８】 図７に示すメンバーシップ関数発生回路にお
いて生成されるメンバーシップ関数の例を示すグラフで
ある。
いて生成されるメンバーシップ関数の例を示すグラフで
ある。
【図９】 本発明のメンバーシップ関数発生回路の第３
の実施例を示す回路図である。
の実施例を示す回路図である。
【図１０】 図９に示すメンバーシップ関数発生回路に
おいて生成されるメンバーシップ関数の例を示すグラフ
である。
おいて生成されるメンバーシップ関数の例を示すグラフ
である。
【図１１】 メンバーシップ関数発生回路の基本回路構
成を示す回路図である。
成を示す回路図である。
【図１２】 図１１に示すメンバーシップ関数発生回路
において生成されるメンバーシップ関数の例を示すグラ
フである。
において生成されるメンバーシップ関数の例を示すグラ
フである。
【図１３】 π型メンバーシップ関数を生成するための
メンバーシップ関数発生回路を示す回路図である。
メンバーシップ関数発生回路を示す回路図である。
【図１４】 回路パラメータのばらつきに起因するメン
バーシップ関数の形状の変化を説明するためのグラフで
ある。
バーシップ関数の形状の変化を説明するためのグラフで
ある。
Ｄ１，Ｄ２ 差動増幅回路、ＭＦＧ１，ＭＦＧ２ メン
バーシップ関数発生回路、Ｑ１，Ｑ２，Ｑ１０５，Ｑ２
０５ 定電流源、Ｑ３，Ｑ１０２，Ｑ２０２最小値演算
回路、Ｑ１１〜Ｑ１４，Ｑ１０３，Ｑ１０４，Ｑ２０
３，Ｑ２０４トランジスタ、Ｑ１０１，Ｑ２０１ 最大
値演算回路、Ｑ１０６，Ｑ１０９，Ｑ２０６ 出力回
路、Ｑ１０７，Ｑ１０８ 差動増幅回路、Ｒ１１〜Ｒ１
４，Ｒ１０１，Ｒ１０２ 抵抗器、ｔ１〜ｔ４，ｔ２１
〜ｔ２４ 端子
バーシップ関数発生回路、Ｑ１，Ｑ２，Ｑ１０５，Ｑ２
０５ 定電流源、Ｑ３，Ｑ１０２，Ｑ２０２最小値演算
回路、Ｑ１１〜Ｑ１４，Ｑ１０３，Ｑ１０４，Ｑ２０
３，Ｑ２０４トランジスタ、Ｑ１０１，Ｑ２０１ 最大
値演算回路、Ｑ１０６，Ｑ１０９，Ｑ２０６ 出力回
路、Ｑ１０７，Ｑ１０８ 差動増幅回路、Ｒ１１〜Ｒ１
４，Ｒ１０１，Ｒ１０２ 抵抗器、ｔ１〜ｔ４，ｔ２１
〜ｔ２４ 端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−95677（ＪＰ，Ａ) 特開 平３−286333（ＪＰ，Ａ) 特開 平２−54302（ＪＰ，Ａ) 特開 平３−1237（ＪＰ，Ａ) 特開 平５−181989（ＪＰ，Ａ) 特開 平２−96294（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06G 7/12 G06F 9/44 554
Claims (4)
- 【請求項１】 二つの第１の入力端子から入力された電
圧のうちの電圧が高い方の入力電圧を出力する最大値演
算回路と、二つの第２の入力端子から入力された電圧のうちの電圧
が低い方の入力電圧を出力する 最小値演算回路と、 前記最大値演算回路の出力を一方の入力とし、前記最小
値演算回路の出力を他方の入力として二つの入力の差電
圧を増幅してメンバーシップ関数として出力する差動増
幅回路とからなり、 前記最大値演算回路の二つの第１の入力端子のうちの一
方からの入力を第１の基準電圧とし他方からの入力をフ
ァジィ推論の基礎となる入力信号電圧とし、前記最小値
演算回路の二つの第２の入力のうちの一方からの入力を
第２の基準電圧とし他方からの入力をファジィ推論の基
礎となる入力信号電圧としたこと を特徴とするメンバー
シップ関数発生装置。 - 【請求項２】 入力信号電圧が前記最大値演算回路の他
方の入力端子と前記最小値演算回路の他方の入力端子に
共通に供給されることを特徴とする請求項１記載のメン
バーシップ関数発生装置。 - 【請求項３】 前記差動増幅回路は、相補的な出力を生
成するものであることを特徴とする請求項１記載のメン
バーシップ関数発生装置。 - 【請求項４】 請求項１に記載のメンバーシップ関数発
生装置を複数個直列に接続したことを特徴とするメンバ
ーシップ関数発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35988991A JP3188298B2 (ja) | 1991-12-28 | 1991-12-28 | メンバーシップ関数発生装置 |
| US07/993,844 US5396579A (en) | 1991-12-28 | 1992-12-21 | Membership function generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35988991A JP3188298B2 (ja) | 1991-12-28 | 1991-12-28 | メンバーシップ関数発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05181990A JPH05181990A (ja) | 1993-07-23 |
| JP3188298B2 true JP3188298B2 (ja) | 2001-07-16 |
Family
ID=18466814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35988991A Expired - Fee Related JP3188298B2 (ja) | 1991-12-28 | 1991-12-28 | メンバーシップ関数発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5396579A (ja) |
| JP (1) | JP3188298B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205438B1 (en) * | 1998-08-21 | 2001-03-20 | Winbond Electronics Corp. | Current-type fuzzy processor |
| US7570809B1 (en) * | 2004-07-03 | 2009-08-04 | Hrl Laboratories, Llc | Method for automatic color balancing in digital images |
| US7845259B2 (en) * | 2005-07-14 | 2010-12-07 | Provo Craft And Novelty, Inc. | Electronic paper cutting apparatus |
| BRPI0700844A (pt) * | 2007-03-20 | 2008-11-04 | Whirlpool Sa | sistema de controle de um compressor acionado por um motor elétrico, conjunto de motor elétrico de indução e controle eletrÈnico, arranjo para motor-compressores e método de controle de um motor elétrico |
| CN109152516B (zh) * | 2016-05-30 | 2020-12-29 | 奥林巴斯株式会社 | 内窥镜装置和内窥镜 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1214172A (en) * | 1968-07-22 | 1970-12-02 | Crosfield Electronics Ltd | Improvements relating to image reproducing apparatus |
| US3790897A (en) * | 1971-04-05 | 1974-02-05 | Rca Corp | Differential amplifier and bias circuit |
| US4860243A (en) * | 1984-03-23 | 1989-08-22 | Omron Tateisi Electronics Co. | Fuzzy logic semifinished integrated circuit |
| US4694418A (en) * | 1984-03-23 | 1987-09-15 | Omron Tateisi Electronics Co. | Fuzzy logic basic circuit and fuzzy logic integrated circuit operable in current mode |
| US4604584A (en) * | 1985-06-10 | 1986-08-05 | Motorola, Inc. | Switched capacitor precision difference amplifier |
| JPH0682396B2 (ja) * | 1985-10-22 | 1994-10-19 | オムロン株式会社 | メンバーシップ関数合成装置およびファジィ・システム |
| JPH061498B2 (ja) * | 1985-10-22 | 1994-01-05 | オムロン株式会社 | プログラマブル・マルチ・メンバ−シツプ関数回路 |
| JP2693167B2 (ja) * | 1988-03-04 | 1997-12-24 | 新日本無線株式会社 | スイープ・タイプのファジィ・コンピュータ，スイープ・タイプのファジィ・コントローラ，ならびにこれらで用いられるメンバーシップ関数回路，スイープ・タイプのメンバーシップ関数出力回路，デファジファィア，重心決定回路およびα演算回路 |
| US5167005A (en) * | 1988-08-19 | 1992-11-24 | Research Development Corporation Of Japan | Fuzzy computer |
| US5131071A (en) * | 1988-09-26 | 1992-07-14 | Omron Tateisi Electronics Co. | Fuzzy inference apparatus |
| EP0424097B1 (en) * | 1989-10-16 | 1995-08-09 | Fujitsu Limited | Article detection device and method for detecting the article |
| JPH03286386A (ja) * | 1990-04-02 | 1991-12-17 | Pioneer Electron Corp | メンバーシップ関数発生回路 |
| JPH03286387A (ja) * | 1990-04-02 | 1991-12-17 | Pioneer Electron Corp | 関数発生装置 |
| EP0450230A3 (en) * | 1990-04-02 | 1992-01-08 | Pioneer Electronic Corporation | Membership function generating circuit |
| US5210712A (en) * | 1990-09-29 | 1993-05-11 | Anritsu Corporation | Waveform shaping circuit and digital signal analyzing apparatus using the same |
-
1991
- 1991-12-28 JP JP35988991A patent/JP3188298B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-21 US US07/993,844 patent/US5396579A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5396579A (en) | 1995-03-07 |
| JPH05181990A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| JP3188298B2 (ja) | メンバーシップ関数発生装置 | |
| US6642790B2 (en) | Differential, complementary amplifier | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| EP1357664B1 (en) | Variable gain amplifer | |
| EP0812062B1 (en) | Gain-variable amplifier with wide control range | |
| JP3850799B2 (ja) | 可調増幅器に対して指数的な先行歪みを与えるための回路構造 | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| JPH051646B2 (ja) | ||
| JP5006282B2 (ja) | 信号レベル検出回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH11185986A (ja) | 照明装置 | |
| JPH0612860B2 (ja) | 可変利得増幅器 | |
| JPH02188005A (ja) | 可制御直交発振器 | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| JPS6382110A (ja) | 利得制御増幅器 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JP3026900B2 (ja) | 電圧制御増幅回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JPS62245810A (ja) | 直流レベル安定化回路 | |
| JP3920530B2 (ja) | クリップ回路 | |
| JP3125525B2 (ja) | フィルタ回路 | |
| JPH0696242A (ja) | メンバーシップ関数発生回路 | |
| GB2255462A (en) | Tone correction circuit for luminance signal | |
| JPH01190016A (ja) | 出力ダイナミクスが増加された改良された電力段 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |