JPS6382110A - 利得制御増幅器 - Google Patents
利得制御増幅器Info
- Publication number
- JPS6382110A JPS6382110A JP22736686A JP22736686A JPS6382110A JP S6382110 A JPS6382110 A JP S6382110A JP 22736686 A JP22736686 A JP 22736686A JP 22736686 A JP22736686 A JP 22736686A JP S6382110 A JPS6382110 A JP S6382110A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- control
- differential amplifiers
- amplifier
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 208000006673 asthma Diseases 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、可変電流源を有する利得制御増幅器に関する
。
。
本発明は、可変電流源を有する利得制御増幅器において
、それぞれ動作点を異ならせた複数の差動増幅器を並列
に接続することにょル、制御電圧に対して利得が直線的
に変化するようにしたものである。
、それぞれ動作点を異ならせた複数の差動増幅器を並列
に接続することにょル、制御電圧に対して利得が直線的
に変化するようにしたものである。
従来の利得制御増幅器は、例えは、第４図に示すように
構成されていた。
構成されていた。
第４図において、顛、翰は差動増幅器であって、信号入
力端子（１）が初段差動増幅器ａ０の一方のトランジス
タα■のペースに接続され、他方のトランジスタ（６）
のペースには動作点設定用のバイアス電源Ｅ、が接続さ
れる。両トランジスタαη及び（ロ）の各エミッタに抵
抗器（至）及び０が接続され、各コレクタにはダイオー
ド（２）及びα・を介して電源ｖｃｃが供給される。両
トランジスタαυ及び（６）の各コレクタは次段増幅器
（イ）のトランジスタなυ及び勾のペースにそれぞれ接
続され、両トランジスタＱす及びに）のエミッタは共通
の定電流源翰を介して接地される。
力端子（１）が初段差動増幅器ａ０の一方のトランジス
タα■のペースに接続され、他方のトランジスタ（６）
のペースには動作点設定用のバイアス電源Ｅ、が接続さ
れる。両トランジスタαη及び（ロ）の各エミッタに抵
抗器（至）及び０が接続され、各コレクタにはダイオー
ド（２）及びα・を介して電源ｖｃｃが供給される。両
トランジスタαυ及び（６）の各コレクタは次段増幅器
（イ）のトランジスタなυ及び勾のペースにそれぞれ接
続され、両トランジスタＱす及びに）のエミッタは共通
の定電流源翰を介して接地される。
一方のトランジスタＧ！ρのコレクタは電源ｖｅｅに直
接に接続され、他方のトランジスタ勾のコレクタは、負
荷抵抗器（ハ）を介して電源ＶＣＣに接続されると共に
、出力端子（２）に接続される。
接に接続され、他方のトランジスタ勾のコレクタは、負
荷抵抗器（ハ）を介して電源ＶＣＣに接続されると共に
、出力端子（２）に接続される。
■は可変電流源としての差動増幅器であって、制御入力
端子（３）が一方のトランジスタＯＤのペースに接続さ
れ、他方のトランジスタ０ｚのペースにはバイアス電源
Ｅ３が接続される。トランジスタ０１）及び０２の各エ
ミッタは抵抗器（至）及び（財）を介して共通の定電流
源（ハ）に接続される。一方のトランジスタ６υのコレ
クタは電源■ｅｃに直接に接続され、他方のトランジス
タＣ（２＋のコレクタが初段増幅器ＯＱの両エミッタ抵
抗器０３及びαゆの接続中点Ｐに接続される。また、こ
の接続中点Ｐは定電流源（４）を介して接地される。
端子（３）が一方のトランジスタＯＤのペースに接続さ
れ、他方のトランジスタ０ｚのペースにはバイアス電源
Ｅ３が接続される。トランジスタ０１）及び０２の各エ
ミッタは抵抗器（至）及び（財）を介して共通の定電流
源（ハ）に接続される。一方のトランジスタ６υのコレ
クタは電源■ｅｃに直接に接続され、他方のトランジス
タＣ（２＋のコレクタが初段増幅器ＯＱの両エミッタ抵
抗器０３及びαゆの接続中点Ｐに接続される。また、こ
の接続中点Ｐは定電流源（４）を介して接地される。
初段及び次段の差動増幅器ａ１及び翰の動作電流をそれ
ぞれ１１及び■２とし、両エミッタ抵抗器（ハ）及びα
ゆの抵抗値を共にＲｅ１とし、負荷抵抗器（ハ）の抵抗
値をＲ，とするとき、信号入力端子（１）から出力端子
（２）までの利得Ｇは次の（１）式のように表わされる
。
ぞれ１１及び■２とし、両エミッタ抵抗器（ハ）及びα
ゆの抵抗値を共にＲｅ１とし、負荷抵抗器（ハ）の抵抗
値をＲ，とするとき、信号入力端子（１）から出力端子
（２）までの利得Ｇは次の（１）式のように表わされる
。
ところで、第４図から明らかなように、初段増幅器ａ０
の動作電流■１は定電流源（４）の電流Ｉ。と、可変電
流源韓の他方のトランジスタＣ３２１のコレクタ電流Ｉ
３２との和である。そして、このコレクタ電流Ｉ３２は
、バイアス電源Ｅ５の電圧と端子（３）から供給される
制御電圧Ｅｅとに応じて、定電流源（ハ）の電流工５が
分流されたものであって、最大値の１３から最小値の零
まで直線的に像化する。従って、初段増幅器ＱＯ）の動
作電流工１は、第５図に示すように、制御電圧Ｅｃの増
大に伴って、最大値Ｉ。十１３から最小値■。まで直線
的に変化する。
の動作電流■１は定電流源（４）の電流Ｉ。と、可変電
流源韓の他方のトランジスタＣ３２１のコレクタ電流Ｉ
３２との和である。そして、このコレクタ電流Ｉ３２は
、バイアス電源Ｅ５の電圧と端子（３）から供給される
制御電圧Ｅｅとに応じて、定電流源（ハ）の電流工５が
分流されたものであって、最大値の１３から最小値の零
まで直線的に像化する。従って、初段増幅器ＱＯ）の動
作電流工１は、第５図に示すように、制御電圧Ｅｃの増
大に伴って、最大値Ｉ。十１３から最小値■。まで直線
的に変化する。
ところが、前出（１）式に示すように、第４図の利得制
御増幅器の利得Ｇは初段増幅器（１０）の動作電流１１
に反比例するため、制＠電圧ｖｃに対する利得の特性は
第６図に示すような双曲線となシ、高利得の部分で喘性
曲線の傾斜が急になる。これは高利得の部分で制御感度
が高いことを意味し、このため、第４図の利得制御増幅
器は高利得時に制御が難しくなるという間勉があった。
御増幅器の利得Ｇは初段増幅器（１０）の動作電流１１
に反比例するため、制＠電圧ｖｃに対する利得の特性は
第６図に示すような双曲線となシ、高利得の部分で喘性
曲線の傾斜が急になる。これは高利得の部分で制御感度
が高いことを意味し、このため、第４図の利得制御増幅
器は高利得時に制御が難しくなるという間勉があった。
また、このような利得制御増幅器をコンパレータ及びＤ
−Ａ変換器等と共に用いる場合には、高利得時にビット
誤差が大きくなってしまうという問題があった。
−Ａ変換器等と共に用いる場合には、高利得時にビット
誤差が大きくなってしまうという問題があった。
かかる点に鑑み、本発明の目的は、制御電圧に対して利
得が直線的に変化するような利得制御増幅器を提供する
ところにある。
得が直線的に変化するような利得制御増幅器を提供する
ところにある。
本発明は、可変電流源を有する利得制御増幅器において
、可変電流源がそれぞれの動作点Ｅ３．Ｅ４゜Ｅ５・・
・ＥＮを異ならせた複数の差動増幅器（社）、（４１，
６１・・・Ｎを並列に接続して構成される利得制御増幅
器である。
、可変電流源がそれぞれの動作点Ｅ３．Ｅ４゜Ｅ５・・
・ＥＮを異ならせた複数の差動増幅器（社）、（４１，
６１・・・Ｎを並列に接続して構成される利得制御増幅
器である。
かかる本発明によれは、増幅器の利得が制御電圧に対し
て直線的に制御される。
て直線的に制御される。
以下、第１図〜第３図を参照しながら、本発明によるオ
Ｕ得制御増幅器の一実施例について説明する。
Ｕ得制御増幅器の一実施例について説明する。
本発明の一実施例の構成を第１図に示す。この第１図に
おいて、第４図に対応する部分には同一の符号を付して
重複説明を省略する。
おいて、第４図に対応する部分には同一の符号を付して
重複説明を省略する。
第１図において、（４１、６０）・・・Ｎはそれぞれ差
動増幅器であって、差動増幅器に）と同様に構成される
。
動増幅器であって、差動増幅器に）と同様に構成される
。
端子（３）からの制御電圧Ｅｅが各差動増幅器−１顛、
槌・・・ＮＯ各一方のトランジスタＣ３１１、＠υ、＠
・・・Ｎ１のベースに共通に供給されると共に、各他方
のトランジスタ０２．（ハ）、輔・・・Ｎ２のペースに
はそれぞれ異なるバイアス電源Ｅ ５ ＊ Ｅ ４ ＊
Ｅ ５・・・ＥＮが接続される。各一方のトランジス
タｌ３１１− Ｎｌのコレクタが電源ＶＣＣに直接に接
続されると共に、各他方のトランジスタ０２１〜Ｎ２の
コレクタが初段増幅器Ｑ〔のエミッタ抵抗器（２）及び
ａ◆の接続中点Ｐに接続される。各差動増幅器（４１，
６０・・・Ｎの１対のエミッタ抵抗器（４３，Ｇ１４）
；岐、ｆ４；・・・（Ｎ３） 、 （Ｎ４）はそれぞれ
共通の定電流源（４５，ｌｆ９・Ｎ５に接続される。そ
の余の構成は第４図の従来例と同様である。
槌・・・ＮＯ各一方のトランジスタＣ３１１、＠υ、＠
・・・Ｎ１のベースに共通に供給されると共に、各他方
のトランジスタ０２．（ハ）、輔・・・Ｎ２のペースに
はそれぞれ異なるバイアス電源Ｅ ５ ＊ Ｅ ４ ＊
Ｅ ５・・・ＥＮが接続される。各一方のトランジス
タｌ３１１− Ｎｌのコレクタが電源ＶＣＣに直接に接
続されると共に、各他方のトランジスタ０２１〜Ｎ２の
コレクタが初段増幅器Ｑ〔のエミッタ抵抗器（２）及び
ａ◆の接続中点Ｐに接続される。各差動増幅器（４１，
６０・・・Ｎの１対のエミッタ抵抗器（４３，Ｇ１４）
；岐、ｆ４；・・・（Ｎ３） 、 （Ｎ４）はそれぞれ
共通の定電流源（４５，ｌｆ９・Ｎ５に接続される。そ
の余の構成は第４図の従来例と同様である。
本実施例において、可変電流源を構成する各差動増幅器
（至）、 （４０、６（ｅ・・・ＮＯ各１対のエミッタ
抵抗器の抵抗値Ｒｅ１Ｒｅ４＋Ｒ６５”’ Ｒａｎ Ｔ
各定電流源の電流値Ｉ３．Ｉ４．Ｉ５・・・ＩＮ及び各
バイアス電源の電圧値Ｅ３゜Ｅ４Ｊｉ：５・・・ＥＮを
、例えば Ｉ、５Ｒ１！ＩＳ ＜ ｌ４Ｒ６４＜ ＩｇＲ６５＜
・” ＜ 工）ｌ”ｅｎ ”・（２）Ｅ５ ＜ Ｅ４
＜ Ｅ５ ＜・・・＜ＥＮ ・・・（３）の
ように適宜設定することによシ、制御電圧Ｅａに対する
初段増幅器部の動作電流１１の制御特性が、第２図に示
すように、双曲線状の折線ｔ３〜ｔｎとなる。
（至）、 （４０、６（ｅ・・・ＮＯ各１対のエミッタ
抵抗器の抵抗値Ｒｅ１Ｒｅ４＋Ｒ６５”’ Ｒａｎ Ｔ
各定電流源の電流値Ｉ３．Ｉ４．Ｉ５・・・ＩＮ及び各
バイアス電源の電圧値Ｅ３゜Ｅ４Ｊｉ：５・・・ＥＮを
、例えば Ｉ、５Ｒ１！ＩＳ ＜ ｌ４Ｒ６４＜ ＩｇＲ６５＜
・” ＜ 工）ｌ”ｅｎ ”・（２）Ｅ５ ＜ Ｅ４
＜ Ｅ５ ＜・・・＜ＥＮ ・・・（３）の
ように適宜設定することによシ、制御電圧Ｅａに対する
初段増幅器部の動作電流１１の制御特性が、第２図に示
すように、双曲線状の折線ｔ３〜ｔｎとなる。
前述のように、信号入力端子（１）から出力端子（２）
までの利得Ｇは初段増幅器ＱＯＩの動作電流工１に反比
例するから、本実施例における制御電圧Ｅｌ、に対する
利得の制御特性は、第３図に示すように、直線的になシ
、利得の高低に拘らず、その制御感度は一定となる。
までの利得Ｇは初段増幅器ＱＯＩの動作電流工１に反比
例するから、本実施例における制御電圧Ｅｌ、に対する
利得の制御特性は、第３図に示すように、直線的になシ
、利得の高低に拘らず、その制御感度は一定となる。
以上詳述のように、本発明によれは、それぞれ動作点を
異ならせた複数の差動増幅器を並列に接続して、電流制
御特性が双曲線状の可変電流源を構成したので、利得制
御特性が直線的な利得制御増幅器を得ることができる。
異ならせた複数の差動増幅器を並列に接続して、電流制
御特性が双曲線状の可変電流源を構成したので、利得制
御特性が直線的な利得制御増幅器を得ることができる。
第１図は本発明による利得制御増幅器の一実施例の構成
を示す結線図、第２図及び第３図は本発明の一実施例の
動作を説明するための線図、第４図は従来の利得制御増
幅器の構成例を示す結線図、第５図及び第６図は従来例
の動作を説明するための線図である。 に）、（４１，６１１・・・Ｎは可変電流源としての差
動増幅器、Ｅ３ ＋Ｅ４ ＋Ｅ５・・・ＥＮはバイアス
電源である。
を示す結線図、第２図及び第３図は本発明の一実施例の
動作を説明するための線図、第４図は従来の利得制御増
幅器の構成例を示す結線図、第５図及び第６図は従来例
の動作を説明するための線図である。 に）、（４１，６１１・・・Ｎは可変電流源としての差
動増幅器、Ｅ３ ＋Ｅ４ ＋Ｅ５・・・ＥＮはバイアス
電源である。
Claims (1)
- 可変電流源を有する利得制御増幅器において、上記可変
電流源がそれぞれの動作点を異ならせた複数の差動増幅
器を並列に接続して構成されることを特徴とする利得制
御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22736686A JPH0691389B2 (ja) | 1986-09-26 | 1986-09-26 | 利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22736686A JPH0691389B2 (ja) | 1986-09-26 | 1986-09-26 | 利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6382110A true JPS6382110A (ja) | 1988-04-12 |
| JPH0691389B2 JPH0691389B2 (ja) | 1994-11-14 |
Family
ID=16859676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22736686A Expired - Lifetime JPH0691389B2 (ja) | 1986-09-26 | 1986-09-26 | 利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691389B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100406A (ja) * | 1988-10-07 | 1990-04-12 | Hitachi Ltd | 可変利得増幅回路 |
| WO2004027987A1 (ja) * | 2002-09-19 | 2004-04-01 | Mitsubishi Denki Kabushiki Kaisha | 可変利得増幅器 |
-
1986
- 1986-09-26 JP JP22736686A patent/JPH0691389B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100406A (ja) * | 1988-10-07 | 1990-04-12 | Hitachi Ltd | 可変利得増幅回路 |
| WO2004027987A1 (ja) * | 2002-09-19 | 2004-04-01 | Mitsubishi Denki Kabushiki Kaisha | 可変利得増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691389B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| US4403199A (en) | Gain control systems | |
| JPH027522B2 (ja) | ||
| JP2837080B2 (ja) | 乗算回路 | |
| JPH0656394B2 (ja) | 信号選択回路 | |
| JP3938793B2 (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
| JPS6412405B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS6382110A (ja) | 利得制御増幅器 | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| GB2066600A (en) | Variable-gain differential amplifier with gain-control-signal-independant dc output level | |
| JPS6252488B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS6154286B2 (ja) | ||
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JP2918236B2 (ja) | 増幅器 | |
| JPH0247616Y2 (ja) | ||
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP2006221579A (ja) | 基準電流発生回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP3022384B2 (ja) | 利得制御増幅器の温度補償回路 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPS6241453Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |