JPH02100406A

JPH02100406A - 可変利得増幅回路

Info

Publication number: JPH02100406A
Application number: JP25176088A
Authority: JP
Inventors: Masaru Noda; 勝野田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-10-07
Filing date: 1988-10-07
Publication date: 1990-04-12
Anticipated expiration: 2014-02-24
Also published as: JP2859880B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は可変利得増幅回路に係り、特に、入力信号振幅
の広範囲な変化に対して一定振幅の出力信号を得んとす
るＡＧＣ回路に好適な可変利得増幅回路に関する。

〔従来の技術〕

無線機器では、飛来する電波の強弱により生ずる信号振
幅の変化を一定化するためにＡＧＣ（自動利得制御）回
路が用いられる。撮像装置においても、被写体照度の不
足を回路利得の上昇によって補ない、一定の映像信号振
幅を得んとするＡＧＣ回路がしばしば用いられる。これ
らのＡＧＣの機能を横築する上で重要な要素は、広い利
得可変幅を持ち、かつ、入力信号の広範囲な変化に対し
て歪なく動作する可変利得増幅回路である。その−例は
、実用新案公報昭６２−２８４０９の第１０図にて開示
されている。

〔発明が解決しようとする課題〕

本公知例は、ＴＩ端子に入力信号を印加し、Ｔ２端子に
印加した制御電圧により利得制御し、Ｔ３端子に出力信
号を得るものである。利得可変幅は、旨、Ｒ２２／Ｒ３
１−Ｒ２２（１／Ｒ３１＋　１　／Ｒ３０）で表わされ
る。また、この回路を最大入力電圧（±Ｖｍ）まで歪な
く動作させるには、Ｒ２７、Ｒ２８に予め流しておくバ
イアス電流を、それぞれ、　Ｖｍ／　Ｒ３（１，Ｖｍ　
／　Ｒ３１より大きな値に設定する必要がある。

以上の事柄から、広い利得可変幅を得るには、Ｒ３０の
値を小ならしめなければならないが、これに伴なってＲ
２７（及びＲ２６）のバイアス電流を大ならしめざるを
得ない。しかし、バイアス電流を大ならしめると、Ｒ２
２の電圧降下が増大し、欲する利得が得られないか、電
流電圧を上昇せざるを得ない事態に陥る。また、バイア
ス電流の増大は。

これに比例して、トランジスタＱ２１と０２２（Ｑ２４
とＱ２５）からなる差動増幅器形成の電流分配器の相互
コンダクタンスを増大し、このトランジスタの内部雑音
に対する増幅度を増して、Ｓ／Ｎを悪化させる。

このように、本公知例では、最大許容入力電圧を必要な
値に維持しながら、広い利得可変幅を得ることが困難で
ある。言い換えれば、入力信号振幅の低下を利得の上昇
によって補ない、一定の出力信号振幅を得んとするＡＧ
Ｃ回路にこれを用いた場合、ＡＧＣ動作が機能する入力
信号振幅の範囲を広くできないということである。

したがって、本発明の目的は、入力信号振幅の広範囲の
変化に対応でき、広い利得可変幅を持った可変利得増幅
回路を提供することである。更に他の目的は、過剰な雑
音の発生を抑止した可変利得増幅回路を提供することで
ある。

〔課題を解決するための手段〕

上記目的は、利得制御電圧の受容範囲の異なる可変利得
回路を複数個並列接続することにより、達成される。更
に詳述すると、利得制御電圧の受容範囲が■１〜ｖ２で
あって、これに対応して利得がＧ１倍〜Ｇ２倍（（３１
＜０２）に変化する第１の利得可変回路と、利得制御電
圧の受容範囲がｖ３〜ｖ４であって、これに対応する利
得変化範囲が０−０４倍であって、ｖ３と■４がそれぞ
れ■１とｖ２に対する大小関係が、Ｖ２＞Ｖｌの場合に
は共に大きく、Ｖ　２＜Ｖ　ｌの場合には共に小さい関
係にある第２の可変利得回路とを並列接続することによ
り達成される。

こ＼に、利得制御電圧の受容範囲とは、その範囲を超え
る制御電圧に対しては範囲の境界における利得を保持し
、その範囲内の制御電圧に対してのみ利得制御が可能な
ことを意味する。

〔作用〕

今、Ｖ２＞Ｖｌであって、Ｖ３とＶ４がそれぞれｖｌと
ｖ２に対して共に大きい場合を例にして考える。

利得制御電圧ＶｃがＶ、から徐々に上昇する時。

第１の可変利得回路の利得はＧ１から徐々に上昇して、
Ｖｃ＝Ｖｘにおいて利得がＧ２に達し、それ以上のＶｃ
に対してＧ２を保つ。一方、第２可変利得回路の利得は
利得制御電圧Ｖｃがｖ３に到達するまではゼロを保ち、
ｖｃがｖ３を超えてはじめてゼロから上昇し始め、ＶＣ
＝Ｖ４で利得が０４に達する。

ここで注目すべきは、ＶＣ＜Ｖ３の利得制御電圧が与え
られているときの第２の可変利得回路は全体の回路の動
作に対して何らの作用も副作用もしないことである。と
ころで２本可変利得増幅回路に入力信号として印加され
る電圧の振幅と利得制御電圧との関係は、利得制御電圧
がＶｌ乃至それ以下のときに最大であって、利得制御電
圧の上昇に伴なって低下する関係にある。これは、この
回路が供されるＡＧＣ回路が、入力信号振幅の低下に伴
なって利得制御電圧を上昇せしめて出力信号振幅を一定
値に保つように働くことから理解されよう。以上のこと
から、第２の可変利得回路が受容すべき入力信号の振幅
は、第１の可変利得回路のそれよりも小であり得ること
がわかる。具体的には、第２の可変利得回路が受容すべ
き入力信号の振幅は、ＶＣ＝ｖ３の利得制御電圧が与え
られているのきの第１の可変利得増幅回路の利得で第１
の利得可変回路が受容すべき入力信号振幅を除した値に
等しい。

したがって、第２の可変利得回路は、第１のそれに比し
て、より小振幅の入力信号を対象とした設計がなされう
るわけで、総合として、広い利得可変幅を要求したとし
ても前記公知の技術で必要としたほどのバイアス電流の
増大を伴なうことがない。

そして、第１と第２可変利得回路からなる本可変利得増
幅回路は、大幅の入力信号に対しては第１の可変利得回
路が働き、比較的小振幅の入力信号に対しては第１と第
２の双方の可変利得回路がｍ：ｋＸで、総合的に、広い
範囲の入力信号振幅に対して広い範囲で利得の制御が可
能であり、当初の目的が達成される。

〔実施例〕

本発明の第１の実施例を第１図と第２図により説明する
。第１図において、１１と１２はそれぞれ第１と第２の
可変利得回路であり、２１と２２はそれぞれの信号入力
端子、３１と３２はそれぞれの出力端子、４１と４２は
それぞれの利得制御端子である。２，３．４は全体の回
路の信号入力端子、出力端子、利得制御電圧印加端子で
あり、これらの端子に、第１と第２の可変利得回路の対
応する端子がそれぞれ並列に接続されている。但し、こ
こで言う、並列接続とは、２つの端子に実質的に同一の
信号（又は電圧）を与えること、乃至は２つの出力を同
等に加えることまでを意味している。第２図は、第１．
第２の可変利得回路の利得制御電圧対利得の関係（利得
制御特性）を示す。同図において、実線イは第１の可変
利得回路の利得制御特性、実線口は第２の可変利得回路
の御得制御特性である。第１の可変利得回路の利得は利
得制御電圧が■１からｖ２までの範囲にあるときのみ制
御され、Ｇ１からＧ２まで変化する。

この範囲外の制御電圧に対しては、その境界での利得で
あるＧ１とＧ２を保持する。即ち、第１の可変利得回路
の利得制御電圧の受容範囲は、Ｖｌからｖ２までである
。同様に、第２の可変利得回路は利得制御電圧がｖ３以
下のときに利得がゼロ。

７４以上のときに０４で一定、Ｖ３とｖ４の間でのみ利
得が制御される。即ち利得制御電圧の受容範囲は■３か
らｖ４までである。点線ハは、並列接続された第１と第
２の２つの可変利得回路から成る全体の回路の利得制御
特性である。利得制御電圧ＶｃをＶｌから徐々に上昇し
ていくと、■１〈Ｖ　ｃ　＜　Ｖ　ｚの領域では、第１
の可変利得回路のみが動作し、Ｖ　ａ　＜　Ｖ　Ｃ＜　
Ｖ　ｚの領域では双方の可変利得回路が利得制御を受け
、Ｖ　ｘ　＜　Ｖ　ｃ　＜　Ｖ　４の領域では、第１の
可変利得回路は一定の利得を呈し。

第２の可変利得回路のみが利得制御を受ける。第２の可
変利得回路は、Ｖｃ＜Ｖ３の領域では、利得がゼロの状
態にあり、このとき過大入力が印加されても何らの問題
を生しない。第２の可変利得回路が受容すべき入力信号
振幅を考慮すべきは、Ｖｃ≧Ｖ３の領域についてである
。しかるに、Ｖｃ≧■３のときに入力される信号振幅は
、Ｖｃ＝Ｖ１のときに入力される信号振幅より小さく、
したがって、第２の可変利得回路が受容すべき入力信号
振幅は第１の可変利得回路のそれよりも小さいことが許
される。各可変利得回路の利得を利得制御電圧の関数と
して次のように表わすことにする。

第１の可変利得回路の利得・−・／１（ＶＣ）第２の　
　　　　　　　・・・／、（Ｖｃ）全体回路の利得　　
　　　・・・／（Ｖｃ）この記述によれば、第２の可変
利得回路が受容すべき入力信号振幅は、第１の可変利得
回路のそれのｆ、（Ｖｌ）／ｆ工（■３）に縮減される
。したがって、第２の可変利得回路は第１のそれに比べ
て、比較的小振幅の入力信号を扱えばよく、その最大利
得（第２図の例ではＧ４）を高く設計することが容易と
なる。その結果、総合の回路としては、を点線へで示す
ように、Ｇｌ〜（Ｇ２十Ｇ４）の広い利得可変幅を得る
ことができる。

なお、第２図においては、各利得制御特性を直線の組合
せで表わしたが、これは説明を分り易くするためにこう
したものであって、実際の回路に多く見られる滑らかな
曲線状の利得制御特性であることが本発明の実施の妨げ
になるものではない。

また、同図においては、Ｖａ＜Ｖ２となっていて。

利得制御電圧の受容範囲が第１と第２の可変利得回路で
若干のオーバーラツプ領域を持つようになっているが、
これも必須事項ではなく１例えば。

２つの範囲が接し合っていることや、若干であれば間隙
があることが可である。

第２図を用いた以上の説明は、利得制御電圧の上昇に伴
ない利得が上昇する利得制御特性１図で言えば右上りの
特性、の回路を組合わせた場合についてであった。この
場合に本発明が成り立つための利得制御電圧の受容範囲
に関する条件は、Ｖｌ＜Ｖ２．Ｖｌ＜Ｖａ、Ｖ２＜Ｖ４
　　但シＧ１くＧ２である。

次に、利得制御特性が上記と逆の場合について。

第３図を用いて補足説明する。この場合、利得制御電圧
をＶｌから徐々に下降するに従って利得が上昇するもの
で、第２図の例に対しては横軸が反転しているに過ぎな
い。したがって本発明の動作は前記を参照すれば容易に
理解されよう。この場合の利得制御電圧の受容範囲に関
する条件は。

Ｖｌ＞Ｖ２．Ｖｌ＞Ｖａ、Ｖ２＞Ｖ４　　但し。

Ｇｌ＜Ｇ２である。

次に本発明の第２の実施例を第４図と第５図を用いて説
明する。第４図において、１３は第３の可変利得回路で
、２３，３３．４３はこの回路のそれぞれ信号入力端子
、出力端子、利得制御端子である。その他は前記第１の
実施例と同一である。

即ち１本第２の実施例では、第１．第２．第３の３つの
可変利得回路が並列に接続されている。第５図は各可変
利得回路の利得制御特性を示している。実線イは第１の
可変利得回路の利得制御特性で、Ｖｃ＝Ｖ１からＶｃ＝
Ｖ２までの変化に対して利得はＧ１から６２に変化する
。同様に口は第２の可変利得回路の利得制御特性で、Ｖ
ｃ＝Ｖ３からＶ　ｃ　＝　Ｖ　４までの変化に対して利
得はゼロからＧ４まで変化する。ハは第３の可変利得回
路の利得制御特性で、Ｖｃ＝Ｖ５からＶｃ＝Ｖ６までの
変化に対して利得はゼロから０６まで変化する。−点鎖
線ホは総合の利得制御特性で、Ｖｃ＝Ｖ１からＶｃ＝■
６の変化に対して利得はＧ１から（Ｇ２＋０４十Ｇ６）
まで変化する。第２の可変利得回路が動作するのは、Ｖ
ｃ≧■３の領域であり、前記第１の実施例の場合と同様
に、第１の可変利得回路に比べて／ｈ振幅の入力信号を
取り扱えばよいから、その最大利得（０４に相当）を第
１の可変利得回路のそれ（Ｇ２に相当）より高くする設
計が容易となる。第３の可変利得回路の動作領域は第２
の可変利得回路のそれよりもさらに小振幅入力信号領域
であり、さらに高い最大利得（Ｇ６に相当）を得ること
が容易となる。以上により、第１．第２゜第３の各可変
利得回路はそれぞれが受容すべき最大入力信号振幅が異
なり、それぞれに見合った高い最大利得を得るような設
計を、各回路のバイアス市流を特段に増加することなし
に行ない得る。

そして、総合的に広い利得可変幅を持った可変利得増幅
回路が実現される。

ところで、第５図には、第１の可変利得回路と第２の可
変利得回路を並列接続して得られる利得制御特性が点線
二により示されている。総合の利得制御特性である一点
鎖線ホは、この点線二の特性と第３の可変利得回路の利
得制御特性（実線ハ）との組合せにより得られたものと
見ることもできる。したがって、第１と第２の回路を組
合せて得られる利得制御特性（点線二）を、改めて、前
記第１の実施例における第１の可変利得回路の利得制御
特性（第２図イ）に相当するものとして見做し、また、
第２の実施例における第３の可変利得回路の利得制御特
性（第５図ハ）を、改めて、前記第１の実施例における
第２の可変利得回路の利得制御特性（第２図口）に相当
するものとして見做すことができる。即ち、第２の実施
例における第１と第２の可変利得回路を並列接続したも
のは。

第１の実施例における第１の可変利得回路の一構成例一
であると見做すことができる。言い換えれば。

第２の実施例は第１の実施例の一実施態様であり。

その中に含まれるものと言える。見方を変えれば。

第１の実施例における第１の可変利得回路を当の第１の
実施例に示された回路形式で構成したのが第２の実施例
であると言える。この考えを推し進めると、並列接続す
る可変利得回路の個数を原理的には無限に増していくこ
とができ、それに伴なってより広い利得可変幅を持った
可変利得増幅回路の実現が可能となる。

次に２本発明の第３の実施例を第６図と第７図により説
明する。第６図において、２つの点線枠で囲った部分が
前記第１の実施例における第１の可変利得回路１１と第
２の可変利得回路１２に相当する。端子に付した記号で
、第１の実施例と同一の働きを為すものには同一番号が
付されている。

第１と第２の２つの可変利得回路は、入力信号電圧に対
して相互コンダクタンスｇ＋ａｌ　（ｇｍ２）を呈する
電流源５１（５２）と差動トランジスタ対Ｑｌｌ、　Ｑ
１２　（Ｑ２１．　Ｑ２２）から成る。差動トラン、ジ
スタ対は上記電流源から流れ出る信号電流を分流してそ
れぞれの出力端子３１（３２）に伝える。

上記分流の割合（分流比）はトランジスタ対のベースに
印加されている利得制御電圧に依存し、これにより、信
号入力端子２１（２２）から出力端子３１（３２）まで
のトランスコンダクタンスが制御される。いわゆる電流
分配形の可変利得回路が構成される。出力端子３に接続
された負荷Ｒ５は第１と第２の２つの可変利得回路にと
って共通に作用し、この負荷ＲＬの両端に発生する信号
電圧を出力電圧とし、これを信号入力端子２に印加され
る信号電圧Ｖ、で除したものが電圧利得となる。第７図
は、こうして定義した利得が利得制御電圧Ｖｃによって
制御される様子（利得制御特性）を示している。第７図
において、縦軸の目盛りは、第１の可変利得回路の利得
の最大値（ｇｍｌＸＲＬ）を１として正規化したものと
なっている。同図において２曲線イと口はそれぞれ第１
と第２の可変利得回路の利得制御特性、ハは、総合の利
得制御特性である。前記第１の実施例の利得制御特性図
（第２図）と対照してみると、第１の可変利得回路の最
小利得Ｇ１がゼロの場合に相当することがわかる。また
、第１．第２の各可変利得回路の利得制御電圧受容範囲
は、前記第２図に対称させると、旨、Ｖ１＝−１００ｍ
Ｖ、Ｖ２＝ｌＯＯｍＶ。

Ｖ３＝ＯＶ、Ｖ４．＝２００ｍＶであり、第１の可変利
得回路と対して第２の可変利得回路の利得制御電圧の受
容範囲は１００ｍＶシフトしている。

この受容範囲のシフトは、第２の可変利得回路のトラン
ジスタ対のＱ２２のベースに電圧源Ｖｄ　を挿入するこ
とにより得ている。

可変利得回路の利得を前述のように利得制御電圧Ｖｃの
関数として表わすと以下のようになる。

１十と６１＋ε　４ｆ　（Ｖｃ）＝／１（Ｖｃ）＋ｆ、（Ｖｃ）　　　　　
　（３）但し、１＝ＡＴ／ｃｋ、Ａ　：ボルツマン定数
、Ｔ：。

絶対温度、＝に：電子電荷これから解るように、第２の可変利得回路の利得制御電
圧受容範囲をシフトするのは、Ｑｌｌのベースに逆極性
で電圧源Ｖｄを挿入してもよい。

次に本発明の第４の実施例を第８図により説明する。前
記第６図と対照すると、トランジスタＱ１３、　Ｑ１４
．抵抗Ｒｔｉ；　Ｒ１３，Ｒ１４から成る差動増幅回路
が第６図における相互コンダクタンスｇｍｌなる電流ｇ
５１に相当し、同様に、トランジスタＱ２３．　Ｑ２４
．抵抗Ｒ２１，Ｒ２３，Ｒ２４から成る差動増幅回路が
電流源５２に相当する。これら２つの差動増幅回路の相
互コンダクタンスはそれぞれ。

旨２次式で表わされる。

ｇｍｌ弁１／Ｒ１１（４）ｇ＋ｎ２畔１／Ｒ２１（５）したがって、Ｒ１１とＲ２１を適当な値に選ぶと、第７
図と同様の利得制御特性が得られる。このとき。

ｇｍｌ＜ｇｎ＋２　　とするためにはＲ２１の抵抗値を
小ならしめなければならないが、第７図の特性かられか
るように、第２の可変利得回路が働くのは第、１の可変
利得回路の利得の高い領域、即ち、小振幅信号領域であ
ることから、Ｒ２４に予じめ流すバイアス電流を特段に
増大する必要はない。したがって２本発明の目的とする
広い利得可変幅を持った可変利得増幅回路が容易に得ら
れる。

次に本発明の第５の実施例を第９図により説明する。本
実施例は、前記第４の実施例からＱ１３゜Ｒ１３，Ｑ２
３．　Ｒ２３を削除したものである。Ｑ１４゜Ｑ２４は
ベース接地アンプとして動作し、相互コンダクタンスは
前記（４）、（５）式と同じに表わされ、動作は第４の
実施例と同じである。

次に本発明の第６の実施例を第１Ｏ図と第１１図により
説明する。第６図において、　Ｑｌｌ、　Ｑ１２゜Ｑｌ
ｌ’　、　Ｑ１２’　、　Ｑ１４．　Ｑ１４’　、　Ｒ
１１，Ｒ１１’Ｒ１４，Ｒ１４’　により第１の可変利
得回路を構成し、Ｑｌｌ、　Ｑ２２．　Ｑ２１’　、　
Ｑ２２’　、　Ｑ２４．　Ｑ２４’Ｒ２１，Ｒ２４，Ｒ
２４’により第２の可変利得回路を構成している。各可
変利得回路は、電流分配のための差動トランジスタ対を
２Ｍｉずつ備え、かつ。

それが相補的に働く。したがって、利得制御に伴なう出
力端子の直流電位の変動が抑制される。また、第１の可
変利得回路の相互コンダクタンスは旨Ｒ１１とＲ１１′
で決まり５両者の間で利得制御される。

各可変利得回路の利得は利得制御電圧の関数として次の
ように表わせる。

１＋ε４１＋ｇ　　’ ／　（Ｖｃ）　＝Ａ　（Ｖｃ）　十ｆｚ　（Ｖｃ）　　
　　　　（８）但し、ルーＪＴ／％（約２５ｍＶに相当
）第１１図は利得制御特性を示す。同図において。

曲線４１口はそれぞれ第１と第２の可変利得回路の利得
制御特性９曲線ハは総合の利得制御特性を示す。縦軸の
目盛は、第１の可変利得回路の最小利得を１にするよう
正規化されている。同図は。

Ｒ０□’　／Ｒ１１＝３．Ｒ１１／Ｒ２１＝２．Ｖｄ＝
１００ｍＶとしたときの例である。第２の可変利得回路
が動作に入るのは、利得制御電圧Ｖｃが約Ｏｖを越える
時であり、このとき、第１の可変利得回路は利得を２倍
にまで上昇している。したがって、第２の可変利得回路
が取扱う入力信号振幅は、第１の可変利得回路のそれの
半分でよい。したがって、Ｒ２１の抵抗値がＲ１１に対
し１／２と小さいにもかかわらず、Ｒ２４に予じめ流す
べきバイアス電流はＲ１４のそれと同じでよい。ところ
で。

前記した利得制御に伴なう出力端子の直流電位の変動の
抑制効果を得るには、Ｒ１４＝Ｒ１４’　、　Ｒ２４＝
Ｒ２４’でなければならないから、結果的に２本実施例
においては、第１の可変利得回路の消＊電流を１とする
と第２のそれも同じく１で、総合の消費電流は２となる
。これに対し従来の技術のように、第２の可変利得回路
を排し、第１の可変利得回路のみで本実施例と同等の特
性を得ようとすると、Ｒ１１の抵抗値を１７３に減し、
それに伴なって、Ｒ１４とＲ１４’の抵抗値も１／３に
減じてそのバイアス電流を３倍増大する必要が生じる。

その結果、消費電流は３となり２本実施例の１．５倍と
大きくなる。本発明によるこのような消費電流削減の効
果は、前記第２の実施例のように、並列接続する可変利
得回路の個数を増して、より広い利得可変幅を得んとす
るときに、絶大となる。

次に９本発明による過剰雑音の抑制効果について説明す
る。電流分配のための差動トランジスタ対（ＱｌｌとＱ
１２．　Ｑｌｌ’　とＱ１２’など）が過剰雑音の発生
原因になることが一般に知られている。

トランジスタは一般に種々の雑音発生要因を持つが、そ
れらを総合してベース電極に直列された雑音起電力とし
て考えることができる。この雑音起電力が差動トランジ
スタ対の相互コンダクタンスによってコレクタ電流雑音
に変換されて信号電流に混入する。ところで、上記相互
コンダクタンスは、差動トランジスタ対の結合されたエ
ミッタの電流を吸い込む吸い込み電流源（Ｑ１４．　Ｑ
１４’Ｑ２４．　Ｑ２４’　）の電流に比例して増大し
、また。

対を成す２つのトランジスタのエミッタ電流が平衡して
いる状態（ベース電位が平衡している状態）に、おいて
ピークとなる。先に２本発明による消費流削減の効果を
説明したことから解るように２本発明によれば、上記し
た吸込電流を小ならしめる効果が得られ、したがって、
上記差動トランジスタ対の雑音起電力に対する相互コン
ダクタンスを小ならしめ、結果的に前記した過剰雑音の
発生を抑制する効果が得られる。また、第１１図から解
るように、差動トランジスタ対が平衡状態になる点は、
第１の可変利得回路でははＶｃ＝ＯＶ＋第２の可変利得
回路ではＶｃ＝１００ｍＶとずれており、雑音起電力に
対する相互コンダクタンスのピーク点が一致することが
なく、この観点においても過剰雑音発生の抑制効果が得
られる。

なお１本第６の実施例（第１０図）においても。

前記第８図に示した例のように各六方信号をエミッタホ
ロワトランジスタを介して供給するように成すことがで
きる。

次に本発明の第７の実施例を第１２図により説明する。

本実施例は、前記第６の実施例（第１０図）に対して、
Ｑ１４’とＲ１４′が追加され、　Ｒ１１’の接続点が
Ｑ１４′のエミッタからＱ１４′のエミッタに移った点
が新しい。これは、第１の可変利得回路の変更と見做す
ことができる。Ｒ１１’　を通してＱ１４’に注入され
る信号は利得制御にかがわらず常に有効に出力信号とし
て利用されるため、Ｒ１１の抵抗値をその分だけ大なら
しめることができ。

第１の可変利得回路の利得可変幅を広くとり易くなる。

第１の可変利得回路の利得制御特性は、前記（６）式に
習って次のように表わされる。

Ｒ１１’ １＋ε６（６）式と（６′）式の比較より、（）内第２項分子の
−１が除かれ、利得可変幅の増大することが理解できる
。

次に本発明の第８の実施例を第１３図と第１４図により
説明する。本実施例は、前記第７の実施例（第１２図）
に対して、　Ｑ３１．　Ｑ３２．　Ｑ３１’Ｑ３２’　
、　Ｑ３４．　Ｑ３４’　、　Ｒ３４，Ｒ３４’　、　
Ｒ２２゜Ｖｄ２から成る第３の可変利得回路が追加され
た点が新しい。これは、機能的には前記第２の実施例（
第４図）に相当する。各可変利得回路の利得をＶｃの関
数として表わすと次のようになる。

Ｒ１１’ １＋と７Ｒ１１’ １十Ｅ　４Ｒ１１′ １＋ε　４／　（Ｖｃ）−ｆｌ（Ｖｃ）　十７２　（ＶＣ）　＋７
３　（ＶＣ）　　（１２）各定数の設計例を以下に示す
。

Ｒ１１’／Ｒ１１＝１．Ｒ１１’／Ｒ２１＝２．Ｒ１１
’／Ｒ３１＝４上の組合せにおいて得られる総合の利得
制御特性を第１４図に示す。同図において、縦軸の目盛
りはＲ，／Ｒ１１’で正規化して付されている。横軸は
、利得制御電圧Ｖｃを表わすが、凡（＝ルＴ／１＆）を
尺度として目盛られている。また１曲線群は、左から順
にＶｄ１＝Ｖｄ２とＬながら、Ｏ，ＬＡ。

２Ａ、３尺、・・・８Ａとした場合の各特性を示す。

Ｖｄ１＝Ｖｄ２＝８凡の場合は各可変利得回路の利得制
御電圧の受容範囲を接しながら順に利得制御をリレーす
るもので２本発明の目的である電流節減と過剰雑音の抑
制の効果を最もよく発揮する。しかし９図から解るよう
に制御特性の滑らかさにや＼問題がある。Ｖｄが小の場
合は、制御特性の滑らかさに勝れるが１本発明の目的に
対する効果が薄れる。Ｖｄ＝２に〜８ｋが実用的な設定
であるが、特にＶｄ１＝Ｖｄ２＝８凡Ｌ前後が両者を最
もよく満足する設定である。

次に本発明の第９の実施例を第１５図により説明する。

本実施例は、信号出力部にベース接地トランジスタを備
える点が新しい。これにより。

Ｑｌｌ、　Ｑｌｌ’　、　Ｑ１４’　、　Ｑ２１．　Ｑ
２１’　のコレクタ電極に付随する静電容量により高周
波利得が低下する問題が改善される。その効果は、＃、
列接続する可変利得回路の段数が多い場合はど絶大であ
る。

次に本発明の第１０の実施例を第１６図により説明する
。本実施例は、信号出力部にＤｉ、Ｄ２゜Ｑ５１．０５
２等を備える点が新しい。これにより。

直流レベルシフトによる電源電圧利用効率の改善と、第
９の実施例と同様の高周波特性の改善の効果とが得られ
る。Ｄｉ、Ｄ２等による直流レベルシフトについては、
特許公開公報昭５９−１２５１０７に詳しく述べられて
いる。Ｒ１１’は、Ｑ５２のエミッタに接続され、Ｑ５
２は前記Ｑ１４＃の役割を兼ねている。

次に本発明の第１１の実施例を第１７図により説明する
。本実施例は前記第８の実施例（第１３図）に対して、
スイッチＳ１と８２が追加されている点が新しい。Ｓｌ
と８２が共にＡ側に倒れている状態は前記第８の実施例
と同じ動作をする。

Ｂ側に倒れている状態では電圧ＶＱにバイアスされるａ
Ｖａは利得制御電圧Ｖｃがとり得る最大値より１００ｍ
Ｖ以上高く設定されており、スイッチがＢ側に倒れてい
る可変利得回路の利得は最小値、即ちゼロとなる。した
がって、Ｓ２のみがＢ側に倒れている状態では、第１と
第２の可変利得回路で得られる利得制御範囲が、また、
ＳＬとＳ２の両方がＢ側に倒れている状態では第１の可
変利得回路のみで得られる利得制御範囲となる。このよ
うに、利得可変幅の選択が可能となる。並列接続する可
変利得回路の段数がさらに多い場合にも、それに見合っ
てスイッチを追加することにより、同様の機能が得られ
る。

次に本発明の第１２の実施例を第１８図により説明する
。本実施例において、６は利得制御電圧発生回路である
。その他は、前記第１の実施例と同一である。利得制御
電圧発生回路６は、出力信号振幅を基準と比較し、不足
の場合に利得を上昇せしめるべき制御電圧を発生する。

１九は、ｉ常。

信号平均化回路又は振幅検波回路とコンパレータなどに
より構成される。本実施例の構成により、出力信号振幅
を一定化するＡＧＣ回路が構成される。本発明の効果に
より、入力信号振幅の広い範囲での変化に対して、出力
の一定化が可能となる。

〔発明の効果〕

以上説明したように９本発明によれば、入力信号振幅の
広範囲の変化に対応でき、広い利得可変幅を持った可変
利得増幅回路を提供できる。更に。

過剰なｍ音の発生を抑止する効果がｒ）られる。

【図面の簡単な説明】

Claims

【特許請求の範囲】１、利得制御電圧の受容範囲が異なる複数個の可変利得
回路を並列接続して成る可変利得増幅回路。２、利得制御電圧の受容範囲がＶ１乃至Ｖ２であって、
これに対応して利得がＧ１倍からＧ１より大なるＧ２倍
に変化する第１の可変利得回路と；利得制御電圧の受容
範囲がＶ３乃至Ｖ４であって、これに対応する利得変化
範囲が０倍乃至Ｇ４倍であって、Ｖ３とＶ４が前記Ｖ１
とＶ２に対する大小関係が、Ｖ２＞Ｖ１の場合には共に
大きく、Ｖ２＜Ｖ１の場合には共に小さい関係にある第
２の可変利得回路とを備え、該第１と第２の可変利得回
路を並列接続して成る可変利得増幅回路。３、請求項２に記載の可変利得増幅回路において、該第
１の可変利得回路は利得制御電圧の受容範囲が異なる複
数個の可変利得回路を並列接続して成る可変利得回路で
あることを特徴とする可変利得増幅回路。４、請求項２に記載の可変利得増幅回路において、該第
１の可変利得回路は特許請求項２に記述された回路形成
の可変利得回路であることを特徴とする可変利得増幅回
路。５、２個のトランジスタのエミッタが互いに結合され、
該結合点に信号電流が注入され、該２ヶのトランジスタ
のベース電極間に与えられる電圧によって制御されて該
注入された信号電流が該２ケのトランジスタに分流され
、片方のトランジスタのコレクタ電極より信号が取り出
される可変利得回路を複数個備え、該複数個の可変利得
回路の少なくともひとつ以上はエミッタが結合された該
２ヶのトランジスタのベース間に与える制御電圧にオフ
セットを生ぜしめる手段を有し、該複数個の可変利得回
路を並列接続して成る可変利得増幅回路。６、利得制御電圧の受容範囲が異なる複数個の可変利得
回路を並列接続して成り、該複数個の可変利得回路のう
ちの少なくともひとつは、利得制御電圧の受容範囲を利
得制御電圧の供給範囲外に変更する手段を有する可変利
得増幅回路。７、請求項１乃至６のいずれかに記載の可変利得増幅回
路と；該可変利得増幅回路の出力信号のから利得制御電
圧を成生し、該可変利得回路の利得制御端子に供給する
利得制御電圧発生回路とから成る自動利得制御電圧回路
。