JPH06177704A - 改良された線型性を持つ相互コンダクタンスセル - Google Patents
改良された線型性を持つ相互コンダクタンスセルInfo
- Publication number
- JPH06177704A JPH06177704A JP5181777A JP18177793A JPH06177704A JP H06177704 A JPH06177704 A JP H06177704A JP 5181777 A JP5181777 A JP 5181777A JP 18177793 A JP18177793 A JP 18177793A JP H06177704 A JPH06177704 A JP H06177704A
- Authority
- JP
- Japan
- Prior art keywords
- input
- cell
- stage
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本件発明は改良された線型性を有する相互コ
ンダクタンスセルに関する。 【構成】 本件発明の”相互コンダクタンスセル”（３
０、３１）を使用することによりＭＯＳ技術にてアナロ
グフィルタを好都合に実現することができる。各セルは
ペアの電流経路を持つ段（Ａ、Ｂ）を含み、各電流経路
は電流源（１００、１０１、１０２、１０３）及び入力
トランジスタ（１０７、１０９、１１０、１１２）を含
む。各段の利得は電流経路を横断して接続されたトラン
ジスタ（１０８、１１１）によってセットされ、このト
ランジスタの相互コンダクタンスはそのゲート電圧（Ｖ
G ）によって制御される。本発明による技法において
は、二つの入力段を含む相互コンダクタンスセルは、従
来の技術による設計の場合のように同位相ではない各入
力段への入力（ＡＰ、ＡＮ；ＢＰ、ＢＮ）を使用する。
ンダクタンスセルに関する。 【構成】 本件発明の”相互コンダクタンスセル”（３
０、３１）を使用することによりＭＯＳ技術にてアナロ
グフィルタを好都合に実現することができる。各セルは
ペアの電流経路を持つ段（Ａ、Ｂ）を含み、各電流経路
は電流源（１００、１０１、１０２、１０３）及び入力
トランジスタ（１０７、１０９、１１０、１１２）を含
む。各段の利得は電流経路を横断して接続されたトラン
ジスタ（１０８、１１１）によってセットされ、このト
ランジスタの相互コンダクタンスはそのゲート電圧（Ｖ
G ）によって制御される。本発明による技法において
は、二つの入力段を含む相互コンダクタンスセルは、従
来の技術による設計の場合のように同位相ではない各入
力段への入力（ＡＰ、ＡＮ；ＢＰ、ＢＮ）を使用する。
Description
【０００１】
【産業上の利用分野】本発明は改良された線型性を持つ
相互コンダクタンスセルに関する。
相互コンダクタンスセルに関する。
【０００２】
【従来の技術】相互コンダクタンスセルは当分野におい
て周知の様々な線型回路アプリケーションに対して使用
されている。例えば、連続時間（continous-time）積分
フィルタ（integrating filter）はこの技法によって実
現されている。これに関しては、ソリッドステート回路
のＩＥＥＥジャーナル（ IEEE Journal of Solid-Stat
e Circuit ）、Ｖｏｌ．２６、Ｎｏ．１２、ページ１９
８８−１９９７（１９９１年１２月発行）にＪ．Ｍ．Kh
oury（ホーリ）によって発表の論文『オンチップチュー
ニングを使用する１５−ＭＨｚ ＣＭＯＳ連続時間フィ
ルタの設計（Design of a 15-MHz CMOS Continuous-Tim
e Filter with On-Chip Tuning）』を参照すること。具
体的には、この論文の図５は相互コンダクタンスコンデ
ンサ積分器の一つの実現を示す。ここでは、図１にペア
の完全にバランスされた相互コンダクタンス入力段を含
むセルが示される。第一の入力段（Ａ）内においては、
入力信号ＶAP及びＶANがそれぞれトランジスタ１０７及
び１０９のゲートに加えられる。電流源１００及び１０
１はそれぞれトランジスタ１０７及び１０９を通じて比
較的一定の電流（Ｉ）を提供する。トランジスタ１０７
及び１０９のソース間に接続されたトランジスタ１０８
はその特性曲線の抵抗性（つまり、”トリオード”）に
領域にて動作する。この第一の入力段の基本相互コンダ
クタンス（ｇm）はトランジスタ１０８の相互コンタグ
クタンスによってセットされる。完全にバランスされた
構造においては、出力段１０６に加えられる結果として
の電流ＩP 及びＩN は以下から計算できる。 Ｉp −ＩN ＝−ｇm ｘ（ＶAP−ＶAN） ＩP 及びＩN は各入力ペアからの二つの部分から構成さ
れる。入力ペアＡＰ及びＡＮからは、電流はバイアス電
流Ｉであると見なされ、トランジスタ１０８を流れる電
流はＡＰサイドから引かれＡＮサイドに加えられる。上
の論文に示されるようにこのような相互コンダクタンス
トランジスタの複数の使用が可能である。
て周知の様々な線型回路アプリケーションに対して使用
されている。例えば、連続時間（continous-time）積分
フィルタ（integrating filter）はこの技法によって実
現されている。これに関しては、ソリッドステート回路
のＩＥＥＥジャーナル（ IEEE Journal of Solid-Stat
e Circuit ）、Ｖｏｌ．２６、Ｎｏ．１２、ページ１９
８８−１９９７（１９９１年１２月発行）にＪ．Ｍ．Kh
oury（ホーリ）によって発表の論文『オンチップチュー
ニングを使用する１５−ＭＨｚ ＣＭＯＳ連続時間フィ
ルタの設計（Design of a 15-MHz CMOS Continuous-Tim
e Filter with On-Chip Tuning）』を参照すること。具
体的には、この論文の図５は相互コンダクタンスコンデ
ンサ積分器の一つの実現を示す。ここでは、図１にペア
の完全にバランスされた相互コンダクタンス入力段を含
むセルが示される。第一の入力段（Ａ）内においては、
入力信号ＶAP及びＶANがそれぞれトランジスタ１０７及
び１０９のゲートに加えられる。電流源１００及び１０
１はそれぞれトランジスタ１０７及び１０９を通じて比
較的一定の電流（Ｉ）を提供する。トランジスタ１０７
及び１０９のソース間に接続されたトランジスタ１０８
はその特性曲線の抵抗性（つまり、”トリオード”）に
領域にて動作する。この第一の入力段の基本相互コンダ
クタンス（ｇm）はトランジスタ１０８の相互コンタグ
クタンスによってセットされる。完全にバランスされた
構造においては、出力段１０６に加えられる結果として
の電流ＩP 及びＩN は以下から計算できる。 Ｉp −ＩN ＝−ｇm ｘ（ＶAP−ＶAN） ＩP 及びＩN は各入力ペアからの二つの部分から構成さ
れる。入力ペアＡＰ及びＡＮからは、電流はバイアス電
流Ｉであると見なされ、トランジスタ１０８を流れる電
流はＡＰサイドから引かれＡＮサイドに加えられる。上
の論文に示されるようにこのような相互コンダクタンス
トランジスタの複数の使用が可能である。
【０００３】電流ＩP 及びＩN は、この一例としてのケ
ースにおいては、電流源１０４と１０５、及びトランジ
スタ１１３．．．１１６から構成される出力段１０６に
供給される。出力段（１０６）は電圧ＢＮ１及びＢＮ２
にてバイアスされる。出力信号ＶON及びＶOPはこの出力
段によって生成される。動作においては、トランジスタ
１０７のゲート上のより正の電圧（より正のＶAP）がＩ
P を低下させ、そしてＩN を増加させ、結果として、Ｖ
OPが増加し、ＶONが低下することが分かる。より正のＶ
ANはＶOPを低下させ、ＶONを増加させる。同様な効果が
電流源１０２と１０３及びトランジスタ１１０、１１１
及び１１２から構成される第二の入力段Ｂ）に加えられ
るＶBP及びＶBNの変化についてもいえる。示される実施
例においては、入力段はｐ−チャネルトランジスタにて
実現され、そして出力段はｎ−チャネルにて実現され
る。但し、トランジスタタイプの他の組合わせも可能で
あり、入力電圧の関数として出力電圧に対応する変化が
起こる。
ースにおいては、電流源１０４と１０５、及びトランジ
スタ１１３．．．１１６から構成される出力段１０６に
供給される。出力段（１０６）は電圧ＢＮ１及びＢＮ２
にてバイアスされる。出力信号ＶON及びＶOPはこの出力
段によって生成される。動作においては、トランジスタ
１０７のゲート上のより正の電圧（より正のＶAP）がＩ
P を低下させ、そしてＩN を増加させ、結果として、Ｖ
OPが増加し、ＶONが低下することが分かる。より正のＶ
ANはＶOPを低下させ、ＶONを増加させる。同様な効果が
電流源１０２と１０３及びトランジスタ１１０、１１１
及び１１２から構成される第二の入力段Ｂ）に加えられ
るＶBP及びＶBNの変化についてもいえる。示される実施
例においては、入力段はｐ−チャネルトランジスタにて
実現され、そして出力段はｎ−チャネルにて実現され
る。但し、トランジスタタイプの他の組合わせも可能で
あり、入力電圧の関数として出力電圧に対応する変化が
起こる。
【０００４】典型的なアプリケーションにおいては、信
号ＶAP及びＶANは図１の回路に対する入力信号であると
見なされるが、これは典型的には、図２のコンデンサ２
３及び２４に結合された場合、積分器を実現する。信号
ＢＰ及びＢＮはフィードバック信号であるが、これらは
このフィルタの通過帯域内でそれぞれＡＰ及びＡＮ信号
に対して位相がずれる。これら二つの入力段の相互コン
ダクタンスが等しい場合、ＶAP及びＶBNは、おおむね同
一の規模及び位相を持つ。同様に、ＶAN及びＶBPはＶBN
はおおむね同一の規模及び位相を持つ。例えば、図２に
は従来の技術による”４次（biquadratic ）”低域フィ
ルタが示されるが、ここで、フィルタセル２０及び２１
の各々は図１に示される回路を含む。つまり、各セルは
第一及び第二の相互コンダクタンス入力段及び一つの出
力段を含む。加えて、コンデンサ２２、２３、２４及び
２５は、低域フィルタのこの一例としてのケースにおい
ては、積分を行なう。入力信号Ｖinはセル２０の入力Ａ
Ｐ及びＡＮに供給されることに注意する。同様に、セル
２０の出力ＯＰ及びＯＮはセル２１のＡＰ及びＡＮ入力
に供給される。セル２０及び２１の両方のＢＰ入力はセ
ル２１のＯＮ出力から派生されるが、これは、このフィ
ルタの通過帯域においてＡＰ入力に対して位相がセル
る。セル２０及び２１の両方のＢＮ入力はセル２１のＯ
Ｐ出力から派生されるが、これは、このフィルタ通過帯
域においてＢＰ入力に対して位相がずれる。こうして、
セル２０及び２１の両方のＡ入力はおおむねバランスさ
れ、Ｂ入力に対して位相がずれる。
号ＶAP及びＶANは図１の回路に対する入力信号であると
見なされるが、これは典型的には、図２のコンデンサ２
３及び２４に結合された場合、積分器を実現する。信号
ＢＰ及びＢＮはフィードバック信号であるが、これらは
このフィルタの通過帯域内でそれぞれＡＰ及びＡＮ信号
に対して位相がずれる。これら二つの入力段の相互コン
ダクタンスが等しい場合、ＶAP及びＶBNは、おおむね同
一の規模及び位相を持つ。同様に、ＶAN及びＶBPはＶBN
はおおむね同一の規模及び位相を持つ。例えば、図２に
は従来の技術による”４次（biquadratic ）”低域フィ
ルタが示されるが、ここで、フィルタセル２０及び２１
の各々は図１に示される回路を含む。つまり、各セルは
第一及び第二の相互コンダクタンス入力段及び一つの出
力段を含む。加えて、コンデンサ２２、２３、２４及び
２５は、低域フィルタのこの一例としてのケースにおい
ては、積分を行なう。入力信号Ｖinはセル２０の入力Ａ
Ｐ及びＡＮに供給されることに注意する。同様に、セル
２０の出力ＯＰ及びＯＮはセル２１のＡＰ及びＡＮ入力
に供給される。セル２０及び２１の両方のＢＰ入力はセ
ル２１のＯＮ出力から派生されるが、これは、このフィ
ルタの通過帯域においてＡＰ入力に対して位相がセル
る。セル２０及び２１の両方のＢＮ入力はセル２１のＯ
Ｐ出力から派生されるが、これは、このフィルタ通過帯
域においてＢＰ入力に対して位相がずれる。こうして、
セル２０及び２１の両方のＡ入力はおおむねバランスさ
れ、Ｂ入力に対して位相がずれる。
【０００５】低歪のために、図１及び２の回路は各セル
への信号入力電圧（ＶAP−ＶAN）がある与えられた値以
下であることを要求する。一方、信号電圧レベルは十分
なＳＮ比性能を与えるために十分に高いことが要求され
る。殆どのケースにおい最大と最小許容信号レベル間の
差を広げること、つまり、回路のダイナミックレンジを
広げることが望まれる。これは、より広い信号レンジを
カバーするように回路応答の線型性を広げることによっ
て達成できる。
への信号入力電圧（ＶAP−ＶAN）がある与えられた値以
下であることを要求する。一方、信号電圧レベルは十分
なＳＮ比性能を与えるために十分に高いことが要求され
る。殆どのケースにおい最大と最小許容信号レベル間の
差を広げること、つまり、回路のダイナミックレンジを
広げることが望まれる。これは、より広い信号レンジを
カバーするように回路応答の線型性を広げることによっ
て達成できる。
【０００６】
【発明の概要】本出願人は改良された線形性を持つ相互
コンダクタンスセルを発明した。セルの第一の入力段へ
の入力は互いにおおむね同一規模で同位相である。この
セルの第二の入力段への入力も互いにおおむね同一規模
で同位相であるが、但し、第一の入力段への入力に対し
ては位相がずれる。本発明にて４次フィルタを好都合に
実現することができる。
コンダクタンスセルを発明した。セルの第一の入力段へ
の入力は互いにおおむね同一規模で同位相である。この
セルの第二の入力段への入力も互いにおおむね同一規模
で同位相であるが、但し、第一の入力段への入力に対し
ては位相がずれる。本発明にて４次フィルタを好都合に
実現することができる。
【０００７】
【実施例】以下の詳細な説明は改良された線型性（line
arity ）を持つ相互コンダクタンスセル構成（transcon
ductance cell arrangement ）に関する。今日の技術に
おいては、第一の相互コンダクタンス入力段への信号入
力は互いにおおむね同位相（in phase）となるように構
成され、第二の相互コンダクタンス段への入力も互いに
同位相となるようされるが、ただし、第一の入力段の信
号入力に対してはおおむね位相がずれる（out-of-phas
e）ように構成される。第二の入力段への入力は典型的
には、４次フィルタ（biquadratic filter）構成の場合
のようにフィードバック入力であるが、ただし、本発明
の技法の他の使用も可能である。
arity ）を持つ相互コンダクタンスセル構成（transcon
ductance cell arrangement ）に関する。今日の技術に
おいては、第一の相互コンダクタンス入力段への信号入
力は互いにおおむね同位相（in phase）となるように構
成され、第二の相互コンダクタンス段への入力も互いに
同位相となるようされるが、ただし、第一の入力段の信
号入力に対してはおおむね位相がずれる（out-of-phas
e）ように構成される。第二の入力段への入力は典型的
には、４次フィルタ（biquadratic filter）構成の場合
のようにフィードバック入力であるが、ただし、本発明
の技法の他の使用も可能である。
【０００８】本発明の技法を実現するために、図１の回
路への入力信号は以下のように修正される。第一に、入
力信号ＶAP及びＶANはおおむね同位相される。これは、
これら入力にバランスされた（つまり、位相のずれた）
信号を提供する従来の技法とは対象的であることに注意
する。第二に、第二の入力段の入力への信号ＶBP及びＶ
BNはおおむね同位相とされる。ここでもこれはこれら入
力にバランスされた信号を提供する従来の技法とは対象
的である。一方、第二の段に提供される信号ＶBPは第一
の入力段に提供される信号ＶAPに対してはおおむねバラ
ンスされる。同様に、第二の入力段に提供される信号Ｖ
BNは第一の入力段に提供される信号ＶANに対しておおむ
ねバランスされる。例えば、このおおむねバランスされ
た状態はＶBP及びＶBN信号がＶAP及びＶAN信号を受信す
るセルに続くフィルタセルから派生されることに起因す
る。典型的なアプリケーションにおいては、これら信号
はこれらが互いに１３５から２２５度のレンジ内で位相
がずれている、つまり、１８０度からプラス或はマイナ
ス４５度以内の位相のずれである場合、”おおむねバラ
ンスされている”と見なされる。
路への入力信号は以下のように修正される。第一に、入
力信号ＶAP及びＶANはおおむね同位相される。これは、
これら入力にバランスされた（つまり、位相のずれた）
信号を提供する従来の技法とは対象的であることに注意
する。第二に、第二の入力段の入力への信号ＶBP及びＶ
BNはおおむね同位相とされる。ここでもこれはこれら入
力にバランスされた信号を提供する従来の技法とは対象
的である。一方、第二の段に提供される信号ＶBPは第一
の入力段に提供される信号ＶAPに対してはおおむねバラ
ンスされる。同様に、第二の入力段に提供される信号Ｖ
BNは第一の入力段に提供される信号ＶANに対しておおむ
ねバランスされる。例えば、このおおむねバランスされ
た状態はＶBP及びＶBN信号がＶAP及びＶAN信号を受信す
るセルに続くフィルタセルから派生されることに起因す
る。典型的なアプリケーションにおいては、これら信号
はこれらが互いに１３５から２２５度のレンジ内で位相
がずれている、つまり、１８０度からプラス或はマイナ
ス４５度以内の位相のずれである場合、”おおむねバラ
ンスされている”と見なされる。
【０００９】本発明による技法においては、与えられた
入力段の両方の入力はおおむね同位相であるために、ト
ランジスタ１０８及び１１１を横断しての大きな差分電
圧（differential voltage）からの歪は信号スイングが
低減されるために低減される。また、与えられた入力段
の二つのサイドはほぼ同位相であるため、トランジスタ
１０８及び１１１を通じての電流はバイアス電流（Ｉ）
と較べて小さくとどまる。ＶAPとＶANとの間の同位相関
係が入力段Ａのトランジスタ１１１内に共通モード（co
mmon-mode ）相互コンダクタンス変動を与えるのではな
いかと考えるかも知れなが、入力段Ｂのトランジスタ１
１１内に発生する反対の共通モード変動のためにこの効
果が相殺され、正しい相互コンダクタンスが与えられる
ことに注意する。
入力段の両方の入力はおおむね同位相であるために、ト
ランジスタ１０８及び１１１を横断しての大きな差分電
圧（differential voltage）からの歪は信号スイングが
低減されるために低減される。また、与えられた入力段
の二つのサイドはほぼ同位相であるため、トランジスタ
１０８及び１１１を通じての電流はバイアス電流（Ｉ）
と較べて小さくとどまる。ＶAPとＶANとの間の同位相関
係が入力段Ａのトランジスタ１１１内に共通モード（co
mmon-mode ）相互コンダクタンス変動を与えるのではな
いかと考えるかも知れなが、入力段Ｂのトランジスタ１
１１内に発生する反対の共通モード変動のためにこの効
果が相殺され、正しい相互コンダクタンスが与えられる
ことに注意する。
【００１０】本発明の技法はトリオードデバイス（trio
de device ）が相互コンダクタンスを定義するために使
用される幾つかのタイプの連続時間フィルタ（continuo
s-time filter ）に適用できる。図３は完全にバランス
された４次フィルタの一例を示す。フィルタの各セル
（３０、３１）は、典型的には、図１の構成に従うが、
但し、上に説明の本発明に従う入力が提供されるペアの
相互コンダクタンス入力段を含む。上に定義されるよう
な正しい位相関係はこのケースにおいては各セルの固有
な動作によって得られることがわかる。つまり、各セル
は非反転入力（ＡＮ、ＢＮ）と出力（ＯＰ）との間に比
較的小さな位相シフトを生成し、また反転入力（ＡＮ、
ＢＮ）と出力（ＯＮ）との間に比較的小さな位相シフト
を生成する。典型的には、与えられたセルの入力と出力
との間に２５度より小さな位相シフトが生成される。従
って、入力ＡＰ、ＡＮ、ＢＰ及びＢＮの所の信号の規模
は、殆どのケースにおいてはおおむね等しくなり、これ
はさらに共通モード相互コンダクタンス変動の相殺に寄
与する。この理由により、本出願人は、与えられた入力
段の入力の所の信号規模が互いにプラス或はマイナス５
０％以内、好ましくは、プラス或はマイナス２５％以内
であることを推薦する。
de device ）が相互コンダクタンスを定義するために使
用される幾つかのタイプの連続時間フィルタ（continuo
s-time filter ）に適用できる。図３は完全にバランス
された４次フィルタの一例を示す。フィルタの各セル
（３０、３１）は、典型的には、図１の構成に従うが、
但し、上に説明の本発明に従う入力が提供されるペアの
相互コンダクタンス入力段を含む。上に定義されるよう
な正しい位相関係はこのケースにおいては各セルの固有
な動作によって得られることがわかる。つまり、各セル
は非反転入力（ＡＮ、ＢＮ）と出力（ＯＰ）との間に比
較的小さな位相シフトを生成し、また反転入力（ＡＮ、
ＢＮ）と出力（ＯＮ）との間に比較的小さな位相シフト
を生成する。典型的には、与えられたセルの入力と出力
との間に２５度より小さな位相シフトが生成される。従
って、入力ＡＰ、ＡＮ、ＢＰ及びＢＮの所の信号の規模
は、殆どのケースにおいてはおおむね等しくなり、これ
はさらに共通モード相互コンダクタンス変動の相殺に寄
与する。この理由により、本出願人は、与えられた入力
段の入力の所の信号規模が互いにプラス或はマイナス５
０％以内、好ましくは、プラス或はマイナス２５％以内
であることを推薦する。
【００１１】図３には４次フィルタが示されるが、本発
明による技法は、縦続４次フィルタを使用し、或は当分
野において周知の”かえる飛び（leapfrog）”技法によ
ってより高次のフィルタと共に使用することもできる。
本発明は幾つかのフィルタセル内では実現できるが、例
えば、等しくない相互コンダクタンスを持つセルを使用
することが要求されるような幾つかのフィルタセルにお
いては実現できない。図２及び図３において非反転（Ａ
Ｐ、ＢＰ）或は反転（ＡＮ、ＢＮ）として示される入力
の命名は関連する出力（ＯＰ、ＯＮ）への正しい対応を
示すが、ただし、これは任意的に命名できる。本発明の
低域フィルタ以外の、例えば、帯域通過フィルタを含む
フィルタへのアプリケーションは明白である。加えて、
本発明は、一般的には、増幅器及び他のノンフィルタ
（non-filter）設計に適用することができる。本発明の
技法を採用するセルの少なくとも幾つか（つまり、２つ
或はそれ以上）は、典型的には、十分にマッチした特性
を得るために同一集積回路上に実現される。ただし、複
数の集積回路と共に実現される様々な他のセル構成も可
能である。
明による技法は、縦続４次フィルタを使用し、或は当分
野において周知の”かえる飛び（leapfrog）”技法によ
ってより高次のフィルタと共に使用することもできる。
本発明は幾つかのフィルタセル内では実現できるが、例
えば、等しくない相互コンダクタンスを持つセルを使用
することが要求されるような幾つかのフィルタセルにお
いては実現できない。図２及び図３において非反転（Ａ
Ｐ、ＢＰ）或は反転（ＡＮ、ＢＮ）として示される入力
の命名は関連する出力（ＯＰ、ＯＮ）への正しい対応を
示すが、ただし、これは任意的に命名できる。本発明の
低域フィルタ以外の、例えば、帯域通過フィルタを含む
フィルタへのアプリケーションは明白である。加えて、
本発明は、一般的には、増幅器及び他のノンフィルタ
（non-filter）設計に適用することができる。本発明の
技法を採用するセルの少なくとも幾つか（つまり、２つ
或はそれ以上）は、典型的には、十分にマッチした特性
を得るために同一集積回路上に実現される。ただし、複
数の集積回路と共に実現される様々な他のセル構成も可
能である。
【００１２】図１においては各電流経路に対して単一の
入力トランジスタが示されるが、複数のトランジスタの
使用が可能であり、これらも本発明に含まれる。例え
ば、２トランジスタソースフォロア（two-transistor s
ource-follower）入力回路の場合は、入力トランジスタ
は当分野において周知の技法に従ってフィードバックト
ランジスタを通じて出力段に結合される。上の実施例は
入力トランジスタとして電界効果型デバイスの使用を示
すが、別の方法として、バイポーラタイプのデバイスの
使用も可能である。この場合は、相互コンダクタンスト
ランジスタは電界効果タイプのままとし、この回路が、
例えば、ＢＩＣＭＯＳ技術にて単一の集積回路チップ上
に実現される。当業者においては他の様々なバリエーシ
ョンも明白である。
入力トランジスタが示されるが、複数のトランジスタの
使用が可能であり、これらも本発明に含まれる。例え
ば、２トランジスタソースフォロア（two-transistor s
ource-follower）入力回路の場合は、入力トランジスタ
は当分野において周知の技法に従ってフィードバックト
ランジスタを通じて出力段に結合される。上の実施例は
入力トランジスタとして電界効果型デバイスの使用を示
すが、別の方法として、バイポーラタイプのデバイスの
使用も可能である。この場合は、相互コンダクタンスト
ランジスタは電界効果タイプのままとし、この回路が、
例えば、ＢＩＣＭＯＳ技術にて単一の集積回路チップ上
に実現される。当業者においては他の様々なバリエーシ
ョンも明白である。
【図１】従来の技術によるフィルタを示す図である。
【図２】従来の技術による４次フィルタを示す図であ
る。
る。
【図３】本発明による技術を使用する４次フィルタを示
す図である。
す図である。
１００−１０５ 電流源 ２０、２１、３０、３１ フィルタセル
Claims (6)
- 【請求項１】 第一及び第二の入力段（Ａ、Ｂ）及び一
つの出力段（１０６）を使用する回路であって、各入力
段が第一及び第二の電流経路を持ち、各々の電流経路が
前記の出力段に結合された信号入力トランジスタ（１０
７、１０９、１１０、１１２）と直列に接続された電源
（Ｉ）を含み、各入力段が前記第一及び第二の電流経路
間に接続された制御された相互コンダクタンストランジ
スタ（１０８、１１１）を持つ回路において、 この回路がさらに第一の入力段の信号入力トランジスタ
の制御電極とおおむね等しい大きさでかつおおむね同位
相の第一及び第二の信号（ＶAP、ＶAN）を提供するため
の手段を含み、またさらに第二の入力段の信号入力トラ
ンジスタの制御電極とおおむね等しい大きさでかつおお
むね同位相の第三及び第四の信号（ＶBP、ＶBN）を提供
するための手段を含み、ここでこの第三及び第四の信号
が前記第一及び第二の信号とおおむねバランスされるこ
とを特徴とする回路。 - 【請求項２】 請求項１に記載の回路において、前記第
一及び第二の入力段がフィルタの第一のセル（３０）を
含み、前記第二及び第三の信号を提供するための手段が
前記フィルタの第二のセル（３１）であることを特徴と
する回路。 - 【請求項３】 第一のセル（３０）及び第二のセル（３
１）を持つ４乗ベキフィルタを含む集積回路であって、
これら各セルが第一及び第二の非反転入力（ＡＰ、Ｂ
Ｐ）、第一及び第二の反転入力（ＡＮ、ＢＮ）、一つの
非反転出力（ＯＰ）、及び一つの反転出力（ＯＮ）を持
ち、 ここで前記第一及び第二のセルの第二の非反転入力（Ｂ
Ｐ）が前記第二のセルの反転出力（ＯＮ）に接続され、
前記第二のセルの第一の非反転入力（ＡＰ）が前記第一
のセルの非反転出力（ＯＰ）に接続され、 前記第二のセルの第二の反転入力（ＢＮ）が前記第一の
セルの反転出力（ＢＮ）に接続され、前記第一及び第二
のセルの第一の反転入力（ＡＮ）が前記第二のセルの非
反転出力（ＯＰ）に接続されることを特徴とする集積回
路。 - 【請求項４】 請求項３に記載の集積回路において、前
記第一のセルの第一の非反転入力（ＡＰ）及び第二の反
転入力（ＢＮ）におおむねバランスされた入力信号を提
供するため前記第一のセルに信号を提供するための手段
がさらに含まれることを特徴とする集積回路。 - 【請求項５】 第一のセル（３０）及び第二のセル（３
１）を持つ４次ベキフィルタを含む集積回路であって、
これら各セルが第一の入力段（Ａ）、第二の入力段
（Ｂ）、及び一つの出力段（１０６）を含み、 ここで各入力段が第一及び第二の電流経路を含み、各電
流経路が前記出力段に結合された入力トランジスタ（１
０７、１０９、１１０、１１２）と直列に接続された電
流源（１００、１０１、１０２、１０３）を含み、また
第一及び第二の電流経路間に接続された制御された相互
コンダクタンストランジスタ（１０８、１１１）を持
ち；そしてこの出力段が第一及び第二の出力（ＯＮ、Ｏ
Ｐ）を提供し、 前記第二のセル（３１）の第一の入力段（Ａ）の第一の
電流経路の信号入力トランジスタ（１０７）の制御電極
が前記第一のセル（３０）の第一の出力（ＯＰ）に接続
され、 前記第一のセル（３０）の第二の入力段（Ｂ）の第一の
電流経路の信号入力トランジスタ（１１０）の制御電
極、及び前記第二のセル（３１）の第二の入力段（Ｂ）
の第一の電流経路の信号入力トランジスタ（１１０）の
制御電極が両方とも前記第二のセル（３１）の第二の出
力（ＯＮ）に接続され、 前記第一のセルの第一の入力段の第二の電流経路の信号
入力トランジスタ（１０９）の制御電極、及び前記第二
のセルの第一の入力段の第二の電流経路の信号入力トラ
ンジスタ（１０９）の制御電極が両方とも前記第二のセ
ルの第一の出力（ＯＰ）に接続され、そして前記第二の
セルの第二の入力段の第二の電流経路の信号入力トラン
ジスタ（１１２）の制御電極が前記第一のセルの第二の
出力（ＯＮ）に接続されることを特徴とする集積回路。 - 【請求項６】 請求項５に記載の集積回路において、第
一の入力段の第一の電流経路、及び第二の入力段の第二
の電流経路の信号入力トランジスタの制御電極におおむ
ねバランスされた入力信号を提供するために前記第一の
セルに信号を提供するための手段がさらに含まれること
を特徴とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/918,172 US5311088A (en) | 1992-07-23 | 1992-07-23 | Transconductance cell with improved linearity |
| US918172 | 1992-07-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177704A true JPH06177704A (ja) | 1994-06-24 |
| JP3115741B2 JP3115741B2 (ja) | 2000-12-11 |
Family
ID=25439915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05181777A Expired - Lifetime JP3115741B2 (ja) | 1992-07-23 | 1993-07-23 | 改良された線型性を持つ相互コンダクタンスセル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5311088A (ja) |
| JP (1) | JP3115741B2 (ja) |
| KR (1) | KR0134178B1 (ja) |
| DE (1) | DE9300550U1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167356A (ja) * | 2007-01-04 | 2008-07-17 | Nec Electronics Corp | フィルタ回路及び半導体集積回路装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0584437B1 (en) * | 1992-08-26 | 2000-06-07 | STMicroelectronics S.r.l. | Transconductor stage |
| EP0600141B1 (en) * | 1992-10-30 | 1997-03-05 | SGS-THOMSON MICROELECTRONICS S.p.A. | Transconductor stage |
| JP3318725B2 (ja) * | 1994-01-12 | 2002-08-26 | 株式会社日立製作所 | アナログフィルタ回路 |
| US5528179A (en) * | 1995-05-31 | 1996-06-18 | Texas Instruments Incorporated | Constant capacitance prgrammable transconductance input stage |
| US5650747A (en) * | 1995-10-05 | 1997-07-22 | Chen; Xiaole | Circuit technique for implementing programmable zeros in high speed CMOS filters |
| US5966087A (en) * | 1998-02-26 | 1999-10-12 | Motorola, Inc. | Apparatus providing a substantially equal transconductance ratio and method |
| US6038266A (en) * | 1998-09-30 | 2000-03-14 | Lucent Technologies, Inc. | Mixed mode adaptive analog receive architecture for data communications |
| WO2000045890A1 (en) * | 1999-02-08 | 2000-08-10 | Cardiac Pacemakers, Inc. | Signal processing system using improved transconductance cell |
| US6310512B1 (en) | 1999-11-22 | 2001-10-30 | Cardiac Pacemakers, Inc. | Integrated self-adjustable continuous time band pass filter based upon Gm cell with bipolar transistors |
| US6287263B1 (en) | 1999-02-08 | 2001-09-11 | Cardiac Pacemakers, Inc. | System for processing bursted amplitude modulated signals using an impedance sensor |
| US6329865B1 (en) | 1999-03-18 | 2001-12-11 | Maxim Integrated Products, Inc. | Linearized transconductance cell |
| US6429733B1 (en) * | 1999-05-13 | 2002-08-06 | Honeywell International Inc. | Filter with controlled offsets for active filter selectivity and DC offset control |
| CA2388039C (en) * | 1999-11-09 | 2011-10-04 | That Corporation | Improved floating, balanced output circuit |
| US7002403B2 (en) * | 2002-09-13 | 2006-02-21 | Broadcom Corporation | Transconductance/C complex band-pass filter |
| US8671370B2 (en) * | 2009-06-01 | 2014-03-11 | Pike Group Llc | Chain/leapfrog circuit topologies and tools for carbon nanotube/graphene nanoribbon nanoelectronics, printed electronics, polymer electronics, and their confluences |
| US8522184B2 (en) | 2010-05-26 | 2013-08-27 | Pike Group Llc | Hierachically-modular nanoelectronic differential amplifiers, op amps, and associated current sources utilizing carbon nanotubes, graphene nanoribbons, printed electronics, polymer semiconductors, or other related materials |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4374335A (en) * | 1980-05-19 | 1983-02-15 | Precision Monolithics, Inc. | Tuneable I.C. active integrator |
| NL8901837A (nl) * | 1989-07-17 | 1991-02-18 | Philips Nv | Filterschakeling met een versterker en een kondensator. |
| US5001441A (en) * | 1989-10-30 | 1991-03-19 | Allied-Signal Inc. | Operational transconductance amplifier programmable filter |
| US5051628A (en) * | 1990-01-02 | 1991-09-24 | Motorola, Inc. | Integrated filter circuit |
| NL9002154A (nl) * | 1990-10-04 | 1992-05-06 | Philips Nv | Companderende stroom-modus transconductor-c integrator. |
| US5093634A (en) * | 1990-10-31 | 1992-03-03 | At&T Bell Laboratories | Merged current clamp in triple-input transconductor, for use in oscillator |
| JP2520055B2 (ja) * | 1991-04-10 | 1996-07-31 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| JP3058935B2 (ja) * | 1991-04-26 | 2000-07-04 | 株式会社東芝 | 基準電流発生回路 |
-
1992
- 1992-07-23 US US07/918,172 patent/US5311088A/en not_active Expired - Lifetime
-
1993
- 1993-01-18 DE DE9300550U patent/DE9300550U1/de not_active Expired - Lifetime
- 1993-03-12 KR KR1019930003710A patent/KR0134178B1/ko not_active IP Right Cessation
- 1993-07-23 JP JP05181777A patent/JP3115741B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167356A (ja) * | 2007-01-04 | 2008-07-17 | Nec Electronics Corp | フィルタ回路及び半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0134178B1 (ko) | 1998-04-29 |
| US5311088A (en) | 1994-05-10 |
| JP3115741B2 (ja) | 2000-12-11 |
| DE9300550U1 (de) | 1993-03-04 |
| KR940003172A (ko) | 1994-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
| US20050146381A1 (en) | Balanced amplifier and filter using the same | |
| JPH0779121A (ja) | 広い同調範囲の演算トランスコンダクタンス増幅器 | |
| US4918399A (en) | Common mode sensing and control in balanced amplifier chains | |
| JPH10173482A (ja) | フィルタ回路 | |
| KR890001892B1 (ko) | 전압가산회로 | |
| Kachare et al. | A compact tunable CMOS transconductor with high linearity | |
| JPH11500883A (ja) | 増幅器 | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| US5406220A (en) | Pole/zero compensation in cascode amplifiers | |
| US4105945A (en) | Active load circuits | |
| US4749957A (en) | Semiconductor transconductor circuits | |
| JP2710507B2 (ja) | 増幅回路 | |
| KR100458143B1 (ko) | 필터및발진기용의상보형트랜스컨덕터를포함하는전자회로 | |
| JP3953540B2 (ja) | 高域通過フィルター | |
| JPH051646B2 (ja) | ||
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| KR100213240B1 (ko) | 이중 입력 연산 상호 콘덕턴스 증폭기를 이용한 필터 | |
| JPS58220508A (ja) | 演算増幅器 | |
| JPH051649B2 (ja) | ||
| JPH09139642A (ja) | 増幅器 | |
| JPS6223134Y2 (ja) | ||
| JPS60198915A (ja) | 電圧比較器 | |
| US5939906A (en) | Circuit compensating nonlinearities | |
| JPH0377413A (ja) | 集積可能な差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000830 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |