JP3186289B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3186289B2 JP3186289B2 JP36148492A JP36148492A JP3186289B2 JP 3186289 B2 JP3186289 B2 JP 3186289B2 JP 36148492 A JP36148492 A JP 36148492A JP 36148492 A JP36148492 A JP 36148492A JP 3186289 B2 JP3186289 B2 JP 3186289B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion region
- type diffusion
- gaas
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に係り、詳しくはシリコン基板上に化合物半導体膜を
ヘテロエピタキシャル成長させるための半導体装置の製
造方法に関するものである。
法に係り、詳しくはシリコン基板上に化合物半導体膜を
ヘテロエピタキシャル成長させるための半導体装置の製
造方法に関するものである。
【０００２】
【従来の技術】特開平３−９１２７３号公報において、
図２１に示すように、シリコンバイポーラＩＣの一部に
ＧａＡｓホール素子３３を直接形成した集積化センサが
開示されている。この構造において、ｐ型シリコン基板
上にはエピタキシャル成長にてｎ型シリコン層３１が形
成され、その上にＧａＡｓホール素子３３が形成されて
いる。製造工程としては、該ｎ型シリコン層３１はシリ
コンバイポーラＩＣ工程を通る間、熱酸化膜で被覆され
ており、ＧａＡｓ膜３２をヘテロエピタキシャル成長す
る直前に、フォトリソグラフィを用いて選択的にＳｉＯ
2 膜を除去している。
図２１に示すように、シリコンバイポーラＩＣの一部に
ＧａＡｓホール素子３３を直接形成した集積化センサが
開示されている。この構造において、ｐ型シリコン基板
上にはエピタキシャル成長にてｎ型シリコン層３１が形
成され、その上にＧａＡｓホール素子３３が形成されて
いる。製造工程としては、該ｎ型シリコン層３１はシリ
コンバイポーラＩＣ工程を通る間、熱酸化膜で被覆され
ており、ＧａＡｓ膜３２をヘテロエピタキシャル成長す
る直前に、フォトリソグラフィを用いて選択的にＳｉＯ
2 膜を除去している。
【０００３】
【発明が解決しようとする課題】ところで、集積化素子
を作製する上で、前記とは異なりｎ+ 型拡散領域上にＧ
ａＡｓをヘテロエピタキシャル成長する場合がある。と
ころが、ｎ+ 型拡散領域上にＧａＡｓを直接ヘテロエピ
タキシャル成長した場合、単結晶ＧａＡｓは形成できず
に多結晶ＧａＡｓが形成されるという問題が生じた。
を作製する上で、前記とは異なりｎ+ 型拡散領域上にＧ
ａＡｓをヘテロエピタキシャル成長する場合がある。と
ころが、ｎ+ 型拡散領域上にＧａＡｓを直接ヘテロエピ
タキシャル成長した場合、単結晶ＧａＡｓは形成できず
に多結晶ＧａＡｓが形成されるという問題が生じた。
【０００４】そこで、この発明の目的は、ｎ+ 型拡散領
域上に化合物半導体膜をヘテロエピタキシャル成長させ
ることができる半導体装置の製造方法を提供することに
ある。
域上に化合物半導体膜をヘテロエピタキシャル成長させ
ることができる半導体装置の製造方法を提供することに
ある。
【０００５】
【課題を解決するための手段】この発明は、シリコン基
板に形成されたｎ + 型拡散領域上にＭＯＣＶＤ法を用い
て化合物半導体膜を成長させる半導体装置の製造方法に
おいて、シリコン基板の表面にｎ+型拡散領域を形成し
て当該ｎ+型拡散領域の表面を熱酸化し、さらに、当該
熱酸化膜を除去し、その後にｎ+型拡散領域の表面に化
合物半導体膜をヘテロエピタキシャル成長させるように
したことをその要旨とするものである。
板に形成されたｎ + 型拡散領域上にＭＯＣＶＤ法を用い
て化合物半導体膜を成長させる半導体装置の製造方法に
おいて、シリコン基板の表面にｎ+型拡散領域を形成し
て当該ｎ+型拡散領域の表面を熱酸化し、さらに、当該
熱酸化膜を除去し、その後にｎ+型拡散領域の表面に化
合物半導体膜をヘテロエピタキシャル成長させるように
したことをその要旨とするものである。
【０００６】
【作用】シリコン基板の表面にｎ+ 型拡散領域が形成さ
れ、このｎ+ 型拡散領域の表面が熱酸化され、さらに、
当該熱酸化膜が除去される。その後にｎ+ 型拡散領域の
表面に化合物半導体膜がヘテロエピタキシャル成長され
る。
れ、このｎ+ 型拡散領域の表面が熱酸化され、さらに、
当該熱酸化膜が除去される。その後にｎ+ 型拡散領域の
表面に化合物半導体膜がヘテロエピタキシャル成長され
る。
【０００７】ここで、シリコン基板の表面にｎ+ 型拡散
領域が形成された時においてその表面は凹凸が大きい
が、この表面の熱酸化及び熱酸化膜の除去によりシリコ
ン基板の表面の凹凸が小さくなる。よって、化合物半導
体膜がヘテロエピタキシャル成長されやすい状態とな
る。
領域が形成された時においてその表面は凹凸が大きい
が、この表面の熱酸化及び熱酸化膜の除去によりシリコ
ン基板の表面の凹凸が小さくなる。よって、化合物半導
体膜がヘテロエピタキシャル成長されやすい状態とな
る。
【０００８】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１はホールＩＣの断面構造を示
す。本装置は、ラテラルＰＮＰバイポーラトランジスタ
１とラテラルＮＰＮバイポーラトランジスタ２とコンデ
ンサ３とＧａＡｓホール素子４とが同一基板内に形成さ
れている。
に従って説明する。図１はホールＩＣの断面構造を示
す。本装置は、ラテラルＰＮＰバイポーラトランジスタ
１とラテラルＮＰＮバイポーラトランジスタ２とコンデ
ンサ３とＧａＡｓホール素子４とが同一基板内に形成さ
れている。
【０００９】図２〜図９にはその製造工程を示す。図２
に示すように、ｐ型シリコン基板５はその主面が（１０
０）面に対して＜０１１＞方向に４±１°傾斜してい
る。このｐ型シリコン基板５の主表面上にｎ+ 型埋込層
６，７、ｎ型エピタキシシャル層８を形成する。そし
て、ｎ型エピタキシシャル層８の主表面上にシリコン酸
化膜９をＣＶＤ装置を用いて形成する。その後、シリコ
ン酸化膜９を所望の回路パターンによりフォトエッチン
グし、ボロンの拡散にてｐ+ 型素子分離領域１０、ｐ+
型拡散領域１１を形成する。
に示すように、ｐ型シリコン基板５はその主面が（１０
０）面に対して＜０１１＞方向に４±１°傾斜してい
る。このｐ型シリコン基板５の主表面上にｎ+ 型埋込層
６，７、ｎ型エピタキシシャル層８を形成する。そし
て、ｎ型エピタキシシャル層８の主表面上にシリコン酸
化膜９をＣＶＤ装置を用いて形成する。その後、シリコ
ン酸化膜９を所望の回路パターンによりフォトエッチン
グし、ボロンの拡散にてｐ+ 型素子分離領域１０、ｐ+
型拡散領域１１を形成する。
【００１０】次に、後記ｎ+ 型拡散領域１３を形成する
ために、シリコン酸化膜９をフォトエッチングする。引
き続き、図３に示すように、後記ｎ+ 型拡散領域１３を
形成するために、シリコン酸化膜９をフォトエッチング
したシリコン基板５にＰＯＣｌ3 雰囲気中で熱酸化し、
その表面にリン硅酸ガラス（ＰＳＧ）膜１２を形成す
る。このリン硅酸ガラス膜１２が堆積されたシリコン基
板５を１０００°Ｃ程度の高温化で熱処理する。その結
果、図４に示すように、リン硅酸ガラス膜１２中のリン
がシリコン基板５中に熱拡散され、ｎ+ 型拡散領域１３
が形成される。ｎ+ 型拡散領域１３の不純物濃度は１０
19ｃｍ-3以上であり、例えば、本実施例では１０20ｃｍ
-3となっている。
ために、シリコン酸化膜９をフォトエッチングする。引
き続き、図３に示すように、後記ｎ+ 型拡散領域１３を
形成するために、シリコン酸化膜９をフォトエッチング
したシリコン基板５にＰＯＣｌ3 雰囲気中で熱酸化し、
その表面にリン硅酸ガラス（ＰＳＧ）膜１２を形成す
る。このリン硅酸ガラス膜１２が堆積されたシリコン基
板５を１０００°Ｃ程度の高温化で熱処理する。その結
果、図４に示すように、リン硅酸ガラス膜１２中のリン
がシリコン基板５中に熱拡散され、ｎ+ 型拡散領域１３
が形成される。ｎ+ 型拡散領域１３の不純物濃度は１０
19ｃｍ-3以上であり、例えば、本実施例では１０20ｃｍ
-3となっている。
【００１１】その後、図５に示すように、ＧａＡｓを成
長する所望の位置（図５にて１４で示す）のリン硅酸ガ
ラス膜１２をフォトエッチングにより除去する。この工
程で表面のリン硅酸ガラス膜１２が除去されたシリコン
基板５表面は凹凸が大きい。そこで、このシリコン基板
５を塩酸（ＨＣｌ）雰囲気中で８５０°Ｃ程度のウェッ
ト酸化を行う。これにより、図６に示すように、ＧａＡ
ｓを成長する位置（１４）にシリコン熱酸化膜１５が形
成される。
長する所望の位置（図５にて１４で示す）のリン硅酸ガ
ラス膜１２をフォトエッチングにより除去する。この工
程で表面のリン硅酸ガラス膜１２が除去されたシリコン
基板５表面は凹凸が大きい。そこで、このシリコン基板
５を塩酸（ＨＣｌ）雰囲気中で８５０°Ｃ程度のウェッ
ト酸化を行う。これにより、図６に示すように、ＧａＡ
ｓを成長する位置（１４）にシリコン熱酸化膜１５が形
成される。
【００１２】その後、このシリコン熱酸化膜１５をフォ
トエッチングにより除去すると、図７に示すシリコン基
板５表面を得る。そして、図８に示すように、ＧａＡｓ
をシリコン基板５上にＭＯＣＶＤ法を用いてヘテロエピ
タキシャル成長する。つまり、砒素を原子状態又は分子
状態にし、その雰囲気下で成長させる。ここで、ｎ+型
拡散領域１３の表面上には単結晶ＧａＡｓ膜１６が、
又、それ以外のシリコン熱酸化膜１５上には多結晶Ｇａ
Ａｓ膜１７が堆積する。さらに、図９に示すように、単
結晶ＧａＡｓ膜１６以外の多結晶ＧａＡｓ膜１７をフォ
トエッチングにより除去する。
トエッチングにより除去すると、図７に示すシリコン基
板５表面を得る。そして、図８に示すように、ＧａＡｓ
をシリコン基板５上にＭＯＣＶＤ法を用いてヘテロエピ
タキシャル成長する。つまり、砒素を原子状態又は分子
状態にし、その雰囲気下で成長させる。ここで、ｎ+型
拡散領域１３の表面上には単結晶ＧａＡｓ膜１６が、
又、それ以外のシリコン熱酸化膜１５上には多結晶Ｇａ
Ａｓ膜１７が堆積する。さらに、図９に示すように、単
結晶ＧａＡｓ膜１６以外の多結晶ＧａＡｓ膜１７をフォ
トエッチングにより除去する。
【００１３】ここで、図２１の従来構造ではｎ型シリコ
ン層３１上にＧａＡｓ膜３２を直接形成し、ＧａＡｓホ
ール素子３３を形成している。一方、本実施例ではｎ+
型拡散領域１３上にＧａＡｓ膜１６を直接成長してい
る。図５に示すリン硅酸ガラス膜１２を除去したｎ+ 型
拡散領域１３表面にＧａＡｓを直接成長したＧａＡｓ成
長層表面のノマルスキー微分干渉顕微鏡写真を図１０に
示す。又、図１１には従来のｎ型シリコン層上に直接成
長したＧａＡｓ成長層表面のノマルスキー微分干渉顕微
鏡写真を示す。
ン層３１上にＧａＡｓ膜３２を直接形成し、ＧａＡｓホ
ール素子３３を形成している。一方、本実施例ではｎ+
型拡散領域１３上にＧａＡｓ膜１６を直接成長してい
る。図５に示すリン硅酸ガラス膜１２を除去したｎ+ 型
拡散領域１３表面にＧａＡｓを直接成長したＧａＡｓ成
長層表面のノマルスキー微分干渉顕微鏡写真を図１０に
示す。又、図１１には従来のｎ型シリコン層上に直接成
長したＧａＡｓ成長層表面のノマルスキー微分干渉顕微
鏡写真を示す。
【００１４】この図１０，１１よりｎ+ 型拡散領域１３
上のＧａＡｓ成長膜の表面形態が悪いことが分かる。
又、図１０に示すｎ+ 型拡散領域１３上の膜はＸ線回析
から多結晶になっていることが分かった。本発明者らは
ｎ+ 型拡散領域１３上のＧａＡｓとｎ型シリコン層上の
ＧａＡｓの表面形態の違いが生ずる原因を調べた結果、
シリコン基板の表面形態に大きな違いがあることを見出
した。
上のＧａＡｓ成長膜の表面形態が悪いことが分かる。
又、図１０に示すｎ+ 型拡散領域１３上の膜はＸ線回析
から多結晶になっていることが分かった。本発明者らは
ｎ+ 型拡散領域１３上のＧａＡｓとｎ型シリコン層上の
ＧａＡｓの表面形態の違いが生ずる原因を調べた結果、
シリコン基板の表面形態に大きな違いがあることを見出
した。
【００１５】つまり、シリコン基板表面の凹凸が大きい
とその上には多結晶のＧａＡｓしか成長できない。そこ
で、ｎ+ 型拡散領域１３上でもその表面の凹凸を減少さ
せる方法を検討した。図１２にその結果を示す。リン硅
酸ガラス膜１２を除去後、再度熱酸化し、ｎ+ 型拡散領
域１３の表面を酸化させることにより、同拡散領域１３
の表面の凹凸が大幅に減少することが明らかになった。
とその上には多結晶のＧａＡｓしか成長できない。そこ
で、ｎ+ 型拡散領域１３上でもその表面の凹凸を減少さ
せる方法を検討した。図１２にその結果を示す。リン硅
酸ガラス膜１２を除去後、再度熱酸化し、ｎ+ 型拡散領
域１３の表面を酸化させることにより、同拡散領域１３
の表面の凹凸が大幅に減少することが明らかになった。
【００１６】シリコン基板５上にＧａＡｓを直接成長す
る技術に関して、シリコン基板５表面形態とＧａＡｓの
結晶性の関係についてはこれまで知られていなかった。
本発明者らはシリコン基板５表面の凹凸とその上に成長
するＧａＡｓ膜の結晶形状について調べた。図１３〜２
０にその結果を示す。シリコン基板上に表面凹凸をつけ
る方法としてＣＦ4 プラズマエッチング法を用いてい
る。そして、プラズマ照射条件として照射前を図１３に
示し、この基板表面の中心線平均粗さは１．８Åであ
り、この基板を用いたヘテロエピタキシャル層の表面状
態を図１４に示す。又、プラズマ照射条件として１００
Ｗ，３０秒の場合を図１５に示し、この基板表面の中心
線平均粗さは５．０Åであり、この基板を用いたヘテロ
エピタキシャル層の表面状態を図１６に示す。さらに、
プラズマ照射条件として２００Ｗ，３０秒の場合を図１
７に示し、この基板表面の中心線平均粗さは１６．９Å
であり、この基板を用いたヘテロエピタキシャル層の表
面状態を図１８に示す。さらには、プラズマ照射条件と
して２５０Ｗ，６０秒の場合を図１９に示し、この基板
表面の中心線平均粗さは４７．４Åであり、この基板を
用いたヘテロエピタキシャル層の表面状態を図２０に示
す。
る技術に関して、シリコン基板５表面形態とＧａＡｓの
結晶性の関係についてはこれまで知られていなかった。
本発明者らはシリコン基板５表面の凹凸とその上に成長
するＧａＡｓ膜の結晶形状について調べた。図１３〜２
０にその結果を示す。シリコン基板上に表面凹凸をつけ
る方法としてＣＦ4 プラズマエッチング法を用いてい
る。そして、プラズマ照射条件として照射前を図１３に
示し、この基板表面の中心線平均粗さは１．８Åであ
り、この基板を用いたヘテロエピタキシャル層の表面状
態を図１４に示す。又、プラズマ照射条件として１００
Ｗ，３０秒の場合を図１５に示し、この基板表面の中心
線平均粗さは５．０Åであり、この基板を用いたヘテロ
エピタキシャル層の表面状態を図１６に示す。さらに、
プラズマ照射条件として２００Ｗ，３０秒の場合を図１
７に示し、この基板表面の中心線平均粗さは１６．９Å
であり、この基板を用いたヘテロエピタキシャル層の表
面状態を図１８に示す。さらには、プラズマ照射条件と
して２５０Ｗ，６０秒の場合を図１９に示し、この基板
表面の中心線平均粗さは４７．４Åであり、この基板を
用いたヘテロエピタキシャル層の表面状態を図２０に示
す。
【００１７】又、図１４及び図１６に示す状態において
は、ヘテロエピタキシャル層は単結晶化していたが、図
１８及び図２０に示す状態においては、ヘテロエピタキ
シャル層は多結晶化していた。このように、シリコン基
板の表面凹凸とＧａＡｓ膜の結晶性に強い相関があるこ
とが分かる。
は、ヘテロエピタキシャル層は単結晶化していたが、図
１８及び図２０に示す状態においては、ヘテロエピタキ
シャル層は多結晶化していた。このように、シリコン基
板の表面凹凸とＧａＡｓ膜の結晶性に強い相関があるこ
とが分かる。
【００１８】一方、リン硅酸ガラス膜１２を除去したｎ
+ 型拡散領域１３の表面の凹凸が大きい原因についても
調べた。表面凸のシリコン表面にはリンと酸素をもつシ
リコン酸化膜が形成されており、又、凹部にはリンが検
出されない。このことから、ｎ+ 型拡散領域１３の表面
にある過剰のリンが表面凹凸の発生原因となっているこ
とが判明した。そこで、この過剰のリン酸化膜を除去す
るため、熱酸化を行なうこととした。
+ 型拡散領域１３の表面の凹凸が大きい原因についても
調べた。表面凸のシリコン表面にはリンと酸素をもつシ
リコン酸化膜が形成されており、又、凹部にはリンが検
出されない。このことから、ｎ+ 型拡散領域１３の表面
にある過剰のリンが表面凹凸の発生原因となっているこ
とが判明した。そこで、この過剰のリン酸化膜を除去す
るため、熱酸化を行なうこととした。
【００１９】さらに、その後の製造工程において、図１
に示すように、単結晶ＧａＡｓ膜１６をホール素子パタ
ーン形状とするためにフォトリソグラフィを用いて十字
状にメサエッチングする。
に示すように、単結晶ＧａＡｓ膜１６をホール素子パタ
ーン形状とするためにフォトリソグラフィを用いて十字
状にメサエッチングする。
【００２０】次に、このＧａＡｓホール素子上にリフト
オフ法にてＡｕ／ＡｕＧｅ薄膜を形成してオーミック電
極１８，１９を配置する。そして、プラズマＳｉＮ膜２
０を堆積し、フォトリソグラフィにてＧａＡｓホール素
子部分のみプラズマＳｉＮ膜２０を残す。
オフ法にてＡｕ／ＡｕＧｅ薄膜を形成してオーミック電
極１８，１９を配置する。そして、プラズマＳｉＮ膜２
０を堆積し、フォトリソグラフィにてＧａＡｓホール素
子部分のみプラズマＳｉＮ膜２０を残す。
【００２１】引き続き、フォトリソグラフィによりコン
タクト穴を形成し、オーミック電極用のアルミ薄膜２１
を形成する。このように本実施例では、シリコン基板５
上にリン硅酸ガラス膜（ＰＳＧ膜）１２の堆積するとと
もに熱拡散によりシリコン基板５の表面にｎ+ 型拡散領
域１３を形成し、リン硅酸ガラス膜１２をエッチングし
た後に、ｎ+ 型拡散領域１３の表面を熱酸化し、さら
に、シリコン熱酸化膜１５を除去し、その後にｎ+ 型拡
散領域１３の表面に単結晶ＧａＡｓ膜１６（化合物半導
体膜）をヘテロエピタキシャル成長させるようにした。
つまり、シリコン基板５の表面にｎ+ 型拡散領域１３が
形成された時においてその表面は凹凸が大きいが、この
表面の熱酸化及びシリコン熱酸化膜１５の除去によりシ
リコン基板５の表面の凹凸が小さくなる。よって、単結
晶ＧａＡｓ膜１６（化合物半導体膜）がヘテロエピタキ
シャル成長されやすい状態となる。
タクト穴を形成し、オーミック電極用のアルミ薄膜２１
を形成する。このように本実施例では、シリコン基板５
上にリン硅酸ガラス膜（ＰＳＧ膜）１２の堆積するとと
もに熱拡散によりシリコン基板５の表面にｎ+ 型拡散領
域１３を形成し、リン硅酸ガラス膜１２をエッチングし
た後に、ｎ+ 型拡散領域１３の表面を熱酸化し、さら
に、シリコン熱酸化膜１５を除去し、その後にｎ+ 型拡
散領域１３の表面に単結晶ＧａＡｓ膜１６（化合物半導
体膜）をヘテロエピタキシャル成長させるようにした。
つまり、シリコン基板５の表面にｎ+ 型拡散領域１３が
形成された時においてその表面は凹凸が大きいが、この
表面の熱酸化及びシリコン熱酸化膜１５の除去によりシ
リコン基板５の表面の凹凸が小さくなる。よって、単結
晶ＧａＡｓ膜１６（化合物半導体膜）がヘテロエピタキ
シャル成長されやすい状態となる。
【００２２】尚、この発明は上記実施例に限定されるも
のではなく、例えば、ｎ+ 型拡散領域１３上に成長する
ＧａＡｓ膜はドーピングを行わない半絶縁性であって
も、ｎ型であってもｐ型であってもよい。
のではなく、例えば、ｎ+ 型拡散領域１３上に成長する
ＧａＡｓ膜はドーピングを行わない半絶縁性であって
も、ｎ型であってもｐ型であってもよい。
【００２３】又、ＧａＡｓ膜の成長方法には、ＭＯＣＶ
Ｄ法，ＭＢＥ法，ＭＯＭＢＥ法、ＶＰＥ法等があるが、
これらの方法はどれであってもよい。さらに、ｎ+ 型拡
散領域のドーパントとしてリンの例を示したが、ヒ素で
もよい。
Ｄ法，ＭＢＥ法，ＭＯＭＢＥ法、ＶＰＥ法等があるが、
これらの方法はどれであってもよい。さらに、ｎ+ 型拡
散領域のドーパントとしてリンの例を示したが、ヒ素で
もよい。
【００２４】さらには、リンのドーピング方法としては
ＰＯＣｌ3 のデポ拡散の例を示したが、イオン注入法で
もよい。又、上記実施例のホールＩＣはシリコン集積回
路がバイポーラＩＣであったが、ＭＯＳＩＣでも、又、
個別素子（ディスクリート素子）でもよい。
ＰＯＣｌ3 のデポ拡散の例を示したが、イオン注入法で
もよい。又、上記実施例のホールＩＣはシリコン集積回
路がバイポーラＩＣであったが、ＭＯＳＩＣでも、又、
個別素子（ディスクリート素子）でもよい。
【００２５】さらに、上記実施例では、ＧａＡｓ膜につ
いては示したが、ＧａＰ，ＡｌＡｓ，ＩｎＰ等の他の２
元化合物半導体薄膜やＡｌＧａＡｓ，ＩｎＧａＡｓ等の
他の３元化合物半導体薄膜でもよい。
いては示したが、ＧａＰ，ＡｌＡｓ，ＩｎＰ等の他の２
元化合物半導体薄膜やＡｌＧａＡｓ，ＩｎＧａＡｓ等の
他の３元化合物半導体薄膜でもよい。
【００２６】
【発明の効果】以上詳述したようにこの発明によれば、
ｎ+ 型拡散領域上に化合物半導体膜をヘテロエピタキシ
ャル成長させることができる優れた効果を発揮する。
ｎ+ 型拡散領域上に化合物半導体膜をヘテロエピタキシ
ャル成長させることができる優れた効果を発揮する。
【図１】実施例のホールＩＣの構造を示す断面図であ
る。
る。
【図２】ホールＩＣの製造工程を示す断面図である。
【図３】ホールＩＣの製造工程を示す断面図である。
【図４】ホールＩＣの製造工程を示す断面図である。
【図５】ホールＩＣの製造工程を示す断面図である。
【図６】ホールＩＣの製造工程を示す断面図である。
【図７】ホールＩＣの製造工程を示す断面図である。
【図８】ホールＩＣの製造工程を示す断面図である。
【図９】ホールＩＣの製造工程を示す断面図である。
【図１０】結晶の構造を示す顕微鏡写真である。
【図１１】結晶の構造を示す顕微鏡写真である。
【図１２】酸化回数と表面粗さの関係を示す図である。
【図１３】距離と高さの関係を示す図である。
【図１４】結晶の構造を示す顕微鏡写真である。
【図１５】距離と高さの関係を示す図である。
【図１６】結晶の構造を示す顕微鏡写真である。
【図１７】距離と高さの関係を示す図である。
【図１８】結晶の構造を示す顕微鏡写真である。
【図１９】距離と高さの関係を示す図である。
【図２０】結晶の構造を示す顕微鏡写真である。
【図２１】従来のホールＩＣの構造を示す断面図であ
る。
る。
５ シリコン基板 １２ リン硅酸ガラス膜 １３ ｎ+ 型拡散領域 １５ シリコン熱酸化膜 １６ 化合物半導体膜としての単結晶ＧａＡｓ膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205
Claims (1)
- 【請求項１】 シリコン基板に形成されたｎ + 型拡散領
域上にＭＯＣＶＤ法を用いて化合物半導体膜を成長させ
る半導体装置の製造方法において、 シリコン基板の表面にｎ+型拡散領域を形成して当該ｎ+
型拡散領域の表面を熱酸化し、さらに、当該熱酸化膜を
除去し、その後にｎ+型拡散領域の表面に化合物半導体
膜をヘテロエピタキシャル成長させるようにしたことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36148492A JP3186289B2 (ja) | 1992-12-29 | 1992-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36148492A JP3186289B2 (ja) | 1992-12-29 | 1992-12-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204135A JPH06204135A (ja) | 1994-07-22 |
| JP3186289B2 true JP3186289B2 (ja) | 2001-07-11 |
Family
ID=18473772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36148492A Expired - Fee Related JP3186289B2 (ja) | 1992-12-29 | 1992-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186289B2 (ja) |
-
1992
- 1992-12-29 JP JP36148492A patent/JP3186289B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204135A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CA1311859C (en) | Bipolar transistor having self-aligned emitter-base and method of forming same using selective and non-selective epitaxy | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| US5648280A (en) | Method for fabricating a bipolar transistor with a base layer having an extremely low resistance | |
| JPH07183310A (ja) | 半導体装置及びその製造方法 | |
| JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
| US4408386A (en) | Method of manufacturing semiconductor integrated circuit devices | |
| JPH0793315B2 (ja) | 半導体装置およびその製造方法 | |
| EP0386413A2 (en) | Complementary transistor structure and method for manufacture | |
| US6784064B2 (en) | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JP2512268B2 (ja) | 相補型ド―ピング領域パタ―ンを有する半導体装置の製法 | |
| JPH1050723A (ja) | 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法 | |
| JP3186289B2 (ja) | 半導体装置の製造方法 | |
| US5376229A (en) | Method of fabrication of adjacent coplanar semiconductor devices | |
| JP2000021778A (ja) | エピタキシャル成長方法 | |
| JP3077841B2 (ja) | 半導体装置およびその製造方法 | |
| EP0236811A2 (en) | Method of manufacturing semiconductor device | |
| JP3255423B2 (ja) | ゲルマニウム層を形成する方法 | |
| JP2592277B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP2630204B2 (ja) | 半導体装置の製造方法 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |