JP3176992B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP3176992B2 JP3176992B2 JP15534092A JP15534092A JP3176992B2 JP 3176992 B2 JP3176992 B2 JP 3176992B2 JP 15534092 A JP15534092 A JP 15534092A JP 15534092 A JP15534092 A JP 15534092A JP 3176992 B2 JP3176992 B2 JP 3176992B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- terminal
- comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はファクシミリ，複写機等
の白黒画像処理を行う画像処理装置に関する。
の白黒画像処理を行う画像処理装置に関する。
【０００２】
【従来の技術】従来の画像処理装置の白黒画像処理にお
いては、入力画像信号を白および黒で判別する方式（以
下、２値化と称する）と、入力画像信号をＡ／Ｄ（アナ
ログ・デジタル）コンバータを用いてデジタル化した
後、信号処理を施す方式（以下、多値化と称する）があ
った。
いては、入力画像信号を白および黒で判別する方式（以
下、２値化と称する）と、入力画像信号をＡ／Ｄ（アナ
ログ・デジタル）コンバータを用いてデジタル化した
後、信号処理を施す方式（以下、多値化と称する）があ
った。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来例では次のような解決すべき課題があった。
ような従来例では次のような解決すべき課題があった。
【０００４】２値化の場合は画像信号を単純に白と黒
に分けるために中間色を表現することは不可能であっ
た。
に分けるために中間色を表現することは不可能であっ
た。
【０００５】多値化の場合は画像信号をＡ／Ｄコンバ
ータを用いて多値化したのち、信号処理を施すために、
システムが大規模になり、コストのアップにつながると
いう問題があった。
ータを用いて多値化したのち、信号処理を施すために、
システムが大規模になり、コストのアップにつながると
いう問題があった。
【０００６】
【０００７】本発明の目的は、上述のような課題に鑑
み、中間色の表現が可能で、かつ低コストで原稿の種類
に合せた画像処理を行える画像処理装置を提供すること
にある。
み、中間色の表現が可能で、かつ低コストで原稿の種類
に合せた画像処理を行える画像処理装置を提供すること
にある。
【０００８】
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の画像処理装置は、第１の基準電圧が入力す
るプラス入力端子とアナログ画像信号が入力するマイナ
ス入力端子を有する第１のコンパレータと、第２の基準
電圧が入力するマイナス入力端子と前記アナログ画像信
号が入力するプラス入力端子を有する第２のコンパレー
タと、前記第１のコンバレータの出力と、２値化処理と
３値化処理の切換のための切換信号が入力する第１のＥ
ＸＯＲゲ−トと、前記第２のコンパレータの出力と前記
切換信号が入力する第２のＥＸＯＲゲー卜と、前記第１
のＥＸＯＲゲートと接続するＪ入力端子と前記第２のＥ
ＸＯＲゲートと接続するＫ入力端子を有するＪＫフリッ
プフロップと、前記切換信号と前記ＪＫフリップフロッ
プの出力を入力する第３のＢＸＯＲゲートとを備え、画
像処理において２値化処理と３値化処理の切換を行うこ
との可能なことを特徴とする。
め、本発明の画像処理装置は、第１の基準電圧が入力す
るプラス入力端子とアナログ画像信号が入力するマイナ
ス入力端子を有する第１のコンパレータと、第２の基準
電圧が入力するマイナス入力端子と前記アナログ画像信
号が入力するプラス入力端子を有する第２のコンパレー
タと、前記第１のコンバレータの出力と、２値化処理と
３値化処理の切換のための切換信号が入力する第１のＥ
ＸＯＲゲ−トと、前記第２のコンパレータの出力と前記
切換信号が入力する第２のＥＸＯＲゲー卜と、前記第１
のＥＸＯＲゲートと接続するＪ入力端子と前記第２のＥ
ＸＯＲゲートと接続するＫ入力端子を有するＪＫフリッ
プフロップと、前記切換信号と前記ＪＫフリップフロッ
プの出力を入力する第３のＢＸＯＲゲートとを備え、画
像処理において２値化処理と３値化処理の切換を行うこ
との可能なことを特徴とする。
【００１０】
【００１１】
【作用】本発明では、２値化・３値化を実現させるシス
テムを１つの回路により構成し、またその２値化と３値
化の切換を可能にし、さらに２値化をする際に問題とな
る、白黒のスライスレベル付近で発生する出力不確定要
因をなくするために、ヒステリシスを待たせるように構
成したので、低コストで原稿に合せた画像処理を行え
る。
テムを１つの回路により構成し、またその２値化と３値
化の切換を可能にし、さらに２値化をする際に問題とな
る、白黒のスライスレベル付近で発生する出力不確定要
因をなくするために、ヒステリシスを待たせるように構
成したので、低コストで原稿に合せた画像処理を行え
る。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１３】（実施例１）図１は本発明の実施例１の３
値化処理を行う画像処理装置の回路構成を示す。図１に
おいて、３個の抵抗Ｒ１，Ｒ２，Ｒ３が直列に接続さ
れ、その各々が一定電圧の＋ＲＥＦ，−ＲＥＦ端子に接
続される。さらに、抵抗Ｒ１とＲ２の接続点Ａは第１コ
ンパレータＣｏｍｐ１のプラス入力に接続され、抵抗Ｒ
２とＲ３の接続点Ｂは第２コンパレータＣｏｍｐ２のマ
イナス入力に接続される。第１コンパレータＣｏｍｐ１
のマイナス入力と第２コンパレータＣｏｍｐ２のプラス
入力は共にＶIN 端子に接続され、これらのコンパレー
タＣｏｍｐ１，２の出力はそれぞれＪＫフリップフロッ
プＪＫＦＦのＪ入力，Ｋ入力に接続され、そのＪＫフリ
ップフロップＪＫＦＦの出力はそれぞれＯＵＴ，反転Ｏ
ＵＴ端子に接続される。ここで、ＶIN端子は画像信号入
力用端子である。
値化処理を行う画像処理装置の回路構成を示す。図１に
おいて、３個の抵抗Ｒ１，Ｒ２，Ｒ３が直列に接続さ
れ、その各々が一定電圧の＋ＲＥＦ，−ＲＥＦ端子に接
続される。さらに、抵抗Ｒ１とＲ２の接続点Ａは第１コ
ンパレータＣｏｍｐ１のプラス入力に接続され、抵抗Ｒ
２とＲ３の接続点Ｂは第２コンパレータＣｏｍｐ２のマ
イナス入力に接続される。第１コンパレータＣｏｍｐ１
のマイナス入力と第２コンパレータＣｏｍｐ２のプラス
入力は共にＶIN 端子に接続され、これらのコンパレー
タＣｏｍｐ１，２の出力はそれぞれＪＫフリップフロッ
プＪＫＦＦのＪ入力，Ｋ入力に接続され、そのＪＫフリ
ップフロップＪＫＦＦの出力はそれぞれＯＵＴ，反転Ｏ
ＵＴ端子に接続される。ここで、ＶIN端子は画像信号入
力用端子である。
【００１４】図２は図１の回路動作を現わした信号波形
図である。次に、図２を用いて本実施例回路の動作を説
明する。両コンパレータＣｏｍｐ１，２の基準電位とし
て、−ＲＥＦ端子と＋ＲＥＦ端子間に接続された抵抗Ｒ
１，Ｒ２，Ｒ３によって分割された電位ＶA ，ＶB がそ
れぞれコンパレータＣｏｍｐ１，２に供給される。
図である。次に、図２を用いて本実施例回路の動作を説
明する。両コンパレータＣｏｍｐ１，２の基準電位とし
て、−ＲＥＦ端子と＋ＲＥＦ端子間に接続された抵抗Ｒ
１，Ｒ２，Ｒ３によって分割された電位ＶA ，ＶB がそ
れぞれコンパレータＣｏｍｐ１，２に供給される。
【００１５】まず、ＶIN端子にＶB ＞ＶINの電位が与え
られた時には、第１コンパレータＣｏｍｐ１の出力はＨ
ｉｇｈ（ハイ）レベル、第２コンパレータＣｏｍｐ２の
出力はＬｏｗ（ロー）レベルとなり、そのためＪＫフリ
ップフロップＪＫＦＦのＪ入力にはＨｉｇｈレベル、そ
のＫ入力にはＬｏｗレベルがそれぞれ入力される。
られた時には、第１コンパレータＣｏｍｐ１の出力はＨ
ｉｇｈ（ハイ）レベル、第２コンパレータＣｏｍｐ２の
出力はＬｏｗ（ロー）レベルとなり、そのためＪＫフリ
ップフロップＪＫＦＦのＪ入力にはＨｉｇｈレベル、そ
のＫ入力にはＬｏｗレベルがそれぞれ入力される。
【００１６】従って、ＪＫフリップフロップＪＫＦＦの
出力Ｑ、すなわちＯＵＴ端子にはクロックＣＬＫと同期
したＨｉｇｈレベルの信号が出力されることになる。
出力Ｑ、すなわちＯＵＴ端子にはクロックＣＬＫと同期
したＨｉｇｈレベルの信号が出力されることになる。
【００１７】次に、ＶIN端子にＶA ＞ＶIN＞ＶB の状態
の電位が与えられたときには、第１コンパレータＣｏｍ
ｐ１の出力はＨｉｇｈレベル、第２コンパレータＣｏｍ
ｐ２の出力もＨｉｇｈレベルとなり、そのためＪＫフリ
ップフロップＪＫＦＦのＪとＫの両入力にＨｉｇｈレベ
ルが与えられ、ＯＵ端子には図２に示すように、クロッ
クＣＬＫに同期してＬｏｗ，Ｈｉｇｈの信号が交互に出
力される。
の電位が与えられたときには、第１コンパレータＣｏｍ
ｐ１の出力はＨｉｇｈレベル、第２コンパレータＣｏｍ
ｐ２の出力もＨｉｇｈレベルとなり、そのためＪＫフリ
ップフロップＪＫＦＦのＪとＫの両入力にＨｉｇｈレベ
ルが与えられ、ＯＵ端子には図２に示すように、クロッ
クＣＬＫに同期してＬｏｗ，Ｈｉｇｈの信号が交互に出
力される。
【００１８】さらに、ＶA ＜ＶINの電位が与えられたと
きには、第１コンパレータＣｏｍｐ１の出力がＬｏｗレ
ベル、第２コンパレータＣｏｍｐ２の出力はＨｉｇｈレ
ベルとなり、そのためＪＫフリップフロップＪＫＦＦの
Ｊ入力にＬｏｗ、そのＫ入力にＨｉｇｈがそれぞれ入力
され、ＯＵＴ端子にはＬｏｗレベルが出力される。
きには、第１コンパレータＣｏｍｐ１の出力がＬｏｗレ
ベル、第２コンパレータＣｏｍｐ２の出力はＨｉｇｈレ
ベルとなり、そのためＪＫフリップフロップＪＫＦＦの
Ｊ入力にＬｏｗ、そのＫ入力にＨｉｇｈがそれぞれ入力
され、ＯＵＴ端子にはＬｏｗレベルが出力される。
【００１９】以上の本発明実施例１によれば、Ｌｏｗレ
ベル，Ｈｉｇｈレベルの出力に加え、Ｌｏｗ・Ｈｉｇｈ
の信号を交互に出力させることができる。今、Ｌｏｗレ
ベルを白色、Ｈｉｇｈレベルを黒色とすると、Ｌｏｗ−
Ｈｉｇｈを交互に出力される信号は白と黒の中間色であ
る灰色を意味することになる。
ベル，Ｈｉｇｈレベルの出力に加え、Ｌｏｗ・Ｈｉｇｈ
の信号を交互に出力させることができる。今、Ｌｏｗレ
ベルを白色、Ｈｉｇｈレベルを黒色とすると、Ｌｏｗ−
Ｈｉｇｈを交互に出力される信号は白と黒の中間色であ
る灰色を意味することになる。
【００２０】（実施例２）図３は本発明の実施例２の２
値化および３値化処理を行う画像処理装置の回路構成を
示す。図３において、３個の抵抗Ｒ１，Ｒ２，Ｒ３が直
列に接続され、その各々が一定電圧の＋ＲＥＦ，−ＲＥ
Ｆ端子に接続される。さらに、抵抗Ｒ１とＲ２の接続点
Ａは第１コンパレータＣｏｍｐ１のプラス入力に接続さ
れ、抵抗Ｒ２とＲ３の接続点Ｂは第２コンパレータＣｏ
ｍｐ２のマイナス入力に接続される。第１コンパレータ
Ｃｏｍｐ１のマイナス入力と第２コンパレータＣｏｍｐ
２のプラス入力は共にＶIN端子に接続され、これらのコ
ンパレータＣｏｍｐ１，２の出力はそれぞれＥＸＯＲ
（排他的論理和）ゲートＧ１，Ｇ２に入力される。さら
に、ＥＸＯＲゲートＧ１，Ｇ２のもう一方の入力は第３
のＥＸＯＲゲートＧ３の一方の入力と短絡され、かつＣ
ＴＲＬ端子に接続される。ＥＸＯＲゲートＧ１，Ｇ２の
それぞれの出力はＪＫフリップフロップＪＫＦＦのＪ入
力，Ｋ入力に各々接続され、ＪＫフリップフロップＪＫ
ＦＦのＱ出力は上記ＥＸＯＲゲートＧ３のもう一方の入
力に接続され、ＥＸＯＲゲートＧ３の出力はＯＵＴ端子
と接続される。ここで、ＶIN端子は画像信号入力用端子
であり、ＣＴＲＬ端子は２値化，３値化の切換端子であ
る。
値化および３値化処理を行う画像処理装置の回路構成を
示す。図３において、３個の抵抗Ｒ１，Ｒ２，Ｒ３が直
列に接続され、その各々が一定電圧の＋ＲＥＦ，−ＲＥ
Ｆ端子に接続される。さらに、抵抗Ｒ１とＲ２の接続点
Ａは第１コンパレータＣｏｍｐ１のプラス入力に接続さ
れ、抵抗Ｒ２とＲ３の接続点Ｂは第２コンパレータＣｏ
ｍｐ２のマイナス入力に接続される。第１コンパレータ
Ｃｏｍｐ１のマイナス入力と第２コンパレータＣｏｍｐ
２のプラス入力は共にＶIN端子に接続され、これらのコ
ンパレータＣｏｍｐ１，２の出力はそれぞれＥＸＯＲ
（排他的論理和）ゲートＧ１，Ｇ２に入力される。さら
に、ＥＸＯＲゲートＧ１，Ｇ２のもう一方の入力は第３
のＥＸＯＲゲートＧ３の一方の入力と短絡され、かつＣ
ＴＲＬ端子に接続される。ＥＸＯＲゲートＧ１，Ｇ２の
それぞれの出力はＪＫフリップフロップＪＫＦＦのＪ入
力，Ｋ入力に各々接続され、ＪＫフリップフロップＪＫ
ＦＦのＱ出力は上記ＥＸＯＲゲートＧ３のもう一方の入
力に接続され、ＥＸＯＲゲートＧ３の出力はＯＵＴ端子
と接続される。ここで、ＶIN端子は画像信号入力用端子
であり、ＣＴＲＬ端子は２値化，３値化の切換端子であ
る。
【００２１】図４は図３の回路の動作を現わした信号波
形図である。次に、図４を用いて本実施例回路の動作を
説明する。両コンパレータＣｏｍｐ１，Ｃｏｍｐ２の基
準電位として−ＲＦＦ，＋ＲＥＦの電圧を直列の抵抗Ｒ
１，Ｒ２，Ｒ３によって分割した電位ＶA ，ＶB が与え
られる。
形図である。次に、図４を用いて本実施例回路の動作を
説明する。両コンパレータＣｏｍｐ１，Ｃｏｍｐ２の基
準電位として−ＲＦＦ，＋ＲＥＦの電圧を直列の抵抗Ｒ
１，Ｒ２，Ｒ３によって分割した電位ＶA ，ＶB が与え
られる。
【００２２】まず、ＶIN 端子にＶB ＞ＶINの電位が入
力され、ＣＴＲＬ端子にＬｏｗレベルが入力された時、
第１コンパレータＣｏｍｐ１の出力にはＨｉｇｈレベ
ル、第２コンパレータＣｏｍｐ２の出力にはＬｏｗレベ
ルが出力され、ＪＫフリップフロップＪＫＦＦのＪ入力
にはＨｉｇｈレベル、そのＫ入力にはＬｏｗレベルが入
力されて、そのＱ出力はクロック信号ＣＬＫに同期した
Ｈｉｇｈレベル、ＯＵＴ端子にもＨｉｇｈレベルの信号
が出力される。ここで、ＣＴＲＬ端子がＨｉｇｈレベル
のときは、ＪＫフリップフロップＪＫＦＦのＪ入力には
Ｌｏｗレベル、そのＫ入力にはＨｉｇｈレベルがそれぞ
れ入力され、そのＱ出力はＬｏｗレベルになるが、ＯＵ
Ｔ端子には上記同様にＨｉｇｈレベルが出力されること
になる。
力され、ＣＴＲＬ端子にＬｏｗレベルが入力された時、
第１コンパレータＣｏｍｐ１の出力にはＨｉｇｈレベ
ル、第２コンパレータＣｏｍｐ２の出力にはＬｏｗレベ
ルが出力され、ＪＫフリップフロップＪＫＦＦのＪ入力
にはＨｉｇｈレベル、そのＫ入力にはＬｏｗレベルが入
力されて、そのＱ出力はクロック信号ＣＬＫに同期した
Ｈｉｇｈレベル、ＯＵＴ端子にもＨｉｇｈレベルの信号
が出力される。ここで、ＣＴＲＬ端子がＨｉｇｈレベル
のときは、ＪＫフリップフロップＪＫＦＦのＪ入力には
Ｌｏｗレベル、そのＫ入力にはＨｉｇｈレベルがそれぞ
れ入力され、そのＱ出力はＬｏｗレベルになるが、ＯＵ
Ｔ端子には上記同様にＨｉｇｈレベルが出力されること
になる。
【００２３】次に、画像信号の電位ＶINの状態がＶA ＜
ＶINで、ＣＴＲＬ端子にＬｏｗレベルが入力されたとき
は、第１コンパレータＣｏｍｐ１の出力にはＬｏｗレベ
ル、第２コンパレータＣｏｍｐ２の出力にはＨｉｇｈレ
ベルが出力され、ＪＫフリップフロップＪＫＦＦのＪ入
力にはＬｏｗレベル、そのＫ入力にはＨｉｇｈレベルが
入力されて、そのＱ出力はクロッ信号ＣＬＫに同期した
Ｌｏｗレベル、ＯＵＴ端子にもＬｏｗレベルが出力され
る。ここで、ＣＴＲＬ端子がＨｉｇｈレベルのときは、
上記と同様にＯＵＴ端子にはＬｏｗレベルが出力される
こととなる。
ＶINで、ＣＴＲＬ端子にＬｏｗレベルが入力されたとき
は、第１コンパレータＣｏｍｐ１の出力にはＬｏｗレベ
ル、第２コンパレータＣｏｍｐ２の出力にはＨｉｇｈレ
ベルが出力され、ＪＫフリップフロップＪＫＦＦのＪ入
力にはＬｏｗレベル、そのＫ入力にはＨｉｇｈレベルが
入力されて、そのＱ出力はクロッ信号ＣＬＫに同期した
Ｌｏｗレベル、ＯＵＴ端子にもＬｏｗレベルが出力され
る。ここで、ＣＴＲＬ端子がＨｉｇｈレベルのときは、
上記と同様にＯＵＴ端子にはＬｏｗレベルが出力される
こととなる。
【００２４】次に、画像信号の電位ＶINの状態がＶB ＜
ＶIN＜ＶA の時について説明する。まず、ＣＴＲＬ端子
がＬｏｗレベルの場合、第１，第２のコンパレータＣｏ
ｍｐ１，２の出力共にＨｉｇｈレベルとなり、ＪＫフリ
ップフロップＪＫＦＦの両入力にもＨｉｇｈレベルが与
えられ、そのＱ出力およびＯＵＴ端子と共にクロック信
号ＣＬＫに同期したＬｏｗレベルとＨｉｇｈレベルを交
互に出力することになる。ここで、ＣＴＲＬ端子がＨｉ
ｇｈレベルのときは、ＪＫフリップフロップＪＫＦＦの
ＪとＫの両入力にはＬｏｗレベルが与えられ、そのＱ出
力およびＯＵＴ端子は前の値を保持する。図４から前の
値はＶB ＞ＶINの時の状態であり、Ｑ出力はＬｏｗレベ
ル，ＯＵＴ端子にはＨｉｇｈレベルが出力されることと
なる。
ＶIN＜ＶA の時について説明する。まず、ＣＴＲＬ端子
がＬｏｗレベルの場合、第１，第２のコンパレータＣｏ
ｍｐ１，２の出力共にＨｉｇｈレベルとなり、ＪＫフリ
ップフロップＪＫＦＦの両入力にもＨｉｇｈレベルが与
えられ、そのＱ出力およびＯＵＴ端子と共にクロック信
号ＣＬＫに同期したＬｏｗレベルとＨｉｇｈレベルを交
互に出力することになる。ここで、ＣＴＲＬ端子がＨｉ
ｇｈレベルのときは、ＪＫフリップフロップＪＫＦＦの
ＪとＫの両入力にはＬｏｗレベルが与えられ、そのＱ出
力およびＯＵＴ端子は前の値を保持する。図４から前の
値はＶB ＞ＶINの時の状態であり、Ｑ出力はＬｏｗレベ
ル，ＯＵＴ端子にはＨｉｇｈレベルが出力されることと
なる。
【００２５】次に、図５を参照して本実施例２の動作を
さらに説明する。画像信号の電位ＶINの状態がＶB ＞Ｖ
IN・ＶA ＜ＶINの時には図４を参照して説明したものと
同じであるので電位ＶINの状態がＶB ＜ＶIN＜ＶA の時
について説明する。まず、ＣＴＲＬ端子がＬｏｗレベル
の時、上記と動作は同じであり、ＯＵＴ端子にはクロッ
ク信号ＣＬＫと同期してＬｏｗレベル，Ｈｉｇｈレベル
が交互に出力される。ここで、ＣＴＲＬ端子がＨｉｇｈ
レベルの時には前の値を保持するわけであるが、図５か
ら前の値はＶA ＜ＶINの時の状態であり、Ｑ出力はＨｉ
ｇｈレベル、ＯＵＴ端子にはＬｏｗレベルが出力される
ことになる。
さらに説明する。画像信号の電位ＶINの状態がＶB ＞Ｖ
IN・ＶA ＜ＶINの時には図４を参照して説明したものと
同じであるので電位ＶINの状態がＶB ＜ＶIN＜ＶA の時
について説明する。まず、ＣＴＲＬ端子がＬｏｗレベル
の時、上記と動作は同じであり、ＯＵＴ端子にはクロッ
ク信号ＣＬＫと同期してＬｏｗレベル，Ｈｉｇｈレベル
が交互に出力される。ここで、ＣＴＲＬ端子がＨｉｇｈ
レベルの時には前の値を保持するわけであるが、図５か
ら前の値はＶA ＜ＶINの時の状態であり、Ｑ出力はＨｉ
ｇｈレベル、ＯＵＴ端子にはＬｏｗレベルが出力される
ことになる。
【００２６】以上説明したように、本実施例２ではＣＴ
ＲＬ端子がＬｏｗレベルであれば、Ｌｏｗレベル，Ｈｉ
ｇｈレベル，Ｌｏｗ−Ｈｉｇｈレベル交互出力の３値モ
ードとなり、ＣＴＲＬ端子がＨｉｇｈレベルであれば、
Ｌｏｗレベル，Ｈｉｇｈレベルの２値モードとなる。さ
らに、この２値モードではＶB ＜ＶIN＜ＶA の状態で前
の値を保持することで、ヒステリシスを持たせている。
ＲＬ端子がＬｏｗレベルであれば、Ｌｏｗレベル，Ｈｉ
ｇｈレベル，Ｌｏｗ−Ｈｉｇｈレベル交互出力の３値モ
ードとなり、ＣＴＲＬ端子がＨｉｇｈレベルであれば、
Ｌｏｗレベル，Ｈｉｇｈレベルの２値モードとなる。さ
らに、この２値モードではＶB ＜ＶIN＜ＶA の状態で前
の値を保持することで、ヒステリシスを持たせている。
【００２７】
【００２８】
【発明の効果】以上説明したように、本発明によれば、
中間色を表わす３値化処理と２値化処理を切換可能な１
つのシステムにまとめているので、低コストで原稿に合
せた画像処理を行える効果がある。
中間色を表わす３値化処理と２値化処理を切換可能な１
つのシステムにまとめているので、低コストで原稿に合
せた画像処理を行える効果がある。
【図１】本発明の実施例１の回路構成を示す回路図であ
る。
る。
【図２】図１の回路の動作を示す信号波形図である。
【図３】本発明の実施例２の回路構成を示す回路図であ
る。
る。
【図４】図３の回路の動作を示す信号波形図である。
【図５】図３の回路の動作を示す信号波形図である。
Ｒ１，Ｒ２，Ｒ３ 抵抗 Ｃｏｍｐ１，Ｃｏｍｐ２，Ｃｏｍｐ３ コンパレータ ＪＫＦＦ ＪＫフリップフロップ Ｇ１，Ｇ２，Ｇ３ ＥＸＯＲゲート
Claims (1)
- 【請求項１】 第１の基準電圧が入力するプラス入力端
子とアナログ画像信号が入力するマイナス入力端子を有
する第１のコンパレータと、 第２の基準電圧が入力するマイナス入力端子と前記アナ
ログ画像信号が入力するプラス入力端子を有する第２の
コンパレータと、 前記第１のコンバレータの出力と、２値化処理と３値化
処理の切換のための切換信号が入力する第１のＥＸＯＲ
ゲ−トと、 前記第２のコンパレータの出力と前記切換信号が入力す
る第２のＥＸＯＲゲー卜と、 前記第１のＥＸＯＲゲートと接続するＪ入力端子と前記
第２のＥＸＯＲゲートと接続するＫ入力端子を有するＪ
Ｋフリップフロップと、 前記切換信号と前記ＪＫフリップフロップの出力を入力
する第３のＢＸＯＲゲートとを備え、 画像処理において２値化処理と３値化処理の切換を行う
ことの可能なことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15534092A JP3176992B2 (ja) | 1992-06-15 | 1992-06-15 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15534092A JP3176992B2 (ja) | 1992-06-15 | 1992-06-15 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05347706A JPH05347706A (ja) | 1993-12-27 |
| JP3176992B2 true JP3176992B2 (ja) | 2001-06-18 |
Family
ID=15603755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15534092A Expired - Fee Related JP3176992B2 (ja) | 1992-06-15 | 1992-06-15 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176992B2 (ja) |
-
1992
- 1992-06-15 JP JP15534092A patent/JP3176992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05347706A (ja) | 1993-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63234730A (ja) | アナログ・デジタル変換器 | |
| JPS5896458A (ja) | ２値化方式 | |
| JP3176992B2 (ja) | 画像処理装置 | |
| JPS6348067A (ja) | ノイズの影響を防止したシエ−デイング補正方法及びその装置 | |
| US5315405A (en) | Binary circuit of scanner read image data | |
| JPS6358584A (ja) | 画像処理装置 | |
| JP3288259B2 (ja) | ３値信号入力回路 | |
| JPS61136377A (ja) | スキヤナ−装置 | |
| JPS6053503B2 (ja) | フアクシミリ送信装置 | |
| JP2629025B2 (ja) | 信号処理回路 | |
| JPH0355968A (ja) | 画像の２値化方式 | |
| JPS5975764A (ja) | 画信号の２値化方式 | |
| JPS60237767A (ja) | 画信号二値化装置 | |
| JPS5926689Y2 (ja) | ２値判別装置 | |
| JPS58104571A (ja) | 画信号２値化方式 | |
| JP3585987B2 (ja) | 画素変調回路及び記録装置 | |
| JP3101186B2 (ja) | ディジタル・エンコーダ回路 | |
| JPS60163574A (ja) | 画像信号２値化装置 | |
| JP2610733B2 (ja) | 階調変換回路 | |
| JPH01222521A (ja) | 画像信号用ａ／ｄ変換器の基準電圧補正回路 | |
| JPH0575864A (ja) | フアクシミリの読み取り方式 | |
| JPS63117561A (ja) | 原稿読取装置 | |
| JPS6143078A (ja) | 原稿画像処理方式 | |
| JPH0338924A (ja) | アナログ／デジタル変換器 | |
| JPH0385870A (ja) | スキャナ読取画像データの二値化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |