JPS6348067A

JPS6348067A - ノイズの影響を防止したシエ−デイング補正方法及びその装置

Info

Publication number: JPS6348067A
Application number: JP61191207A
Authority: JP
Inventors: Hiroyuki Yamamoto; 裕之山本; Masahiko Matsunawa; 松縄　正彦
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1986-08-15
Filing date: 1986-08-15
Publication date: 1988-02-29
Anticipated expiration: 2009-12-12
Also published as: US4841376A; JPH06101791B2; DE3726696A1; DE3726696C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、露光走査型の画像読取装置等におけるシェー
ディング補正方法及びその装置に関する。

〔発明の背景〕

画像読取装置においては、光源、結像レンズ等の特性に
起因して撮像素子の受光面に光量むらが生じ、また撮像
素子の各画素にも窓度むらがあり、このため読み取った
画像信号にシェーディングが生じる。

そこで、このシェーディングを補正するために、従来で
は、Ａ／Ｄ変換器を使用した方法が提案されている。基
準濃度板（例えば白色板）を撮像することによって得ら
れた画像の最大明るさＩｏを含む１ラインの画像信号が
シェーディングの影響を受けると、第６図に示すような
特性となる。この図で座標（ｘ、ｙ）でのシェーディン
グ効果を表す係数をＳ（Ｘ％ｙ）とすると、画像信号ｆ
　（ｘ、ｙ）は、ｆ　　（ｘ、　ｙ）　＝　Ｉ　ｏ　・Ｓ　（ｘ、　ｙ）
　　　・・（１１となる。この画像信号を並列比較型の
Ａ／Ｄ変換器に加えて、標本化及び量子化する場合を考
えて、ｆ　　（ｘ、ｙ）を標本化した信号をｆ　　（ｍ
、ｎ）。

（ｍ、　ｎ［ｌ＝Ｚ、　ＺＱ　（０，±１．±２．・）
）とすると、Ａ／Ｄ変換器における出力Ｄ　（ｍ、ｎ）
は、次の式で表される。

ここで、Ｋはスケール係数、Ｖｏ、はＡ／Ｄ変換器の基
準電圧である。

次に、シェーディング効果を受けていない画像をｆ　ｏ
　（ｍ、　ｎ）とし、Ｓ　（ｘ、ｙ）を標本化した係数
をＳ　（ｍ、ｎ）とすれば、（１）式の関係から、ｆ　
（ｍ、ｎ）＝ｆ　ｏ　（ｍＳｎ）　　・Ｓ　（ｍ、ｎ）
・・・（３）であるから、（２）式、（３）式から、ｆｏ　（ｍＳｎ
）＝Ｓ　（ｍ、ｎ）Ｄ（ｍ、、ｎ）＝Ｋ・□ Ｖ　Ｉ’ｌｌｆ・・・（４）と表すことができる。実時間でシェーディング補正され
た画像信号を得るには、基準電圧Ｖ　Ｉ’ｉｌｆをＳ（
ｍ、ｎ）に比例（定数をＧ）するように変化させれば良
い。即ち、Ｖｒ＊ｒ　＝Ｇ−３（ｍＳｎ）　　　　　　　　・（５
１（４）式、（５）式からＤ　（ｍ、ｎ）を求めると、
Ｄ　（ｍ、　ｎ）　＝　−−ｆ　ｏ　　（ｍ、　ｎ）　
−（６）となり、Ａ／Ｄ変換器の出力Ｄ　（ｍ、ｎ）は
シェーディング効果に無関係な画像信号、つまりシェー
ディングが補正された信号となる。

そこで、従来では、画像の読取の前に、基準濃度板と呼
ばれる基準白色を撮像して、その撮像信号を、第７図に
示すように、Ａ／Ｄ変換器１でデジタル信号に変換した
後に、トライステートバッファ２を経由して１ラインメ
モリ３に記憶し、この記憶した信号をシェディング補正
信号として、この後の画像読取時に、描像素子による１
ライン走査と同一のタイミングで読み出して、トライス
テートバッファ４を経由してＤ／Ａ変換器５でアナログ
信号に変換して、その変換出力を基準電圧Ｖ　ｒｅｆと
してＡ／Ｄ変換器１に印加し、そのＡ／Ｄ変換器１での
変換と同時にシェーディング補正を行なうようにしたも
のが提案されている。

なお、シェーディグ補正信号の読み込み時のＡ／Ｄ変換
器１の基準電圧Ｖ　ｒａｆは、トライステートバッファ
６からのフルスケール全ビットハイベルのデータをＤ／
Ａ変換器５でアナログ信号に変換した電圧として供給さ
れる。７はバッファ４と６のいずれかを選択するための
インバータ、Ａは基準電圧切換信号である。第６図にこ
こで使用する並列比較構造のＡ／Ｄ変換器１の構造を示
す。

１ａは比較基準電圧を得るための分割爪ｊλ群、１ｂは
比較器群、１ｃはエンコーダ、１ｄはランチである。第
８図は第９図の回路の動作のタイミングチャートである
。

ところが、上記第７図に示すシェーディング補正方法で
は、その補正時、特に画像有効期間外のＡ／Ｄ変換動作
において、１ラインメモリ３に記憶されたシェーディン
グ補正信号のデータをそのままＡ／Ｄ変換器１の基準電
圧Ｖ　ｒ　ａ　ｆとして印加しているので、変化範囲が
ほぼＱｖとなり、被シェーディング補正信号（Ａ／Ｄ変
換器１への入力信号）とシェーディング補正信号（基準
電圧Ｖ、、ｔ　）が同一電圧となる。また、これらの信
号には少なからず他回路等からのノイズが混入しており
、被シェーディング信号、シェーディング信号ともに電
圧変動が生じている。

よって、Ａ／Ｄ変換器１は、被シェーディング信号とシ
ェーディング補正信号の各々の電圧変動により判定を行
なうが、上述のように変換範囲がほぼＯｖであるために
、その結果は、出力の最大値（全ビットがハイレベル）
か或いは最小値（全ビットがローレベル）のどちらかに
決定される。

この出力最大値、最小値の値の変化がノイズ等の影響に
より比較的短い周期で行われると・Ａ／Ｄ変換器内部の
多数の比較器、出力回路等がほぼ同時にオン／オフを繰
り返し、Ａ／Ｄ変換器として大きな電流の変化が発生す
る。

この大きな電流変化は、比較的周波数が高く、信号波形
には存在しない変化であるため、被シェーディング補正
信号のノイズとして影響を及ぼす可能性が大きい。また
、そのノイズの発生源には比較的多く電流が流れるため
に、インピーダンスが小さい電源やグランドラインに通
常の場合よりも振幅の大きなノイズとなって混入する可
能性も大きい。

このＡ／Ｄ変換器の被シェーディング補正信号及びシェ
ーディング補正信号の値が原因となって発生するノイズ
は、第９図に示すように、撮像信号の基準レベルとなる
べき黒レベルに混入し、黒レベルが大きく変動して、画
像の形成上、極めて大きな悪い影響を及ぼすことになる
。

以上のように、従来では、画像の有効期間外にＡ／Ｄ変
換器に印加される被シェーディング補正信号とシェーデ
ィング補正信号の電圧値に基づくノイズノ発生によって
、画質の劣化が著しかった。

〔発明の目的〕

本発明の目的は、画像の有効期間外のタイミング時にＡ
／Ｄ変換器の変換範囲を確保し、被シェーディング補正
信号とシェーディング補正信号とが同電圧値となること
を防いで、グイズの発生、画質の悪化を防ぐことである
。

〔発明の構成〕

このために本発明のシェーディング補正方法は、画像信
号の有効期間外のタイミングにおいて画像信号と上記シ
ェーディング補正信号とが異なったレベルとなるように
構成している。

また、この方法を直接実施するために、シェーディング
補正装置が、画像信号をデジタル信号に変換するＡ／Ｄ
変換器と、酸Ａ／Ｄ変換器の第一基準電圧として設定さ
れたシェーディング補正信号と第二基準電圧として設定
され該補正信号と異なる基準信号とを切り換えて該Ａ／
Ｄ変換器に印加する基準電圧切換回路とを具備し、該基
準電圧切換回路によって画像信号の有効期間のタイミン
グ時に上記第一基準電圧を出力し、有効期間外のタイミ
ング時に上記第二基準電圧を出力するように構成した。

〔実施例〕以下、本発明の実施例について説明する。第１図は本発
明のシェーディング補正方法を適用した画像読取装置の
全体を示すブロック図である。

この実施例では、基Ｙ＄濃度板１０が原稿台ガラス１１
の隣に設けられ、光源１２の矢印ａ方向への移動走査に
よる原稿１３の露光に先立って、その基準濃度板１０の
濃度情報が第一ミラー１４、■ミラー１５、結像レンズ
１６を経由して、ＣＣＤ等の撮像素子１７に結像される
。そして、この撮像素子１７で得られた画像信号が、バ
ッファ１８を経由してＡ／Ｄ変換器１９でデジタル信号
に変換されてから１ラインメモリ２０に基準電圧として
書き込まれ、その後の原稿の画像信号のＡ／Ｄ変換の際
の基準電圧Ｖ９．（第−基準電圧）として使用される。

２１は基準電圧切換回路であり、上記した基準濃度板１
０の情報をＡ／Ｄ変換する際にはフルスケール値発生源
２２からのフルスケール値をＤ／Ａ変換器２３を経由し
てＡ／Ｄ変換器１９に基準電圧（第二基準電圧）として
印加し、一方、画像信号をＡ／Ｄ変換する際には１ライ
ンメモリ２０に上記のようにして記憶させた基準電圧（
第一基準電圧）をＤ／Ａ変換器２３を経由してＡ／Ｄ変
換器１９に印加させるように動作する。

この基準電圧切換回路２１の切換動作と１ラインメモリ
２０リード／ライトの切換は、制御部２４によって行わ
れる。

さて、本実施例では、基準電圧切換回路２１を、第２図
に示すように、１ラインメモリ２０への基準電圧書込み
用のトライステートバッファ２１１、その１ラインメモ
リ２０からの基準電圧読み出し用のトライステートバッ
ファ２１２、フルスケール値取り出し用のトライステー
トバッファ２１３、バッファ２１２と２１３のいずれか
を選択するためのインバータ２１４、基準電圧切換信号
Ａと画像有効信号Ｂを入力するオアゲート２１５、及び
バッファ２１１制御用のインバータ２１６で構成した。

第３図はこの第２図の動作のタイミングチャートである
。本実施例では、画像の有効期間外の信号期間のタイミ
ングにおいて、画像有効信号Ｂがハイレベルとなって、
オアゲート２１５を経由してバッファ２１２を閉じると
共にバッファ２１３を開いて、フルスケール値をＤ／Ａ
変換器２３に供給する。よって、その画像読取時におい
ては、その画像の有効期間外のタイミングで、そのフル
スケール値がＡ／Ｄ変換器１９の基準電圧となる。

従って、被シェーディング補正信号とシェーディング補
正信号とが同一電圧値となることはなく、第４図に示す
ように、黒レベルが確保され、ノイズの発生を抑えるこ
とが可能となる。

なお、この実施例では、シェーディング補正信号を有効
期間外で変化させるようにしているが、入力信号、つま
り被シェーディング補正信号を変化させても同様な効果
が得られる。また、この有効期間外で設定する電圧を上
記の例ではフルスケール値としているが、この期間に被
シェーディング補正信号とシェーディング補正信号とが
同一電圧とならないようにすれば良いのであるから、設
定しやすい他の値にすることも可能である。

〔発明の効果〕

以上から本発明によれば、画像信号の有効期間外のタイ
ミング時に、入力する画像信号とＡ／Ｄ変換器の基準電
圧が異なるように設定したので、ノイズ発生が防止され
、画質を向上させることができるという特徴がある。

【図面の簡単な説明】

第１図は本発明の一実施例の画像読取装置のブロック図
、第２図はシェーディング補正を行なうＡ／Ｄ変換器に
供給する基準電圧を切り換える切換部分の回路図、第３
図は第１図の動作のタイミングチャート、第４図は本実
施例のシェーディング補正の説明用のタイミングチャー
ト、第５図はシェーディング補正の原理説明図、第６図
はシェーディング補正用の並列比較型のＡ／Ｄ変換器の
回路図、第７図は従来のシェーディング補正部分の回路
図、第８図は第７図のタイミングチャート、第９図は従
来のシェープインク補正の説明のためのタイミングチャ
ートである。１０・・・基準濃度板、１１・・・原稿台ガラス、１２
・・・光源、１３・・・原稿、１４・・・第一ミラー、
１５・・・Ｖミラー、１６・・・結像レンズ、１７・・
・撮像素子、１８・・・バッファ、工９・・・シェーデ
ィング補正を行なうＡ／Ｄ変換器、２０・・・１ライン
メモリ、２１・・・基準電圧切換回路、２２・・・フル
スケール値発生源、２３・・・基準電圧用のＤ／Ａ変換
器、２４・・・制御部。代理人　弁理士　長　尾　常　明第５図第６図

Claims

【特許請求の範囲】

（１）、画像信号をデジタル信号に変換するＡ／Ｄ変換
器の基準電圧をシェーディング補正信号に設定してシェ
ーディング補正を行なう方法において、上記画像信号の
有効期間外のタイミングにおいて上記画像信号と上記シ
ェーディング補正信号とが異なったレベルとなるように
したことを特徴とするシェーディング補正方法。
（２）、上記シェーディング補正信号を、上記タイミン
グ時にフルスケール値としたことを特徴とする特許請求
の範囲第１項記載のシェーディング補正方法。
（３）、画像信号をデジタル信号に変換するＡ／Ｄ変換
器と、該Ａ／Ｄ変換器の第一基準電圧として設定された
シェーディング補正信号と第二基準電圧として設定され
該補正信号と異なる基準信号とを切り換えて該Ａ／Ｄ変
換器に印加する基準電圧切換回路とを具備し、該基準電
圧切換回路によって画像信号の有効期間のタイミング時
に上記第一基準電圧を出力し、有効期間外のタイミング
時に上記第二基準電圧を出力するようにしたことを特徴
とするシェーディング補正装置。