JP3165080B2 - デジタル復調器 - Google Patents
デジタル復調器Info
- Publication number
- JP3165080B2 JP3165080B2 JP22400297A JP22400297A JP3165080B2 JP 3165080 B2 JP3165080 B2 JP 3165080B2 JP 22400297 A JP22400297 A JP 22400297A JP 22400297 A JP22400297 A JP 22400297A JP 3165080 B2 JP3165080 B2 JP 3165080B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- clock
- vco
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデジタル復調器に関
し、特に４相位相偏移変調信号をベースバンド信号に復
調した後、ベースバンド信号をデジタル変換して出力す
るデジタル復調器に関する。
し、特に４相位相偏移変調信号をベースバンド信号に復
調した後、ベースバンド信号をデジタル変換して出力す
るデジタル復調器に関する。
【０００２】
【従来の技術】図４は従来のこの種のデジタル復調器を
示すブロック図である。
示すブロック図である。
【０００３】４相位相偏移変調信号Ｓ１は、分配回路１
により２分配されて乗算回路２ａ，２ｂにそれぞれ入力
し、互いに９０度の位相差を有する再生搬送波信号Ｓ
３，Ｓ３ｂによりそれぞれ乗算処理されて、互いに直交
関係のベースバンド信号Ｓ２ａ，Ｓ２ｂに復調される。
により２分配されて乗算回路２ａ，２ｂにそれぞれ入力
し、互いに９０度の位相差を有する再生搬送波信号Ｓ
３，Ｓ３ｂによりそれぞれ乗算処理されて、互いに直交
関係のベースバンド信号Ｓ２ａ，Ｓ２ｂに復調される。
【０００４】ベースバンド信号Ｓ２ａ，Ｓ２ｂは、低域
ろ波回路３ａ，３ｂによってそれぞれ帯域制限され、増
幅回路４ａ，４ｂにより増幅された後、Ａ−Ｄ変換回路
５ａ，５ｂにおいてサンプリングクロックＣｓによりサ
ンプリングされてデジタル化される。そして、データ抽
出クロックＣｄに応じて動作するフリップフロップ６
ａ，６ｂにより、信号成分と遷移信号成分とが分離され
て出力データＤｉ，Ｄｑが抽出される。
ろ波回路３ａ，３ｂによってそれぞれ帯域制限され、増
幅回路４ａ，４ｂにより増幅された後、Ａ−Ｄ変換回路
５ａ，５ｂにおいてサンプリングクロックＣｓによりサ
ンプリングされてデジタル化される。そして、データ抽
出クロックＣｄに応じて動作するフリップフロップ６
ａ，６ｂにより、信号成分と遷移信号成分とが分離され
て出力データＤｉ，Ｄｑが抽出される。
【０００５】再生搬送波信号Ｓ３は、４相位相偏移変調
信号Ｓ１の搬送周波数に同期した信号であり、再生搬送
波発生回路７により生成される。再生搬送波発生回路７
は、４相位相偏移変調信号Ｓ１の搬送周波数で発振する
ＶＣＯ（電圧制御発振回路）７１と、出力データＤｉ，
Ｄｑに基づきデータの領域判定を行ってＶＣＯ７１を制
御する周波数制御回路７２とを有する周知の回路であ
る。
信号Ｓ１の搬送周波数に同期した信号であり、再生搬送
波発生回路７により生成される。再生搬送波発生回路７
は、４相位相偏移変調信号Ｓ１の搬送周波数で発振する
ＶＣＯ（電圧制御発振回路）７１と、出力データＤｉ，
Ｄｑに基づきデータの領域判定を行ってＶＣＯ７１を制
御する周波数制御回路７２とを有する周知の回路であ
る。
【０００６】サンプリングクロックＣｓは、ベースバン
ド信号の２倍の周波数のクロック信号であり、クロック
同期回路９により生成される。また、データ抽出クロッ
クＣｄは、サンプリングクロックＣｓを１／２分周して
生成される信号である。
ド信号の２倍の周波数のクロック信号であり、クロック
同期回路９により生成される。また、データ抽出クロッ
クＣｄは、サンプリングクロックＣｓを１／２分周して
生成される信号である。
【０００７】クロック同期回路９は、サンプリングクロ
ックＣｓを発生するＶＣＯ９１と、出力データＤｉ，Ｄ
ｑに基づきサンプリングクロックＣｓの最適サンプリン
グ点からのずれを検出してＶＣＯ制御信号を出力する微
係数判別回路９２とを有している。このような微係数判
別回路を有する同期回路については、特開昭６１−７１
７３６号公報により開示されている。
ックＣｓを発生するＶＣＯ９１と、出力データＤｉ，Ｄ
ｑに基づきサンプリングクロックＣｓの最適サンプリン
グ点からのずれを検出してＶＣＯ制御信号を出力する微
係数判別回路９２とを有している。このような微係数判
別回路を有する同期回路については、特開昭６１−７１
７３６号公報により開示されている。
【０００８】微係数判別回路９２は、上記公報により説
明されているように、１タイムスロット前のサンプリン
グ点でのデータと現在のサンプリング点でのデータ、お
よび現在のサンプリング点でのデータと１タイムスロッ
ト後のサンプリング点でのデータとをそれぞれ比較する
ことにより、現在のサンプリング点における波形の微係
数を判別し、最適サンプリング点からのずれを検出して
いる。
明されているように、１タイムスロット前のサンプリン
グ点でのデータと現在のサンプリング点でのデータ、お
よび現在のサンプリング点でのデータと１タイムスロッ
ト後のサンプリング点でのデータとをそれぞれ比較する
ことにより、現在のサンプリング点における波形の微係
数を判別し、最適サンプリング点からのずれを検出して
いる。
【０００９】図５は微係数判別回路の動作を説明するた
めの図であり、説明を簡単にするために２相位相偏移変
調信号の場合の復調ベースバンド信号、およびサンプリ
ング点とデジタルデータＸ１，Ｘ２とを示している。同
図（ａ）はクロック位相が正常な場合を、同図（ｂ）は
クロック位相が進んだ場合を、また、同図（ｃ）はクロ
ック位相が遅れた場合をそれぞれ示している。ベースバ
ンド信号の波形としては、実線、破線、一点鎖線、二点
鎖線で示した４種類があり、サンプリング点としては、
１タイムスロット前（Ｔ−１）、現在（Ｔ０）、１タイ
ムスロット後（Ｔ＋１）を設定している。
めの図であり、説明を簡単にするために２相位相偏移変
調信号の場合の復調ベースバンド信号、およびサンプリ
ング点とデジタルデータＸ１，Ｘ２とを示している。同
図（ａ）はクロック位相が正常な場合を、同図（ｂ）は
クロック位相が進んだ場合を、また、同図（ｃ）はクロ
ック位相が遅れた場合をそれぞれ示している。ベースバ
ンド信号の波形としては、実線、破線、一点鎖線、二点
鎖線で示した４種類があり、サンプリング点としては、
１タイムスロット前（Ｔ−１）、現在（Ｔ０）、１タイ
ムスロット後（Ｔ＋１）を設定している。
【００１０】ベースバンド信号は、サンプリング点にお
いて基準レベルＬ１，Ｌ２，Ｌ３と比較され、２ビット
のデータＸ１，Ｘ２となる。データＸ１は、基準レベル
Ｌ２を境界として「１」，「０」に設定される。また、
データＸ２は、基準レベルＬ１，Ｌ２，Ｌ３をそれぞれ
境界として「１」，「０」に設定される位置を示すデー
タである。
いて基準レベルＬ１，Ｌ２，Ｌ３と比較され、２ビット
のデータＸ１，Ｘ２となる。データＸ１は、基準レベル
Ｌ２を境界として「１」，「０」に設定される。また、
データＸ２は、基準レベルＬ１，Ｌ２，Ｌ３をそれぞれ
境界として「１」，「０」に設定される位置を示すデー
タである。
【００１１】クロック位相が正常な場合（同図
（ａ））、位置を示すデータＸ２は、４種類の波形につ
いて全てのサンプリング点において等確率で「１」およ
び「０」となる。しかし、クロック位相が進んだ場合
（同図（ｂ））、サンプリング点Ｔ０において微係数が
正であるベースバンド信号では、データＸ２はサンプリ
ング点Ｔ０において常に「１」となり、データＸ１はサ
ンプリング点Ｔ−１において常に「０」となる。また、
サンプリング点Ｔ０において微係数が負であるベースバ
ンド信号では、データＸ２はサンプリング点Ｔ０におい
て常に「０」となり、データＸ１はサンプリング点Ｔ−
１において常に「１」となる。
（ａ））、位置を示すデータＸ２は、４種類の波形につ
いて全てのサンプリング点において等確率で「１」およ
び「０」となる。しかし、クロック位相が進んだ場合
（同図（ｂ））、サンプリング点Ｔ０において微係数が
正であるベースバンド信号では、データＸ２はサンプリ
ング点Ｔ０において常に「１」となり、データＸ１はサ
ンプリング点Ｔ−１において常に「０」となる。また、
サンプリング点Ｔ０において微係数が負であるベースバ
ンド信号では、データＸ２はサンプリング点Ｔ０におい
て常に「０」となり、データＸ１はサンプリング点Ｔ−
１において常に「１」となる。
【００１２】従って、クロック位相が進んだ場合は、サ
ンプリング点Ｔ０におけるデータＸ２の値とサンプリン
グ点Ｔ−１におけるデータＸ１の値との排他的論理和
が、４種類の波形の全てについて「１」となる。
ンプリング点Ｔ０におけるデータＸ２の値とサンプリン
グ点Ｔ−１におけるデータＸ１の値との排他的論理和
が、４種類の波形の全てについて「１」となる。
【００１３】同様に、クロック位相が遅れた場合（同図
（ｃ））には、サンプリング点Ｔ０におけるデータＸ２
の値とサンプリング点Ｔ−１におけるデータＸ１の値と
の排他的論理和が、４種類の波形の全てについて「０」
となる。このようにしてクロック位相の進み遅れを示す
信号によりＶＣＯ制御することにより、最適タイミング
のサンプリングクロックを発生することができる。
（ｃ））には、サンプリング点Ｔ０におけるデータＸ２
の値とサンプリング点Ｔ−１におけるデータＸ１の値と
の排他的論理和が、４種類の波形の全てについて「０」
となる。このようにしてクロック位相の進み遅れを示す
信号によりＶＣＯ制御することにより、最適タイミング
のサンプリングクロックを発生することができる。
【００１４】
【発明が解決しようとする課題】上述したように従来例
では、微係数判別回路により最適サンプリング点からの
ずれを検出し、サンプリングクロックの同期制御を行っ
ている。しかし、微係数判別回路に入力する出力データ
は、サンプリングクロックを１／２分周したデータ抽出
クロックによって抽出されたデータであるため、電源立
ち上げ時や入力変調信号の瞬断時等において同期引込み
過程にあるときには、図６に示すように、サンプリング
クロックに対して１８０度の位相差が生じ易い。
では、微係数判別回路により最適サンプリング点からの
ずれを検出し、サンプリングクロックの同期制御を行っ
ている。しかし、微係数判別回路に入力する出力データ
は、サンプリングクロックを１／２分周したデータ抽出
クロックによって抽出されたデータであるため、電源立
ち上げ時や入力変調信号の瞬断時等において同期引込み
過程にあるときには、図６に示すように、サンプリング
クロックに対して１８０度の位相差が生じ易い。
【００１５】図６（ａ）は、サンプリングクロックとデ
ータ抽出クロックとの位相関係が正常な状態を示してお
り、同図（ｂ）は、サンプリングクロックとデータ抽出
クロックとに１８０度の位相差が生じた異常な状態を示
している。ここで、Ａ−Ｄ変換回路に入力するベースバ
ンド信号波形に示された黒点が、信号として抽出される
べき点を表している。正常な状態ではデータ抽出クロッ
クの立上りエッジが黒点の位相と一致しているが、異常
状態では、１８０度の位相差が生じるためにデータ抽出
クロックの立上りエッジが黒点の位相と一致しない。
ータ抽出クロックとの位相関係が正常な状態を示してお
り、同図（ｂ）は、サンプリングクロックとデータ抽出
クロックとに１８０度の位相差が生じた異常な状態を示
している。ここで、Ａ−Ｄ変換回路に入力するベースバ
ンド信号波形に示された黒点が、信号として抽出される
べき点を表している。正常な状態ではデータ抽出クロッ
クの立上りエッジが黒点の位相と一致しているが、異常
状態では、１８０度の位相差が生じるためにデータ抽出
クロックの立上りエッジが黒点の位相と一致しない。
【００１６】このように、同期引込み過程においてサン
プリングクロックに対して１８０度の位相差が生じた場
合には、微係数判別回路に入力する出力データに誤りが
生じ、正常な引き込み状態に到達するまでに時間がかか
るという問題点を有している。
プリングクロックに対して１８０度の位相差が生じた場
合には、微係数判別回路に入力する出力データに誤りが
生じ、正常な引き込み状態に到達するまでに時間がかか
るという問題点を有している。
【００１７】本発明の目的は、電源立ち上げ時や変調信
号の瞬断時等において、正常な引き込み状態になるまで
の時間を短縮できるデジタル復調器を提供することにあ
る。
号の瞬断時等において、正常な引き込み状態になるまで
の時間を短縮できるデジタル復調器を提供することにあ
る。
【００１８】
【課題を解決するための手段】本発明のデジタル復調器
は、４相位相偏移変調信号をベースバンド信号に復調し
た後、ベースバンド信号の２倍の周波数のサンプリング
クロックによりデジタルデータに変換し、更にサンプリ
ングクロックを１／２分周して生成されるデータ抽出ク
ロックにより出力データを抽出するデジタル復調器にお
いて、サンプリングクロックとデータ抽出クロックとの
位相関係が異常状態に近づいたことを検出する手段と、
同期引込み過程においてデータ抽出クロックの位相が異
常状態に近づいたときにＶＣＯへ供給するＶＣＯ制御信
号をマスクする手段とを設け、データ抽出クロックの位
相がサンプリングクロックに対して１８０度ずれた状態
になるのを防止する。
は、４相位相偏移変調信号をベースバンド信号に復調し
た後、ベースバンド信号の２倍の周波数のサンプリング
クロックによりデジタルデータに変換し、更にサンプリ
ングクロックを１／２分周して生成されるデータ抽出ク
ロックにより出力データを抽出するデジタル復調器にお
いて、サンプリングクロックとデータ抽出クロックとの
位相関係が異常状態に近づいたことを検出する手段と、
同期引込み過程においてデータ抽出クロックの位相が異
常状態に近づいたときにＶＣＯへ供給するＶＣＯ制御信
号をマスクする手段とを設け、データ抽出クロックの位
相がサンプリングクロックに対して１８０度ずれた状態
になるのを防止する。
【００１９】具体的には、ＶＣＯ制御信号を受けて前記
サンプリングクロックを発生すると共に非同期状態のと
きに非同期アラーム信号を出力するＶＣＯ（電圧制御発
振回路）と、前記出力データに基づき現在のサンプリン
グ点における波形の微係数を判別し最適サンプリング点
からのずれを検出して前記ＶＣＯ制御信号を出力する微
係数判別回路と、前記出力データに基づきデータの領域
判定を行って異常状態であると判定したときに異常判定
信号を出力するデータ領域判定回路と、前記非同期アラ
ーム信号および前記異常判定信号並びに前記ＶＣＯ制御
信号をそれぞれ受け、前記非同期アラーム信号が非同期
を示し前記異常判定信号が異常を示したときに前記ＶＣ
Ｏ制御信号をマスクする論理回路とを備える。
サンプリングクロックを発生すると共に非同期状態のと
きに非同期アラーム信号を出力するＶＣＯ（電圧制御発
振回路）と、前記出力データに基づき現在のサンプリン
グ点における波形の微係数を判別し最適サンプリング点
からのずれを検出して前記ＶＣＯ制御信号を出力する微
係数判別回路と、前記出力データに基づきデータの領域
判定を行って異常状態であると判定したときに異常判定
信号を出力するデータ領域判定回路と、前記非同期アラ
ーム信号および前記異常判定信号並びに前記ＶＣＯ制御
信号をそれぞれ受け、前記非同期アラーム信号が非同期
を示し前記異常判定信号が異常を示したときに前記ＶＣ
Ｏ制御信号をマスクする論理回路とを備える。
【００２０】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００２１】図１は本発明の一実施形態を示すブロック
図であり、図４に示した従来例の構成要素と同じものに
は同一符号を付している。クロック同期回路８以外は従
来例と同じ構成である。
図であり、図４に示した従来例の構成要素と同じものに
は同一符号を付している。クロック同期回路８以外は従
来例と同じ構成である。
【００２２】図１において、分配回路１により２分配さ
れた４相位相偏移変調信号Ｓ１は、乗算回路２ａ，２ｂ
にそれぞれ入力し、互いに９０度の位相差を有する再生
搬送波信号Ｓ３，Ｓ３ｂによりそれぞれ乗算処理され
て、互いに直交関係のベースバンド信号Ｓ２ａ，Ｓ２ｂ
に復調される。
れた４相位相偏移変調信号Ｓ１は、乗算回路２ａ，２ｂ
にそれぞれ入力し、互いに９０度の位相差を有する再生
搬送波信号Ｓ３，Ｓ３ｂによりそれぞれ乗算処理され
て、互いに直交関係のベースバンド信号Ｓ２ａ，Ｓ２ｂ
に復調される。
【００２３】再生搬送波信号Ｓ３は、４相位相偏移変調
信号Ｓ１の搬送周波数に同期する再生された搬送波信号
であり、再生搬送波発生回路７により生成される。再生
搬送波発生回路７は、４相位相偏移変調信号Ｓ１の搬送
周波数で発振するＶＣＯ（電圧制御発振回路）と、出力
データＤｉ，Ｄｑに基づきデータの領域判定を行ってＶ
ＣＯを制御する周波数制御回路とを有する周知の回路で
ある。
信号Ｓ１の搬送周波数に同期する再生された搬送波信号
であり、再生搬送波発生回路７により生成される。再生
搬送波発生回路７は、４相位相偏移変調信号Ｓ１の搬送
周波数で発振するＶＣＯ（電圧制御発振回路）と、出力
データＤｉ，Ｄｑに基づきデータの領域判定を行ってＶ
ＣＯを制御する周波数制御回路とを有する周知の回路で
ある。
【００２４】ベースバンド信号Ｓ２ａ，Ｓ２ｂは、低域
ろ波回路３ａ，３ｂによってそれぞれ帯域制限され、増
幅回路４ａ，４ｂにより増幅された後、Ａ−Ｄ変換回路
５ａ，５ｂにおいてサンプリングクロックＣｓによりサ
ンプリングされてデジタル化される。そして、データ抽
出クロックＣｄに応じて動作するフリップフロップ６
ａ，６ｂにより、信号成分と遷移信号成分とが分離され
て出力データＤｉ，Ｄｑが抽出される。
ろ波回路３ａ，３ｂによってそれぞれ帯域制限され、増
幅回路４ａ，４ｂにより増幅された後、Ａ−Ｄ変換回路
５ａ，５ｂにおいてサンプリングクロックＣｓによりサ
ンプリングされてデジタル化される。そして、データ抽
出クロックＣｄに応じて動作するフリップフロップ６
ａ，６ｂにより、信号成分と遷移信号成分とが分離され
て出力データＤｉ，Ｄｑが抽出される。
【００２５】サンプリングクロックＣｓは、ベースバン
ド信号の２倍の周波数のクロック信号であり、クロック
同期回路８により生成される。また、データ抽出クロッ
クＣｄは、サンプリングクロックＣｓを１／２分周して
生成される信号である。以上説明した構成は従来例と同
じである。
ド信号の２倍の周波数のクロック信号であり、クロック
同期回路８により生成される。また、データ抽出クロッ
クＣｄは、サンプリングクロックＣｓを１／２分周して
生成される信号である。以上説明した構成は従来例と同
じである。
【００２６】ところで、従来例では、電源立ち上げ時や
変調信号の瞬断時等において、正常な引き込み状態に到
達するまでに時間がかかっていた。この原因は、同期引
込み過程において、データ抽出クロックの位相がサンプ
リングクロックに対して１８０度ずれるためである。本
発明はこの点に着目して構成している、すなわち、サン
プリングクロックＣｓとデータ抽出クロックＣｄとの位
相関係が異常状態に近づいたことを検出し、同期引込み
過程においてデータ抽出クロックの位相が異常状態に近
づいたときにＶＣＯ制御信号をマスクすることにより、
データ抽出クロックの位相がサンプリングクロックに対
して１８０度ずれた状態になるのを防止し、正常な引き
込み状態になるまでの時間を短縮するようにしている。
変調信号の瞬断時等において、正常な引き込み状態に到
達するまでに時間がかかっていた。この原因は、同期引
込み過程において、データ抽出クロックの位相がサンプ
リングクロックに対して１８０度ずれるためである。本
発明はこの点に着目して構成している、すなわち、サン
プリングクロックＣｓとデータ抽出クロックＣｄとの位
相関係が異常状態に近づいたことを検出し、同期引込み
過程においてデータ抽出クロックの位相が異常状態に近
づいたときにＶＣＯ制御信号をマスクすることにより、
データ抽出クロックの位相がサンプリングクロックに対
して１８０度ずれた状態になるのを防止し、正常な引き
込み状態になるまでの時間を短縮するようにしている。
【００２７】次にクロック同期回路８について説明す
る。
る。
【００２８】クロック同期回路８は、ＶＣＯ制御信号Ｄ
ｃを受けてサンプリングクロックＣｓを発生すると共に
非同期状態のときに非同期アラーム信号Ａ１を出力する
ＶＣＯ（電圧制御発振回路）８１と、出力データＤｉ，
Ｄｑに基づきサンプリングクロックＣｓの最適サンプリ
ング点からのずれを検出してＶＣＯ制御信号Ｄｃを出力
する微係数判別回路８２と、出力データＤｉ，Ｄｑに基
づき領域判定を行ってサンプリングクロックＣｓとデー
タ抽出クロックＣｄとの位相関係の異常を検出するデー
タ領域判定回路８３と、ＶＣＯ８１からの非同期アラー
ム信号Ａ１およびデータ領域判定回路８３からの異常判
定信号Ａ２に応じて、ＶＣＯ８１に供給するＶＣＯ制御
信号Ｄｃをマスクする論理回路８４とを有している。
ｃを受けてサンプリングクロックＣｓを発生すると共に
非同期状態のときに非同期アラーム信号Ａ１を出力する
ＶＣＯ（電圧制御発振回路）８１と、出力データＤｉ，
Ｄｑに基づきサンプリングクロックＣｓの最適サンプリ
ング点からのずれを検出してＶＣＯ制御信号Ｄｃを出力
する微係数判別回路８２と、出力データＤｉ，Ｄｑに基
づき領域判定を行ってサンプリングクロックＣｓとデー
タ抽出クロックＣｄとの位相関係の異常を検出するデー
タ領域判定回路８３と、ＶＣＯ８１からの非同期アラー
ム信号Ａ１およびデータ領域判定回路８３からの異常判
定信号Ａ２に応じて、ＶＣＯ８１に供給するＶＣＯ制御
信号Ｄｃをマスクする論理回路８４とを有している。
【００２９】ＶＣＯ８１は、非同期状態を検知して非同
期アラーム信号Ａ１を出力する機能を有している。例え
ば、ＶＣＯ制御信号Ｄｃの変動を監視することによっ
て、非同期状態であって同期引込み過程にあることを検
知する。
期アラーム信号Ａ１を出力する機能を有している。例え
ば、ＶＣＯ制御信号Ｄｃの変動を監視することによっ
て、非同期状態であって同期引込み過程にあることを検
知する。
【００３０】微係数判別回路８２は、従来例と同様に、
１タイムスロット前のサンプリング点での出力データと
現在のサンプリング点での出力データ、および現在のサ
ンプリング点での出力データと１タイムスロット後のサ
ンプリング点での出力データとをそれぞれ比較すること
により、現在のサンプリング点における波形の微係数を
判別し、最適サンプリング点からのずれを検出してＶＣ
Ｏ制御信号Ｄｃを出力する。
１タイムスロット前のサンプリング点での出力データと
現在のサンプリング点での出力データ、および現在のサ
ンプリング点での出力データと１タイムスロット後のサ
ンプリング点での出力データとをそれぞれ比較すること
により、現在のサンプリング点における波形の微係数を
判別し、最適サンプリング点からのずれを検出してＶＣ
Ｏ制御信号Ｄｃを出力する。
【００３１】データ領域判定回路８３は、サンプリング
クロックＣｓとデータ抽出クロックＣｄとの位相関係が
異常状態であるのを検出する回路である。そのアルゴリ
ズムの一例について説明する。
クロックＣｓとデータ抽出クロックＣｄとの位相関係が
異常状態であるのを検出する回路である。そのアルゴリ
ズムの一例について説明する。
【００３２】図６（ｂ）に示したように、１８０度の位
相差が生じた異常状態では、出力データは斜線部分の領
域に集中する。図３は、４相位相偏移信号の場合の出力
データ領域を示す図であり、出力データの上位３ビット
Ｘ１，Ｘ２，Ｘ３を示している。また、正常時のデータ
収束点を黒丸で示し、異常状態の領域を斜線で示してい
る。異常状態の領域では、出力データの上位３ビットＸ
１，Ｘ２，Ｘ３が「１，０，０」または「０，１，１」
となる。従って、出力データの上位３ビットＸ１，Ｘ
２，Ｘ３が「１，０，０」または「０，１，１」となる
のを検出することにより、サンプリングクロックＣｓと
データ抽出クロックＣｄとの位相関係が異常状態である
と判定できる。
相差が生じた異常状態では、出力データは斜線部分の領
域に集中する。図３は、４相位相偏移信号の場合の出力
データ領域を示す図であり、出力データの上位３ビット
Ｘ１，Ｘ２，Ｘ３を示している。また、正常時のデータ
収束点を黒丸で示し、異常状態の領域を斜線で示してい
る。異常状態の領域では、出力データの上位３ビットＸ
１，Ｘ２，Ｘ３が「１，０，０」または「０，１，１」
となる。従って、出力データの上位３ビットＸ１，Ｘ
２，Ｘ３が「１，０，０」または「０，１，１」となる
のを検出することにより、サンプリングクロックＣｓと
データ抽出クロックＣｄとの位相関係が異常状態である
と判定できる。
【００３３】図２はデータ領域判定回路８３の基本回路
例を示しており、出力データの上位３ビットＸ１，Ｘ
２，Ｘ３によって動作する論理回路である。ここでは、
Ｘ１，Ｘ２，Ｘ３が「１，０，０」または「０，１，
１」となったときに異常状態であると判定して異常判定
信号Ａ２を「０」とし、それ以外では異常判定信号Ａ２
を「１」として論理回路８４へ出力する。
例を示しており、出力データの上位３ビットＸ１，Ｘ
２，Ｘ３によって動作する論理回路である。ここでは、
Ｘ１，Ｘ２，Ｘ３が「１，０，０」または「０，１，
１」となったときに異常状態であると判定して異常判定
信号Ａ２を「０」とし、それ以外では異常判定信号Ａ２
を「１」として論理回路８４へ出力する。
【００３４】論理回路８４は、ＶＣＯ８１からの非同期
アラーム信号Ａ１およびデータ領域判定回路８３からの
異常判定信号Ａ２並びに微係数判別回路８２からのＶＣ
Ｏ制御信号Ｄｃをそれぞれ受け、非同期アラーム信号Ａ
１および異常判定信号Ａ２が共に異常状態を示したとき
に、ＶＣＯ制御信号Ｄｃの供給をマスクする。
アラーム信号Ａ１およびデータ領域判定回路８３からの
異常判定信号Ａ２並びに微係数判別回路８２からのＶＣ
Ｏ制御信号Ｄｃをそれぞれ受け、非同期アラーム信号Ａ
１および異常判定信号Ａ２が共に異常状態を示したとき
に、ＶＣＯ制御信号Ｄｃの供給をマスクする。
【００３５】このように構成することにより、同期引込
み過程においてデータ抽出クロックの位相がサンプリン
グクロックに対して１８０度ずれた状態になるのを防止
できるので、正常な引き込み状態になるまでの時間を短
縮できる。
み過程においてデータ抽出クロックの位相がサンプリン
グクロックに対して１８０度ずれた状態になるのを防止
できるので、正常な引き込み状態になるまでの時間を短
縮できる。
【００３６】
【発明の効果】以上説明したように本発明によれば、４
相位相偏移変調信号をベースバンド信号に復調した後、
ベースバンド信号の２倍の周波数のサンプリングクロッ
クによりデジタルデータに変換し、更にサンプリングク
ロックを１／２分周して生成されるデータ抽出クロック
により出力データを抽出するデジタル復調器において、
サンプリングクロックとデータ抽出クロックとの位相関
係が異常状態に近づいたことを検出する手段と、同期引
込み過程においてデータ抽出クロックの位相が異常状態
に近づいたときにＶＣＯへ供給するＶＣＯ制御信号をマ
スクする手段とを設け、データ抽出クロックの位相がサ
ンプリングクロックに対して１８０度ずれた状態になる
のを防止することにより、電源立ち上げ時や変調信号の
瞬断時等において、正常な引き込み状態になるまでの時
間を短縮することができる。
相位相偏移変調信号をベースバンド信号に復調した後、
ベースバンド信号の２倍の周波数のサンプリングクロッ
クによりデジタルデータに変換し、更にサンプリングク
ロックを１／２分周して生成されるデータ抽出クロック
により出力データを抽出するデジタル復調器において、
サンプリングクロックとデータ抽出クロックとの位相関
係が異常状態に近づいたことを検出する手段と、同期引
込み過程においてデータ抽出クロックの位相が異常状態
に近づいたときにＶＣＯへ供給するＶＣＯ制御信号をマ
スクする手段とを設け、データ抽出クロックの位相がサ
ンプリングクロックに対して１８０度ずれた状態になる
のを防止することにより、電源立ち上げ時や変調信号の
瞬断時等において、正常な引き込み状態になるまでの時
間を短縮することができる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】図１に示したデータ領域判定回路８３の一例を
示す回路図である。
示す回路図である。
【図３】４相位相偏移信号の場合の出力データの領域を
示す図である。
示す図である。
【図４】従来のデジタル復調器を示すブロック図であ
る。
る。
【図５】微係数判別回路の動作を説明するための図であ
る。
る。
【図６】サンプリングクロックとデータ抽出クロックと
の位相関係を示す図である。
の位相関係を示す図である。
８ クロック同期回路 ８１ ＶＣＯ（電圧制御発振回路） ８２ 微係数判別回路 ８３ データ領域判定回路 ８４ 論理回路 Ａ１ 非同期アラーム信号 Ａ２ 異常判定信号 Ｃｄ データ抽出クロック Ｃｓ サンプリングクロック Ｄｃ ＶＣＯ制御信号 Ｄｉ，Ｄｑ 出力データ Ｓ１ ４相位相偏移変調信号 Ｓ２ａ，Ｓ２ｂ ベースバンド信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/22 H04L 7/033
Claims (5)
- 【請求項１】 ４相位相偏移変調信号をベースバンド信
号に復調した後、ベースバンド信号の２倍の周波数のサ
ンプリングクロックによりデジタルデータに変換し、更
にサンプリングクロックを１／２分周して生成されるデ
ータ抽出クロックにより出力データを抽出するデジタル
復調器において、ＶＣＯ制御信号により制御されて前記
サンプリングクロックを発生するＶＣＯ（電圧制御発振
回路）と、前記出力データに基づき前記ＶＣＯ制御信号
を生成する手段と、前記データ抽出クロックの位相が前
記サンプリングクロックに対して１８０度ずれる異常状
態に近づいたことを検出する手段と、同期引込み過程に
おいて前記サンプリングクロックと前記データ抽出クロ
ックとの位相関係が異常状態に近づいときに前記ＶＣＯ
制御信号をマスクする手段とを備えることを特徴とする
デジタル復調器。 - 【請求項２】 前記異常状態に近づいたことを検出する
手段は、前記出力データに基づきデータの領域判定を行
って異常状態であると判定したときに異常判定信号を出
力するデータ領域判定回路を有することを特徴とする請
求項１記載のデジタル復調器。 - 【請求項３】 前記データ領域判定回路は、前記出力デ
ータの上位３ビットが「１，０，０」または「０，１，
１」となったときに異常状態であると判定する論理回路
であることを特徴とする請求項２記載のデジタル復調
器。 - 【請求項４】 前記ＶＣＯは同期引込み過程にあるとき
に非同期アラーム信号を出力する機能を有し、前記マス
ク手段は、前記非同期アラーム信号および前記異常判定
信号並びに前記ＶＣＯ制御信号をそれぞれ受け、前記非
同期アラーム信号が非同期を示し前記異常判定信号が異
常を示したときに前記ＶＣＯ制御信号をマスクする論理
回路であることを特徴とする請求項３記載のデジタル復
調器。 - 【請求項５】 前記ＶＣＯ制御信号を生成する手段は、
前記出力データに基づき現在のサンプリング点における
波形の微係数を判別し最適サンプリング点からのずれを
検出して前記ＶＣＯ制御信号を出力する微係数判別回路
であることを特徴とする請求項１記載のデジタル復調
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22400297A JP3165080B2 (ja) | 1997-08-20 | 1997-08-20 | デジタル復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22400297A JP3165080B2 (ja) | 1997-08-20 | 1997-08-20 | デジタル復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168866A JPH1168866A (ja) | 1999-03-09 |
| JP3165080B2 true JP3165080B2 (ja) | 2001-05-14 |
Family
ID=16807059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22400297A Expired - Lifetime JP3165080B2 (ja) | 1997-08-20 | 1997-08-20 | デジタル復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165080B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7765086B2 (en) * | 2004-12-09 | 2010-07-27 | Tektronix, Inc. | Modulation domain trigger |
-
1997
- 1997-08-20 JP JP22400297A patent/JP3165080B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1168866A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4077454B2 (ja) | 位相比較回路及びクロックリカバリ回路 | |
| US4380815A (en) | Simplified NRZ data phase detector with expanded measuring interval | |
| JPH11177640A (ja) | 周波数シフトキーイング方式による復調器 | |
| JP3165080B2 (ja) | デジタル復調器 | |
| JPH08265384A (ja) | 復調装置 | |
| US20030123571A1 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JP2983381B2 (ja) | クロック再生のための制御信号作成回路 | |
| JPH0732391B2 (ja) | クロック同期回路 | |
| JP3707711B2 (ja) | 再生クロック抽出装置 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JPH0669972A (ja) | 周波数掃引回路 | |
| JP2912246B2 (ja) | 復調システム | |
| JP3088330B2 (ja) | 復調器 | |
| JP3134442B2 (ja) | 復調装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| JP2871172B2 (ja) | 復調装置 | |
| JP3134519B2 (ja) | 復調装置 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JPH11112590A (ja) | π／４シフトＤＱＰＳＫデジタル復調器 | |
| JP4434429B2 (ja) | シンボル識別タイミング生成器およびそれを用いた受信装置、通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |