JP3160929B2 - 高周波処理装置 - Google Patents
高周波処理装置Info
- Publication number
- JP3160929B2 JP3160929B2 JP09248991A JP9248991A JP3160929B2 JP 3160929 B2 JP3160929 B2 JP 3160929B2 JP 09248991 A JP09248991 A JP 09248991A JP 9248991 A JP9248991 A JP 9248991A JP 3160929 B2 JP3160929 B2 JP 3160929B2
- Authority
- JP
- Japan
- Prior art keywords
- microstrip line
- substrate
- pattern
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/2007—Filtering devices for biasing networks or DC returns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Waveguides (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高周波処理回路を高密度
に基板へ実装して構成される高周波処理装置に関する。
に基板へ実装して構成される高周波処理装置に関する。
【０００２】
【従来の技術】衛星放送受信用ローノイズコンバータ等
の高周波増幅回路には増幅用トランジスタが用いられ、
この増幅用トランジスタと給電部とのアイソレーション
をとるためトラップ用パターンが基板に設けられる。
の高周波増幅回路には増幅用トランジスタが用いられ、
この増幅用トランジスタと給電部とのアイソレーション
をとるためトラップ用パターンが基板に設けられる。
【０００３】図６にはかかる従来の構成が示されてい
る。図６において、誘電体の基板１４の上面には複数の
増幅用トランジスタＴｒが配置され、この増幅用トラン
ジスタＴｒのドレイン端子、ゲート端子が各信号用パタ
ーン１５にそれぞれ接続されている。
る。図６において、誘電体の基板１４の上面には複数の
増幅用トランジスタＴｒが配置され、この増幅用トラン
ジスタＴｒのドレイン端子、ゲート端子が各信号用パタ
ーン１５にそれぞれ接続されている。
【０００４】この各信号用パターン１５には増幅用トラ
ンジスタＴｒのドレイン端子、ゲート端子にバイアスを
加えるためにバイアス用ライン１７が接続され、このバ
イアス用ライン１７の他端側に図示しない給電部が接続
されている。
ンジスタＴｒのドレイン端子、ゲート端子にバイアスを
加えるためにバイアス用ライン１７が接続され、このバ
イアス用ライン１７の他端側に図示しない給電部が接続
されている。
【０００５】この各バイアス用ライン１７には各信号用
パターン１５に対して高周波信号周波数のλ／４（λは
信号波長）の位置にトラップ用パターン１９がそれぞれ
接続されている。
パターン１５に対して高周波信号周波数のλ／４（λは
信号波長）の位置にトラップ用パターン１９がそれぞれ
接続されている。
【０００６】シールドケース２０は前記増幅用トランジ
スタＴｒを被い、この下端面は基板１４のアース用パタ
ーン１６に接触している。又、シールドケース２０の下
端には複数の孔２２が形成され、この各孔２２によって
各バイアス用ライン１７とシールドケース２０が接触し
ないよう構成されている。
スタＴｒを被い、この下端面は基板１４のアース用パタ
ーン１６に接触している。又、シールドケース２０の下
端には複数の孔２２が形成され、この各孔２２によって
各バイアス用ライン１７とシールドケース２０が接触し
ないよう構成されている。
【０００７】上記構成において、バイアス電圧がバイア
ス用ライン１７を介して信号用パターン１５に導かれ、
このバイアス用ライン１７はハイインピーダンスでかつ
増幅すべき信号周波数のλ／４の位置でショートとなる
ため信号にノイズが乗ることを防止できる。
ス用ライン１７を介して信号用パターン１５に導かれ、
このバイアス用ライン１７はハイインピーダンスでかつ
増幅すべき信号周波数のλ／４の位置でショートとなる
ため信号にノイズが乗ることを防止できる。
【０００８】
【発明が解決しようとする課題】一方、近年使用される
基板１４の誘電率が高くなってきており、これに伴って
基板１４上の配線パターンを高密度化でき基板１４の小
型化が可能である。
基板１４の誘電率が高くなってきており、これに伴って
基板１４上の配線パターンを高密度化でき基板１４の小
型化が可能である。
【０００９】ところが、トラップ用パターン１９は信号
用パターン１５に対してλ／４の位置に設けなければな
らないという制約があるため、配線パターンの配置設計
の自由度が制限され高密度化の支障になっていた。
用パターン１５に対してλ／４の位置に設けなければな
らないという制約があるため、配線パターンの配置設計
の自由度が制限され高密度化の支障になっていた。
【００１０】そこで、本発明はトラップ用パターンの基
板配置上の制限がなく高密度化に供する高周波処理装置
を提供することを課題とする。
板配置上の制限がなく高密度化に供する高周波処理装置
を提供することを課題とする。
【００１１】
【課題を解決するための手段】上記課題を達成するため
の本発明に係る高周波処理装置は、マイクロストリップ
線路を用いる高周波処理装置であって、誘電体の基板の
一方の面に、入力信号用マイクロストリップ線路と、出
力信号用マイクロストリップ線路と、前記入力信号用マ
イクロストリップ線路と前記出力信号用マイクロストリ
ップ線路に接続された能動素子と、前記基板の他方の面
に前記入力信号用マイクロストリップ線路および前記出
力信号用マイクロストリップ線路に対向した領域を含む
アース用パターンとを有し、前記能動素子に直流電源か
ら直流を供給するために、前記入力信号用マイクロスト
リップ線路又は出力信号用マイクロストリップ線路に接
続される直流供給用マイクロストリップ線路をスルーホ
ールを介して前記基板の他方の面に導き、この他方の面
の前記直流供給用マイクロストリップ線路に、前記入力
信号用マイクロストリップ線路又は前記出力信号用マイ
クロストリップ線路との接続点から高周波信号周波数の
λ／４の奇数倍の位置にトラップ用スタブを接続し、前
記基板の一方の面には、このトラップ用スタブに対向し
た領域を含むアース用パターンを設けたものである。
の本発明に係る高周波処理装置は、マイクロストリップ
線路を用いる高周波処理装置であって、誘電体の基板の
一方の面に、入力信号用マイクロストリップ線路と、出
力信号用マイクロストリップ線路と、前記入力信号用マ
イクロストリップ線路と前記出力信号用マイクロストリ
ップ線路に接続された能動素子と、前記基板の他方の面
に前記入力信号用マイクロストリップ線路および前記出
力信号用マイクロストリップ線路に対向した領域を含む
アース用パターンとを有し、前記能動素子に直流電源か
ら直流を供給するために、前記入力信号用マイクロスト
リップ線路又は出力信号用マイクロストリップ線路に接
続される直流供給用マイクロストリップ線路をスルーホ
ールを介して前記基板の他方の面に導き、この他方の面
の前記直流供給用マイクロストリップ線路に、前記入力
信号用マイクロストリップ線路又は前記出力信号用マイ
クロストリップ線路との接続点から高周波信号周波数の
λ／４の奇数倍の位置にトラップ用スタブを接続し、前
記基板の一方の面には、このトラップ用スタブに対向し
た領域を含むアース用パターンを設けたものである。
【００１２】
【作用】トラップ用パターンは信号用パターンの裏面側
に設け、トラップ用パターンの表面側にはアース用パタ
ーンを配置し、このアース用パターンは基板のいたる所
に配置されるパターンであるため配線パターンの配置設
計の自由度が増す。
に設け、トラップ用パターンの表面側にはアース用パタ
ーンを配置し、このアース用パターンは基板のいたる所
に配置されるパターンであるため配線パターンの配置設
計の自由度が増す。
【００１３】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１乃至図５には本発明を衛星放送受信装置に適用
した場合が示されている。
る。図１乃至図５には本発明を衛星放送受信装置に適用
した場合が示されている。
【００１４】図４には衛星放送受信装置のローノイズコ
ンバータの回路ブロック図が示されている。図４におい
て、プローブ１より入力した高周波信号は５０Ωの特性
線路２を介して高周波増幅部３に導かれており、高周波
増幅部３は３段の高周波アンプＡ1〜Ａ3から成る。この
各高周波アンプＡ1〜Ａ3にそれぞれ本発明が適用され、
詳しい構成は１つの高周波アンプＡ1に例をとって後述
する。
ンバータの回路ブロック図が示されている。図４におい
て、プローブ１より入力した高周波信号は５０Ωの特性
線路２を介して高周波増幅部３に導かれており、高周波
増幅部３は３段の高周波アンプＡ1〜Ａ3から成る。この
各高周波アンプＡ1〜Ａ3にそれぞれ本発明が適用され、
詳しい構成は１つの高周波アンプＡ1に例をとって後述
する。
【００１５】高周波増幅部３の出力はバンドパスフィル
タ４を介してミキサ５に導かれている。ミキサ５にはロ
ーカル発振器６のローカル信号が入力され、ここで高周
波信号が中間周波信号に変換される。
タ４を介してミキサ５に導かれている。ミキサ５にはロ
ーカル発振器６のローカル信号が入力され、ここで高周
波信号が中間周波信号に変換される。
【００１６】この中間周波信号はローパスフィルタ７を
介して中間周波増幅部８に導かれており、中間周波増幅
部８は３段の中間周波アンプＡ4〜Ａ6から成る。中間周
波増幅部８の出力が図示しないＦＭ復調部に導かれてい
ると共にチョーク９を介して電源回路１０に導かれ、こ
の電源回路１０が各回路に電源を供給している。
介して中間周波増幅部８に導かれており、中間周波増幅
部８は３段の中間周波アンプＡ4〜Ａ6から成る。中間周
波増幅部８の出力が図示しないＦＭ復調部に導かれてい
ると共にチョーク９を介して電源回路１０に導かれ、こ
の電源回路１０が各回路に電源を供給している。
【００１７】図５には前記高周波アンプＡ1の回路図が
示されている。図５において、入力高周波信号は５０Ω
の特性線路２を介して能動素子である電界効果トランジ
スタＱのゲート端子に導かれ、このゲート端子にはバイ
アスライン１２を介してマイナスバイアス電源が供給さ
れている。
示されている。図５において、入力高周波信号は５０Ω
の特性線路２を介して能動素子である電界効果トランジ
スタＱのゲート端子に導かれ、このゲート端子にはバイ
アスライン１２を介してマイナスバイアス電源が供給さ
れている。
【００１８】電界効果トランジスタＱのドレイン端子は
５０Ωの特性線路２に接続され、この５０Ωの特性線路
２がコンデンサＣを介して次段側の５０Ωの特性線路２
へ接続されていると共にドレイン端子にはバイアスライ
ン１２を介してプラスバイアス電源が供給されている。
そして、ゲート端子側とドレイン端子側の各バイアスラ
イン１２には５０Ωの特性線路２に対して影響を与えな
いようトラップスタブ１３が接続されている。
５０Ωの特性線路２に接続され、この５０Ωの特性線路
２がコンデンサＣを介して次段側の５０Ωの特性線路２
へ接続されていると共にドレイン端子にはバイアスライ
ン１２を介してプラスバイアス電源が供給されている。
そして、ゲート端子側とドレイン端子側の各バイアスラ
イン１２には５０Ωの特性線路２に対して影響を与えな
いようトラップスタブ１３が接続されている。
【００１９】図１乃至図３には上記した高周波増幅アン
プＡ1の基板１４上の配置図が示されている。図１には
基板１４の上面側が、図２には基板１４の下面側がそれ
ぞれ示されている。図１及び図２において、基板１４は
誘電体にて構成され、この基板１４の上面に電界効果ト
ランジスタＱが配置されている。
プＡ1の基板１４上の配置図が示されている。図１には
基板１４の上面側が、図２には基板１４の下面側がそれ
ぞれ示されている。図１及び図２において、基板１４は
誘電体にて構成され、この基板１４の上面に電界効果ト
ランジスタＱが配置されている。
【００２０】電界効果トランジスタＱのゲート端子及び
ドレイン端子はそれぞれ５０Ωの特性線路２を構成する
信号用パターンである入力用マイクロストリップ線路１
５ａ及び出力用マイクロストリップ線路１５ｂに接続さ
れ、又、ソース端子はアース用パターン１６に接続され
ている。各信号用パターンである１５にはバイアスライ
ン１２を構成するバイアス用パターンである直流供給用
マイクロストリップ線路１７が接続されている。
ドレイン端子はそれぞれ５０Ωの特性線路２を構成する
信号用パターンである入力用マイクロストリップ線路１
５ａ及び出力用マイクロストリップ線路１５ｂに接続さ
れ、又、ソース端子はアース用パターン１６に接続され
ている。各信号用パターンである１５にはバイアスライ
ン１２を構成するバイアス用パターンである直流供給用
マイクロストリップ線路１７が接続されている。
【００２１】このバイアス用パターン１７は図３に詳し
く示すように、基板１４の上面よりスルーホール１８を
介して基板１４の下面へ延び、再びスルーホール１８を
介して基板１４の上面へ戻るよう構成されている。この
各バイアス用パターン１７には基板１４の下面側で、且
つ、信号用パターン（１５ａ，１５ｂ）に対し高周波信
号周波数のλ／４の位置でトラップスタブ１３を構成す
るトラップ用パターン１９がそれぞれ接続されている。
く示すように、基板１４の上面よりスルーホール１８を
介して基板１４の下面へ延び、再びスルーホール１８を
介して基板１４の上面へ戻るよう構成されている。この
各バイアス用パターン１７には基板１４の下面側で、且
つ、信号用パターン（１５ａ，１５ｂ）に対し高周波信
号周波数のλ／４の位置でトラップスタブ１３を構成す
るトラップ用パターン１９がそれぞれ接続されている。
【００２２】前記アース用パターン１６は各トラップ用
パターン１９の上方を横切るよう配置され、各トラップ
用パターン１９はマイクロラインストリップの形態をと
っている。
パターン１９の上方を横切るよう配置され、各トラップ
用パターン１９はマイクロラインストリップの形態をと
っている。
【００２３】シールドケース２０は高周波増幅部３を構
成する前記電界効果トランジスタＱ等を被い、その下端
面の略全周がアース用パターン１６に接触している。
成する前記電界効果トランジスタＱ等を被い、その下端
面の略全周がアース用パターン１６に接触している。
【００２４】上記構成において、バイアス用パターン１
７には信号用パターン（１５ａ，１５ｂ）のλ／４の位
置にトラップ用パターン１９を設けたので、バイアス信
号が高周波信号に対して影響を与えることがない。そし
て、トラップ用パターン１９は基板１４の下面側で上面
側にはいたる所に配置されるアース用パターン１６を配
置すればよいため基板１４の上面側の配線パターンの設
計自由度が増し、高密度化に供する。
７には信号用パターン（１５ａ，１５ｂ）のλ／４の位
置にトラップ用パターン１９を設けたので、バイアス信
号が高周波信号に対して影響を与えることがない。そし
て、トラップ用パターン１９は基板１４の下面側で上面
側にはいたる所に配置されるアース用パターン１６を配
置すればよいため基板１４の上面側の配線パターンの設
計自由度が増し、高密度化に供する。
【００２５】また、従来ではシールドケース２０には孔
２２を設けてシールドケース２０とバイアス用パターン
１７が接触しないよう構成したため孔２２よりローカル
信号等が侵入して性能の劣化の原因になっていた。しか
し、本実施例によれば孔を設ける必要がなく外部としゃ
断できるためローカルリーク抑圧度、イメージ防害特性
の向上になる。又、シールドケース２０の構造も簡単に
なり生産性も向上する。
２２を設けてシールドケース２０とバイアス用パターン
１７が接触しないよう構成したため孔２２よりローカル
信号等が侵入して性能の劣化の原因になっていた。しか
し、本実施例によれば孔を設ける必要がなく外部としゃ
断できるためローカルリーク抑圧度、イメージ防害特性
の向上になる。又、シールドケース２０の構造も簡単に
なり生産性も向上する。
【００２６】さらに、トラップ用パターン１９を図３に
示す如く金属部材２１で被うことが可能であり、このよ
うにすることによって外部としゃ断でき外乱に対して強
くなる。
示す如く金属部材２１で被うことが可能であり、このよ
うにすることによって外部としゃ断でき外乱に対して強
くなる。
【００２７】尚、この実施例では高周波増幅アンプ３に
適用した場合を示したが、本発明は高周波を処理する装
置であれば適用できる。又、この実施例ではトラップ用
パターン１９は信号用パターン１５よりλ／４の位置に
配置したが、λ／４の奇数倍の位置であればよい。
適用した場合を示したが、本発明は高周波を処理する装
置であれば適用できる。又、この実施例ではトラップ用
パターン１９は信号用パターン１５よりλ／４の位置に
配置したが、λ／４の奇数倍の位置であればよい。
【００２８】
【発明の効果】以上述べたように本発明によれば、マイ
クロストリップ線路を用いる高周波処理装置であって、
誘電体の基板の一方の面に、入力信号用マイクロストリ
ップ線路と、出力信号用マイクロストリップ線路と、前
記入力信号用マイクロストリップ線路と前記出力信号用
マイクロストリップ線路に接続された能動素子と、前記
基板の他方の面に前記入力信号用マイクロストリップ線
路および前記出力信号用マイクロストリップ線路に対向
した領域を含むアース用パターンとを有し、前記能動素
子に直流電源から直流を供給するために、前記入力信号
用マイクロストリップ線路又は出力信号用マイクロスト
リップ線路に接続される直流供給用マイクロストリップ
線路をスルーホールを介して前記基板の他方の面に導
き、この他方の面の前記直流供給用マイクロストリップ
線路に、前記入力信号用マイクロストリップ線路又は前
記出力信号用マイクロストリップ線路との接続点から高
周波信号周波数のλ／４の奇数倍の位置にトラップ用ス
タブを接続し、前記基板の一方の面には、このトラップ
用スタブに対向した領域を含むアース用パターンを設け
たので、基板の配線パターンの設計自由度が増すため基
板の高密度化になり高誘電体の基板を用いて小型化に供
するという効果を奏する。
クロストリップ線路を用いる高周波処理装置であって、
誘電体の基板の一方の面に、入力信号用マイクロストリ
ップ線路と、出力信号用マイクロストリップ線路と、前
記入力信号用マイクロストリップ線路と前記出力信号用
マイクロストリップ線路に接続された能動素子と、前記
基板の他方の面に前記入力信号用マイクロストリップ線
路および前記出力信号用マイクロストリップ線路に対向
した領域を含むアース用パターンとを有し、前記能動素
子に直流電源から直流を供給するために、前記入力信号
用マイクロストリップ線路又は出力信号用マイクロスト
リップ線路に接続される直流供給用マイクロストリップ
線路をスルーホールを介して前記基板の他方の面に導
き、この他方の面の前記直流供給用マイクロストリップ
線路に、前記入力信号用マイクロストリップ線路又は前
記出力信号用マイクロストリップ線路との接続点から高
周波信号周波数のλ／４の奇数倍の位置にトラップ用ス
タブを接続し、前記基板の一方の面には、このトラップ
用スタブに対向した領域を含むアース用パターンを設け
たので、基板の配線パターンの設計自由度が増すため基
板の高密度化になり高誘電体の基板を用いて小型化に供
するという効果を奏する。
【図１】基板の上面側の配置を示す図（実施例）。
【図２】基板の下面側の配置を示す図（実施例）。
【図３】図１のＡ−Ａ線断面図（実施例）。
【図４】衛星放送受信装置のローノイズコンバータの回
路ブロック図（実施例）。
路ブロック図（実施例）。
【図５】高周波増幅アンプの回路図（実施例）。
【図６】基板の上面側を示す斜視図（従来例）。
１４…基板、１５…信号用パターン、１６…アース用パ
ターン、１７…バイアス用パターン（伝送用パター
ン）、１８…スルーホール、１９…トラップ用パター
ン。
ターン、１７…バイアス用パターン（伝送用パター
ン）、１８…スルーホール、１９…トラップ用パター
ン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｈ (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/00 H01P 1/203 H01P 3/08 H03F 3/60 H05K 1/02 H05K 1/11
Claims (1)
- 【請求項１】 マイクロストリップ線路を用いる高周波
処理装置であって、 誘電体の基板の一方の面に、入力信号用マイクロストリ
ップ線路と、出力信号用マイクロストリップ線路と、前
記入力信号用マイクロストリップ線路と前記出力信号用
マイクロストリップ線路に接続された能動素子と、 前記基板の他方の面に前記入力信号用マイクロストリッ
プ線路および前記出力信号用マイクロストリップ線路に
対向した領域を含むアース用パターンとを有し、 前記能動素子に直流電源から直流を供給するために、前
記入力信号用マイクロストリップ線路又は出力信号用マ
イクロストリップ線路に接続される直流供給用マイクロ
ストリップ線路をスルーホールを介して前記基板の他方
の面に導き、 この他方の面の前記直流供給用マイクロストリップ線路
に、前記入力信号用マイクロストリップ線路又は前記出
力信号用マイクロストリップ線路との接続点から高周波
信号周波数のλ／４の奇数倍の位置にトラップ用スタブ
を接続し、 前記基板の一方の面には、このトラップ用スタブに対向
した領域を含むアース用パターンを設けたことを特徴と
する高周波処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09248991A JP3160929B2 (ja) | 1991-04-24 | 1991-04-24 | 高周波処理装置 |
| US07/868,242 US5248950A (en) | 1991-04-24 | 1992-04-14 | High frequency signal processing apparatus with biasing arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09248991A JP3160929B2 (ja) | 1991-04-24 | 1991-04-24 | 高周波処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04323901A JPH04323901A (ja) | 1992-11-13 |
| JP3160929B2 true JP3160929B2 (ja) | 2001-04-25 |
Family
ID=14055715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09248991A Expired - Lifetime JP3160929B2 (ja) | 1991-04-24 | 1991-04-24 | 高周波処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5248950A (ja) |
| JP (1) | JP3160929B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053508A (ja) * | 1999-08-17 | 2001-02-23 | Hitachi Kokusai Electric Inc | 高周波回路部品の実装構造 |
| EP1236240A1 (en) | 1999-11-04 | 2002-09-04 | Paratek Microwave, Inc. | Microstrip tunable filters tuned by dielectric varactors |
| JP5178476B2 (ja) * | 2008-07-29 | 2013-04-10 | 京セラ株式会社 | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
| JP4990310B2 (ja) * | 2009-02-27 | 2012-08-01 | 日本放送協会 | アンテナ装置 |
| DE102010035453A1 (de) | 2010-08-26 | 2012-03-01 | Conti Temic Microelectronic Gmbh | Mehrebenenleiterplatte für Hochfrequenz-Anwendungen |
| JP6169395B2 (ja) | 2012-08-27 | 2017-07-26 | 株式会社トーキン | 共振器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1105574A (en) * | 1978-08-31 | 1981-07-21 | William D. Cornish | Broadband microwave frequency divider for division by numbers greater than two |
| FR2445036A1 (fr) * | 1978-12-22 | 1980-07-18 | Thomson Csf | Dephaseur hyperfrequence a diodes et antenne a balayage electronique comportant un tel dephaseur |
| US4801905A (en) * | 1987-04-23 | 1989-01-31 | Hewlett-Packard Company | Microstrip shielding system |
-
1991
- 1991-04-24 JP JP09248991A patent/JP3160929B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-14 US US07/868,242 patent/US5248950A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5248950A (en) | 1993-09-28 |
| JPH04323901A (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805023A (en) | High frequency amplifier, receiver, and transmitter system | |
| US4504796A (en) | Microwave circuit apparatus | |
| JPS62216409A (ja) | アンテナ装置 | |
| JP3160929B2 (ja) | 高周波処理装置 | |
| US4491809A (en) | Matching circuit for a pre-amplifier of SHF band television signal receiver | |
| JPH09289421A (ja) | 高周波用電力増幅器 | |
| US6459339B1 (en) | High-frequency circuit | |
| JPH03218102A (ja) | インターデジタルフィルタ | |
| JPS6121880Y2 (ja) | ||
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JP3064939B2 (ja) | 高周波増幅器 | |
| JP2951161B2 (ja) | スイッチマトリクス | |
| JPS6266705A (ja) | コンバ−タ | |
| JPH054342Y2 (ja) | ||
| JPH1093019A (ja) | モノリシックマイクロ波集積回路 | |
| JPH03218101A (ja) | インターデジタルフィルタ | |
| JP2518544B2 (ja) | マイクロ波集積回路 | |
| JP2814247B2 (ja) | 高周波増幅装置 | |
| JP2003257988A (ja) | トランジスタ回路および通信装置 | |
| JPH04207705A (ja) | マイクロ波増幅回路 | |
| JP3402795B2 (ja) | 半導体装置 | |
| JPS63187802A (ja) | 結合回路 | |
| JPH0720019B2 (ja) | 周波数変換回路 | |
| JPH02274016A (ja) | テレビジョンチューナの高周波増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |