JPH02274016A - テレビジョンチューナの高周波増幅回路 - Google Patents
テレビジョンチューナの高周波増幅回路Info
- Publication number
- JPH02274016A JPH02274016A JP9571789A JP9571789A JPH02274016A JP H02274016 A JPH02274016 A JP H02274016A JP 9571789 A JP9571789 A JP 9571789A JP 9571789 A JP9571789 A JP 9571789A JP H02274016 A JPH02274016 A JP H02274016A
- Authority
- JP
- Japan
- Prior art keywords
- partition plate
- high frequency
- circuit board
- printed circuit
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005192 partition Methods 0.000 claims abstract description 27
- 230000003321 amplification Effects 0.000 claims abstract description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 13
- 230000009977 dual effect Effects 0.000 abstract description 14
- 230000037431 insertion Effects 0.000 abstract description 8
- 238000003780 insertion Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 7
- 238000005476 soldering Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Structure Of Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、銅箔パターンを両面に有するプリント基板に
所要電子部品を組み込んだ形式のテレビジョンチューナ
の高周波増幅回路に関するものである。
所要電子部品を組み込んだ形式のテレビジョンチューナ
の高周波増幅回路に関するものである。
従来の技術
第４図、第６図において、１は高周波増幅用トランジス
タとして用いたデュアルゲー） ＭＯＳＦＥＴ、２は裏
仕切板、３は表仕切板、４はプリント基板、６は第２ゲ
ート、７は第１ゲート、８はンース９はドレイ／、１Ｑ
はコイル、１１．１２はアースパターン １３．１４は
プリント基板４の孔である。すなわち第４図はコイル１
０等の部品挿入側からプリント基板４を見た図を示し、
デュアルゲー）ＭＯＳＦＥＴ１の入出力シールド用とし
て表仕切板３が用いられ、その表仕切板３の一部はプリ
ント基板４の孔１３．１４に挿入され、部品挿入側と反
対面のアースパターン１１．１２とノ・ンダ付けにより
接続される。また裏仕切板２もアースパターン１１．１
２にノ・ンダ付けにより接続され、これによりデュアル
ゲー）ＭＯＳＦＥＴ１の入力部（６，７）と出力部（８
，９）は１表仕切板３と裏仕切板２によりシールドされ
ている。
タとして用いたデュアルゲー） ＭＯＳＦＥＴ、２は裏
仕切板、３は表仕切板、４はプリント基板、６は第２ゲ
ート、７は第１ゲート、８はンース９はドレイ／、１Ｑ
はコイル、１１．１２はアースパターン １３．１４は
プリント基板４の孔である。すなわち第４図はコイル１
０等の部品挿入側からプリント基板４を見た図を示し、
デュアルゲー）ＭＯＳＦＥＴ１の入出力シールド用とし
て表仕切板３が用いられ、その表仕切板３の一部はプリ
ント基板４の孔１３．１４に挿入され、部品挿入側と反
対面のアースパターン１１．１２とノ・ンダ付けにより
接続される。また裏仕切板２もアースパターン１１．１
２にノ・ンダ付けにより接続され、これによりデュアル
ゲー）ＭＯＳＦＥＴ１の入力部（６，７）と出力部（８
，９）は１表仕切板３と裏仕切板２によりシールドされ
ている。
発明が解決しようとする課題
このような従来の構造を有するテレビジョンチューナの
高周波増幅回路では、デュアルゲートＭＯ３ＦＥＴ１の
入力部と出力部が表仕切板３と、裏仕切板２でシールド
していたが、そのシールドが今だ不十分であったので、
入力部から出力部への漏れ成分が大きくなり、各種問題
のあるものであった。
高周波増幅回路では、デュアルゲートＭＯ３ＦＥＴ１の
入力部と出力部が表仕切板３と、裏仕切板２でシールド
していたが、そのシールドが今だ不十分であったので、
入力部から出力部への漏れ成分が大きくなり、各種問題
のあるものであった。
本発明はこのような問題点を解決するもので。
入力部と出力部のシールドを高めることを目的とするも
のである。
のである。
課題を解決するだめの手段
そしてこの目的を達成するため本発明は、プリント基板
の一面側に固定した高周波増幅用トランジスタに対応す
るプリント基板の他面側にアースパターンを設け、この
アースパターンに前記プリント基板の一面と他面の仕切
板を電気的に接続したものである。
の一面側に固定した高周波増幅用トランジスタに対応す
るプリント基板の他面側にアースパターンを設け、この
アースパターンに前記プリント基板の一面と他面の仕切
板を電気的に接続したものである。
作用
この構造によって、テレビジョンチューナの高周波増幅
回路に用いた高周波増幅用トランジスタの入力部と出力
部のシールド効果を高める事ができ、これによりお互い
の干渉を減らす事になり、各種問題点の発生しないもの
となる。
回路に用いた高周波増幅用トランジスタの入力部と出力
部のシールド効果を高める事ができ、これによりお互い
の干渉を減らす事になり、各種問題点の発生しないもの
となる。
実施例
第１図、第２図において、１は高周波増幅用トランジス
タとして用いたデュアルゲートＭＯ８ＦＥＴ、２は裏仕
切板、３は表仕切板、４はプリント基板、６はアースパ
ターン ６は第２ゲート、アは第１ゲート、８はソース
、９はドレイン、１Ｑはコイル １１．１２はアースパ
ターン １３．１４はプリント基板４の孔 １５．１６
はスルーホールである。
タとして用いたデュアルゲートＭＯ８ＦＥＴ、２は裏仕
切板、３は表仕切板、４はプリント基板、６はアースパ
ターン ６は第２ゲート、アは第１ゲート、８はソース
、９はドレイン、１Ｑはコイル １１．１２はアースパ
ターン １３．１４はプリント基板４の孔 １５．１６
はスルーホールである。
すなわち第１図は、コイル１０等の部品挿入側からプリ
ント基板４を見た図を示し、高周波増幅用トランジスタ
として用いたデュアルゲートＭＯ８ＦＥＴ１０入出力シ
ールド用として表仕切板３が立設され、その表仕切板３
の一部はプリント基板４の孔１３．１４に挿入され、部
品挿入側と反対面のアースパターン１１．１２とノ１ン
ダ付けにより接続されている。さらに部品挿入側と反対
面に設けたデュアルゲー）ＭＯ８ＦＥ’ｒ＋の端子であ
るドレイン９、第２ゲート６、第１ゲート了ンース８は
この面のプリント基板４の導電パターンに電気的に接続
されている。さらにこのプリント基板４の部品挿入側に
設けるアースパターン５はこの第１図と第２図のごとく
前記デュアルゲー）ＭＯ３ＦＥＴ１のドレイン９、ソー
ス８と第２ゲート６、第１ゲート７との中間に対応する
部分を通って両者を左右に分離している。さらにアース
パターン２６とアースパターン１１．１２とはそれぞれ
スルーホール１５．１６により電気的に接続されている
。
ント基板４を見た図を示し、高周波増幅用トランジスタ
として用いたデュアルゲートＭＯ８ＦＥＴ１０入出力シ
ールド用として表仕切板３が立設され、その表仕切板３
の一部はプリント基板４の孔１３．１４に挿入され、部
品挿入側と反対面のアースパターン１１．１２とノ１ン
ダ付けにより接続されている。さらに部品挿入側と反対
面に設けたデュアルゲー）ＭＯ８ＦＥ’ｒ＋の端子であ
るドレイン９、第２ゲート６、第１ゲート了ンース８は
この面のプリント基板４の導電パターンに電気的に接続
されている。さらにこのプリント基板４の部品挿入側に
設けるアースパターン５はこの第１図と第２図のごとく
前記デュアルゲー）ＭＯ３ＦＥＴ１のドレイン９、ソー
ス８と第２ゲート６、第１ゲート７との中間に対応する
部分を通って両者を左右に分離している。さらにアース
パターン２６とアースパターン１１．１２とはそれぞれ
スルーホール１５．１６により電気的に接続されている
。
また裏仕切板２もデュアルゲ−１−Ｍ０３ＦＥＴ１の左
右を分離するごとく立設され、これもシールド用アース
パターン６と電気的に接続されている。
右を分離するごとく立設され、これもシールド用アース
パターン６と電気的に接続されている。
これらによりデュアルゲートＭＯ８ＦＸＴ１の入力部と
出力部は表仕切板３と裏仕切板２とアースパターン６に
よりシールド効果をもたせる事ができる。
出力部は表仕切板３と裏仕切板２とアースパターン６に
よりシールド効果をもたせる事ができる。
第３図は、本発明の他の実施例を示すものである。この
実施例では表仕切板３と端子板１７が・・ンダ等により
接続されており、端子板１７には貫通型コンデンサ１８
が挿入されて半田付されている。そしてこの貫通型コン
デンサ１８のリード部はパターンランド１９に半田付さ
れ、さらにそのパターンランド１９と部品挿入側のパタ
ーンランド２０とはスルーホール１６により電気的に接
続されている。さらに部品挿入側に設けたアースパター
ン２６は、デュアルゲートＭＯ３ＦＸＴ１のドレイン９
、ソース８と第２ゲート６、第１ゲート７との中間を通
り、さらにこれにバイパスコンデンサ２１を介してパタ
ーンランド２０が半田付され、接地されている。
実施例では表仕切板３と端子板１７が・・ンダ等により
接続されており、端子板１７には貫通型コンデンサ１８
が挿入されて半田付されている。そしてこの貫通型コン
デンサ１８のリード部はパターンランド１９に半田付さ
れ、さらにそのパターンランド１９と部品挿入側のパタ
ーンランド２０とはスルーホール１６により電気的に接
続されている。さらに部品挿入側に設けたアースパター
ン２６は、デュアルゲートＭＯ３ＦＸＴ１のドレイン９
、ソース８と第２ゲート６、第１ゲート７との中間を通
り、さらにこれにバイパスコンデンサ２１を介してパタ
ーンランド２０が半田付され、接地されている。
第６図は利得制御の減衰特性を示し、人は従来例、Ｂは
本発明の実施例を示している。これは、ＡＧＯピンチオ
フ電圧による利得制御量が改善され、テレビジョンチュ
ーナとして最大減衰量が十分確保できている事を表わし
ており、テレビジョンの画像Ｓ／Ｎが向上するものとな
る。
本発明の実施例を示している。これは、ＡＧＯピンチオ
フ電圧による利得制御量が改善され、テレビジョンチュ
ーナとして最大減衰量が十分確保できている事を表わし
ており、テレビジョンの画像Ｓ／Ｎが向上するものとな
る。
第７図は、テレビジョンチューナの入力選択度特性を示
し、人は従来例、Ｂは本発明の実施例を示している。第
７図において、特に高い周波数の入力部から出力部への
漏れ成分が減少した事を表わしている。
し、人は従来例、Ｂは本発明の実施例を示している。第
７図において、特に高い周波数の入力部から出力部への
漏れ成分が減少した事を表わしている。
第８図は局部発振回路より、ＡＮＴ端子へ漏れ出る信号
量を示し、ムは従来例、Ｂは本発明の実施例を示し、Ａ
ＮＴ端子へ漏れ出る信号量が低減された事を表わしてい
る。これにより他のテレビジョン、ＶＴＲにビート妨害
等をおよぼす事を減少させることができる。
量を示し、ムは従来例、Ｂは本発明の実施例を示し、Ａ
ＮＴ端子へ漏れ出る信号量が低減された事を表わしてい
る。これにより他のテレビジョン、ＶＴＲにビート妨害
等をおよぼす事を減少させることができる。
発明の効果
以上の様に、本発明によれば、プリント基板の両面の仕
切板とアースパターンにより高周波増幅用トランジスタ
の入力部と出力部のシールド効果をもたせるので、入力
部と出力部の漏れによる問題のないものとなる。
切板とアースパターンにより高周波増幅用トランジスタ
の入力部と出力部のシールド効果をもたせるので、入力
部と出力部の漏れによる問題のないものとなる。
第１図、第２図は本発明の一実施例による。テレビジョ
ンチューナの高周波増幅回路の平面図と第１図のロー■
′の断面図、第３図は本発明の他の実施例の平面図、第
４図、第６図は従来例の平面図と第４図ｖ−ｙ’断面図
、第６図〜第８図はテレビジョンチューナの特性図であ
る。 １・・・・・デュアルゲートＭＯ８ＦＥＴ、２・・・・
・・裏仕切板、３・・・・・・表仕切板、４・・・・・
・プリント基板、６°゛°°゛アースパターン、６・・
・・・・第２ゲート、７・・・・・・第１ゲート、８・
・・・・・ソース、９・・・、・、ドレイン、１０・・
・・・・コイル、１１．１２・旧・・アースパターン、
１３゜１４・・・・・・プリント基板の孔、１５．１６
・・・・・・スルーホール。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第３
図 ９−ｍ−ドレイン 第 図 第 図 第 図 第 図
ンチューナの高周波増幅回路の平面図と第１図のロー■
′の断面図、第３図は本発明の他の実施例の平面図、第
４図、第６図は従来例の平面図と第４図ｖ−ｙ’断面図
、第６図〜第８図はテレビジョンチューナの特性図であ
る。 １・・・・・デュアルゲートＭＯ８ＦＥＴ、２・・・・
・・裏仕切板、３・・・・・・表仕切板、４・・・・・
・プリント基板、６°゛°°゛アースパターン、６・・
・・・・第２ゲート、７・・・・・・第１ゲート、８・
・・・・・ソース、９・・・、・、ドレイン、１０・・
・・・・コイル、１１．１２・旧・・アースパターン、
１３゜１４・・・・・・プリント基板の孔、１５．１６
・・・・・・スルーホール。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第３
図 ９−ｍ−ドレイン 第 図 第 図 第 図 第 図
Claims (1)
- 高周波増幅用トランジスタをプリント基板の一面側に固
定し、この高周波増幅用トランジスタに対応するプリン
ト基板の他面側にアースパターンを設け、さらに前記高
周波増幅用トランジスタの入力部と出力部を分離するご
とくこの高周波増幅用トランジスタ入力部と出力部間の
前記プリント基板の一面側と他面側に仕切板を立設し、
これらの仕切板を前記アースパターンに電気的に接続し
たテレビジョンチューナの高周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9571789A JPH02274016A (ja) | 1989-04-14 | 1989-04-14 | テレビジョンチューナの高周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9571789A JPH02274016A (ja) | 1989-04-14 | 1989-04-14 | テレビジョンチューナの高周波増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02274016A true JPH02274016A (ja) | 1990-11-08 |
Family
ID=14145233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9571789A Pending JPH02274016A (ja) | 1989-04-14 | 1989-04-14 | テレビジョンチューナの高周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02274016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0876088A2 (en) * | 1997-05-02 | 1998-11-04 | NEC Corporation | Semiconductor microwave amplifier |
-
1989
- 1989-04-14 JP JP9571789A patent/JPH02274016A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0876088A2 (en) * | 1997-05-02 | 1998-11-04 | NEC Corporation | Semiconductor microwave amplifier |
| EP0876088A3 (en) * | 1997-05-02 | 1999-10-27 | NEC Corporation | Semiconductor microwave amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60034421T2 (de) | Isolator mit eingebauter leistungsverstärker | |
| JP3265669B2 (ja) | プリント基板 | |
| KR100275242B1 (ko) | 텔레비젼 튜너_ | |
| JP2891299B2 (ja) | 半導体マイクロ波増幅器 | |
| JPS6235280B2 (ja) | ||
| JPH02274016A (ja) | テレビジョンチューナの高周波増幅回路 | |
| JPS62142422A (ja) | フイルタ装置 | |
| JP3160929B2 (ja) | 高周波処理装置 | |
| JP3277979B2 (ja) | 電磁気的結合の遮蔽構造 | |
| JPS6121880Y2 (ja) | ||
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JPH069338B2 (ja) | 中間周波信号処理回路 | |
| FI89230C (fi) | Ferritkomponent foer montering pao ett moensterkort samt elektrisk krets | |
| JPH0110957Y2 (ja) | ||
| JP2002246705A (ja) | 回路基板装置 | |
| JP2819847B2 (ja) | パターン構造 | |
| JPH05243782A (ja) | 多層プリント基板 | |
| JPS6178193A (ja) | テレビジヨンチユ−ナの高周波増巾回路 | |
| JPH0129856Y2 (ja) | ||
| JPH054342Y2 (ja) | ||
| JPH0631198U (ja) | シールド機構 | |
| JPS61244098A (ja) | 電子チユ−ナ | |
| JPH0215402Y2 (ja) | ||
| JPH0685511A (ja) | 広帯域結合回路の実装構造 | |
| JPH05235679A (ja) | 回路基板 |