JP3145773B2 - 画像形成装置を制御するｃｐｕの暴走検知方法 - Google Patents
画像形成装置を制御するｃｐｕの暴走検知方法Info
- Publication number
- JP3145773B2 JP3145773B2 JP07424692A JP7424692A JP3145773B2 JP 3145773 B2 JP3145773 B2 JP 3145773B2 JP 07424692 A JP07424692 A JP 07424692A JP 7424692 A JP7424692 A JP 7424692A JP 3145773 B2 JP3145773 B2 JP 3145773B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- subroutine
- timer
- interrupt
- runaway detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ウォッチドッグタイマ
が接続された画像形成装置を制御するＣＰＵの暴走検知
方法に関する。
が接続された画像形成装置を制御するＣＰＵの暴走検知
方法に関する。
【０００２】
【従来の技術】ＣＰＵの暴走を監視する方法にウオッチ
ドッグタイマを使用する方法がある。
ドッグタイマを使用する方法がある。
【０００３】このウオッチドッグタイマは、通常、リト
リガが可能なタイマで構成され、トリガされてから一定
時間再トリガなしに経過するとＣＰＵに対しリセット信
号を出す。ＣＰＵは、このウオッチドッグタイマに対し
て同タイマがタイムアップする前にリセット信号を送っ
てリトリガさせる。このように、ウオッチドッグタイマ
がタイムアップする一定の期間以内に毎回リセット信号
を同タイマに対して出す必要があるために、そのための
サブルーチンはＣＰＵ暴走検知サブルーチンとして繰り
返し循環的に実行されるメインルーチン内に設定されて
いる。
リガが可能なタイマで構成され、トリガされてから一定
時間再トリガなしに経過するとＣＰＵに対しリセット信
号を出す。ＣＰＵは、このウオッチドッグタイマに対し
て同タイマがタイムアップする前にリセット信号を送っ
てリトリガさせる。このように、ウオッチドッグタイマ
がタイムアップする一定の期間以内に毎回リセット信号
を同タイマに対して出す必要があるために、そのための
サブルーチンはＣＰＵ暴走検知サブルーチンとして繰り
返し循環的に実行されるメインルーチン内に設定されて
いる。
【０００４】
【発明が解決しようとする課題】しかし、このような単
純な暴走検知方法では、正常時において適宜実行される
べき割り込みサブルーチンが何らかのＣＰＵ側のトラブ
ルにより正常に実行されない場合には、その異常状態
（暴走状態）を検知できないという問題がある。
純な暴走検知方法では、正常時において適宜実行される
べき割り込みサブルーチンが何らかのＣＰＵ側のトラブ
ルにより正常に実行されない場合には、その異常状態
（暴走状態）を検知できないという問題がある。
【０００５】特に、上記適宜実行されるべき割り込みサ
ブルーチンが複写機のコピーランプや定着部の制御を行
うサブルーチンである場合、このような異常状態を検知
できないとなると火災発生など非常事態を起こしてしま
う可能性がある。
ブルーチンが複写機のコピーランプや定着部の制御を行
うサブルーチンである場合、このような異常状態を検知
できないとなると火災発生など非常事態を起こしてしま
う可能性がある。
【０００６】本発明の目的は、画像形成装置を制御する
ＣＰＵの暴走検知をより簡単な構成で確実にする方法を
提供することにある。
ＣＰＵの暴走検知をより簡単な構成で確実にする方法を
提供することにある。
【０００７】
【課題を解決するための手段】本発明は、繰り返し実行
されるメインルーチンの途中にＣＰＵ暴走検知サブルー
チンと高電力負荷を制御するための負荷制御サブルーチ
ンがそれぞれ設定され、且つ一定時間毎にタイマ割込み
を実行し、カウントアップ処理を行うために共通に用い
られるタイマ割込サブルーチンを備え、該ＣＰＵ暴走検
知サブルーチンは実行される毎にウオッチドッグタイマ
にリセット信号を出す画像形成装置を制御するＣＰＵの
暴走検知方法において、高電力負荷を所定時間通電する
ためのタイマ割込が発生した際、上記タイマ割込サブル
ーチンにおいて、タイマカウントアップ処理が正常に行
われたことを示すフラグ情報をセットすると共に、前記
ＣＰＵ暴走検知サブルーチンは、前記フラグ情報がセッ
トされたことを確認した上で前記リセット信号を出すと
共に、上記フラグ情報をリセットすることを特徴とす
る。
されるメインルーチンの途中にＣＰＵ暴走検知サブルー
チンと高電力負荷を制御するための負荷制御サブルーチ
ンがそれぞれ設定され、且つ一定時間毎にタイマ割込み
を実行し、カウントアップ処理を行うために共通に用い
られるタイマ割込サブルーチンを備え、該ＣＰＵ暴走検
知サブルーチンは実行される毎にウオッチドッグタイマ
にリセット信号を出す画像形成装置を制御するＣＰＵの
暴走検知方法において、高電力負荷を所定時間通電する
ためのタイマ割込が発生した際、上記タイマ割込サブル
ーチンにおいて、タイマカウントアップ処理が正常に行
われたことを示すフラグ情報をセットすると共に、前記
ＣＰＵ暴走検知サブルーチンは、前記フラグ情報がセッ
トされたことを確認した上で前記リセット信号を出すと
共に、上記フラグ情報をリセットすることを特徴とす
る。
【０００８】
【作用】繰り返し循環的に実行されるメインルーチンの
途中にはＣＰＵ暴走検知サブルーチンが設定されている
ために、このＣＰＵ暴走検知サブルーチンが毎回実行さ
れる時間間隔のうち最大の時間よりもウオッチドッグタ
イマのタイマ時間が長く設定されている。従って、ＣＰ
Ｕの暴走によってメインルーチンが走らなくなればＣＰ
Ｕ暴走検知サブルーチンが実行されなくなるためにウオ
ッチドッグタイマに対するリセット信号が出されなくな
って、同タイマがタイムアップする。すなわちＣＰＵに
対してウオッチドッグタイマよりリセット信号が出さ
れ、ＣＰＵはリセットされて全ての負荷が停止する。一
方、メインルーチンが繰り返し実行されている正常時に
おいても、通常は、所定の割込サブルーチンが適宜実行
されている。例えば、一定の時間間隔毎に実行されるタ
イマ割り込みサブルーチンがそれである。ＣＰＵの暴走
は必ずしもメインルーチンに影響を及ぼすだけではな
く、このタイマ割込サブルーチンなど一部のサブルーチ
ンに対してのみ影響を及ぼす場合がある。従って、この
ような割込サブルーチンだけがＣＰＵの暴走によって実
行されない場合には、上記のＣＰＵ暴走検知サブルーチ
ンだけでは暴走状態を検知することはできない。そこ
で、ＣＰＵ暴走検知サブルーチンに上記割込サブルーチ
ンが正常に実行されていることを確認するステップを含
ませ、これを確認したうえでウオッチドッグタイマに対
してリセット信号を出すようにしている。このようにす
ることで、メインルーチンが正常に走らなくなった場合
はもちろん、正常時において適宜実行されるべき割込サ
ブルーチンが正常に実行されなくなった場合も検知する
ことができる。
途中にはＣＰＵ暴走検知サブルーチンが設定されている
ために、このＣＰＵ暴走検知サブルーチンが毎回実行さ
れる時間間隔のうち最大の時間よりもウオッチドッグタ
イマのタイマ時間が長く設定されている。従って、ＣＰ
Ｕの暴走によってメインルーチンが走らなくなればＣＰ
Ｕ暴走検知サブルーチンが実行されなくなるためにウオ
ッチドッグタイマに対するリセット信号が出されなくな
って、同タイマがタイムアップする。すなわちＣＰＵに
対してウオッチドッグタイマよりリセット信号が出さ
れ、ＣＰＵはリセットされて全ての負荷が停止する。一
方、メインルーチンが繰り返し実行されている正常時に
おいても、通常は、所定の割込サブルーチンが適宜実行
されている。例えば、一定の時間間隔毎に実行されるタ
イマ割り込みサブルーチンがそれである。ＣＰＵの暴走
は必ずしもメインルーチンに影響を及ぼすだけではな
く、このタイマ割込サブルーチンなど一部のサブルーチ
ンに対してのみ影響を及ぼす場合がある。従って、この
ような割込サブルーチンだけがＣＰＵの暴走によって実
行されない場合には、上記のＣＰＵ暴走検知サブルーチ
ンだけでは暴走状態を検知することはできない。そこ
で、ＣＰＵ暴走検知サブルーチンに上記割込サブルーチ
ンが正常に実行されていることを確認するステップを含
ませ、これを確認したうえでウオッチドッグタイマに対
してリセット信号を出すようにしている。このようにす
ることで、メインルーチンが正常に走らなくなった場合
はもちろん、正常時において適宜実行されるべき割込サ
ブルーチンが正常に実行されなくなった場合も検知する
ことができる。
【０００９】
【実施例】図１は本発明に係る異常検知方法が実施され
るマイクロコンピュータのブロック図である。この例で
は、マイクロコンピュータは電子写真複写機を制御する
ものとしている。
るマイクロコンピュータのブロック図である。この例で
は、マイクロコンピュータは電子写真複写機を制御する
ものとしている。
【００１０】マイクロコンピュータはＣＰＵ１０、ＲＯ
Ｍ１１、ＲＡＭ１２、割込コントローラ１６、ウオッチ
ドッグタイマ１７および汎用のタイマ１８とで構成され
ている。割込コントローラ１６はウオッチドッグタイマ
１７のタイムアップ信号及びタイマ１８のタイムアップ
信号を受け、ＣＰＵ１０に対し割込信号とともに割込ア
ドレスを与える。また、ＣＰＵ１０はウオッチドッグタ
イマ１７に対してタイマリセット信号を出力し、タイマ
１８に対してはタイマ時間セット信号を出力する。ＣＰ
Ｕ１０からの制御信号はＩ／Ｏ１３を介してドライバ１
４に出力され、また、入力データは入力用ＩＣ１５から
上記Ｉ／Ｏ１３を介してＣＰＵ１０に入力される。ドラ
イバ１４にはクラッチ，ソレノイドなどの他、ヒータラ
ンプや露光ランプの各々の駆動部が接続されている。入
力用ＩＣ１５には各種センサからの情報、例えば用紙サ
イズ、用紙の搬送経路に配置されている搬送スイッチな
どからの情報が入力する。
Ｍ１１、ＲＡＭ１２、割込コントローラ１６、ウオッチ
ドッグタイマ１７および汎用のタイマ１８とで構成され
ている。割込コントローラ１６はウオッチドッグタイマ
１７のタイムアップ信号及びタイマ１８のタイムアップ
信号を受け、ＣＰＵ１０に対し割込信号とともに割込ア
ドレスを与える。また、ＣＰＵ１０はウオッチドッグタ
イマ１７に対してタイマリセット信号を出力し、タイマ
１８に対してはタイマ時間セット信号を出力する。ＣＰ
Ｕ１０からの制御信号はＩ／Ｏ１３を介してドライバ１
４に出力され、また、入力データは入力用ＩＣ１５から
上記Ｉ／Ｏ１３を介してＣＰＵ１０に入力される。ドラ
イバ１４にはクラッチ，ソレノイドなどの他、ヒータラ
ンプや露光ランプの各々の駆動部が接続されている。入
力用ＩＣ１５には各種センサからの情報、例えば用紙サ
イズ、用紙の搬送経路に配置されている搬送スイッチな
どからの情報が入力する。
【００１１】図２〜図５は、ＲＯＭ１１に記憶されてい
る制御ルーチンを示している。図２はメイン（通常）ル
ーチンである。このメインルーチンは、入出力制御を行
うサブルーチンステップを含む合計７つ（Ｓ１〜Ｓ７ま
で）のサブルーチンを含み、さらに暴走検知制御サブル
ーチンＳ８を含んでいる。このＳ１〜Ｓ８までの各サブ
ルーチンは繰り返して循環的に実行されていく。
る制御ルーチンを示している。図２はメイン（通常）ル
ーチンである。このメインルーチンは、入出力制御を行
うサブルーチンステップを含む合計７つ（Ｓ１〜Ｓ７ま
で）のサブルーチンを含み、さらに暴走検知制御サブル
ーチンＳ８を含んでいる。このＳ１〜Ｓ８までの各サブ
ルーチンは繰り返して循環的に実行されていく。
【００１２】ここで、図１におけるＣＰＵ１０の割込動
作について説明する。割込のモードには、ノンマスカブ
ル割込モードとマスカブル割込モードがある。ノンマス
カブル割込モードは割込要求が発生すると必ずその割込
ルーチンへブランチするモードであり、マスカブル割込
モードとは割込の制御フラグによって割込要求が発生し
てもその許可／禁止状態で割込ルーチンへブランチする
か否かコントロールできるモードである。前者のノンマ
スカブル割込には、ウオッチドッグタイマ割込があり、
後者のマスカブル割込にはタイマ割込がある。図１にお
いてウオッチドッグタイマ１７による割込はノンマスカ
ブル割込であり、タイマ１８による割込はマスカブル割
込である。このようにウオッチドッグタイマに１７によ
る割込はノンマスカブル割込であるために、ＣＰＵの暴
走によって図２に示すメインルーチンが正常に流れなく
なった場合にはＣＰＵ１０に対し確実にリセット信号が
送られることなるが、タイマ１８による割込はマスカブ
ル割込であるために、もしＣＰＵ１０が暴走し割込の制
御フラグが禁止状態となれば、メインルーチンが正常に
流れていてもタイマ１８からの割込は受け付けられなく
なってしまう。本実施例では、図３，図４のサブルーチ
ンを設定することによりこのような問題を解決し、マス
カブル割込が正常に受け付られないような暴走が生じた
場合も、検知できるようにしている。
作について説明する。割込のモードには、ノンマスカブ
ル割込モードとマスカブル割込モードがある。ノンマス
カブル割込モードは割込要求が発生すると必ずその割込
ルーチンへブランチするモードであり、マスカブル割込
モードとは割込の制御フラグによって割込要求が発生し
てもその許可／禁止状態で割込ルーチンへブランチする
か否かコントロールできるモードである。前者のノンマ
スカブル割込には、ウオッチドッグタイマ割込があり、
後者のマスカブル割込にはタイマ割込がある。図１にお
いてウオッチドッグタイマ１７による割込はノンマスカ
ブル割込であり、タイマ１８による割込はマスカブル割
込である。このようにウオッチドッグタイマに１７によ
る割込はノンマスカブル割込であるために、ＣＰＵの暴
走によって図２に示すメインルーチンが正常に流れなく
なった場合にはＣＰＵ１０に対し確実にリセット信号が
送られることなるが、タイマ１８による割込はマスカブ
ル割込であるために、もしＣＰＵ１０が暴走し割込の制
御フラグが禁止状態となれば、メインルーチンが正常に
流れていてもタイマ１８からの割込は受け付けられなく
なってしまう。本実施例では、図３，図４のサブルーチ
ンを設定することによりこのような問題を解決し、マス
カブル割込が正常に受け付られないような暴走が生じた
場合も、検知できるようにしている。
【００１３】図３は正常時においてタイマ割込により一
定時間毎に実行されるべきタイマ割込サブルーチンを示
す。また、図４はメインルーチンのＳ８で実行される暴
走検知制御サブルーチンを示す。
定時間毎に実行されるべきタイマ割込サブルーチンを示
す。また、図４はメインルーチンのＳ８で実行される暴
走検知制御サブルーチンを示す。
【００１４】先ず、図４の暴走検知サブルーチンについ
て説明する。最初に、Ｓ３０において、ＷＤＴＲＥＳと
いうＲＡＭアドレスの内容がＡＡＨ（１６進）か否か判
断する。もし、ＡＡＨでなければ何も処理をしない。も
しＡＡＨであれば、Ｓ３１にてウオッチドッグタイマを
リセットし、ＷＤＴＲＥＳというＲＡＭアドレスに００
Ｈをセットする（Ｓ３２）。ここで、図３に示すように
タイマ割込処理に入ったとき、Ｓ２０においてＷＤＴＲ
ＥＳというＲＡＭアドレスにＡＡＨをストアし、Ｓ２１
にてタイマカウントアップ処理、Ｓ２２において表示，
キー入力処理を行っている。従って、タイマ割込処理が
正常に実行されたかどうかの判断は、Ｓ３０のステッ
プ、すなわちＷＤＴＲＥＳというＲＡＭアドレスの内容
がＡＡＨになったか否かで判断することができる。図５
は、メインルーチンのＳ７の露光，ヒータ制御サブルー
チンに含まれるコピーランプ制御ルーチンを示してい
る。Ｓ４０にてコピーランプのオンリクエストがセット
されていれば、Ｓ４１にてコピーランプＣＬがオンして
いるか否かチェックし、オンしていなければＳ４２にて
コピーランプＣＬをオンし、タイマに１．５秒をセット
する。このタイマは、図３のタイマ割込サブルーチンの
Ｓ２１によってカウントアップされることになる。コピ
ーランプＣＬがオンしていればＳ４４にてタイマのタイ
ムアップをチェックし、タイムアップしていればＳ４５
にてコピーランプＣＬをオフし、Ｓ４６でコピーランプ
ＣＬのオンリクエストフラグをオフする。
て説明する。最初に、Ｓ３０において、ＷＤＴＲＥＳと
いうＲＡＭアドレスの内容がＡＡＨ（１６進）か否か判
断する。もし、ＡＡＨでなければ何も処理をしない。も
しＡＡＨであれば、Ｓ３１にてウオッチドッグタイマを
リセットし、ＷＤＴＲＥＳというＲＡＭアドレスに００
Ｈをセットする（Ｓ３２）。ここで、図３に示すように
タイマ割込処理に入ったとき、Ｓ２０においてＷＤＴＲ
ＥＳというＲＡＭアドレスにＡＡＨをストアし、Ｓ２１
にてタイマカウントアップ処理、Ｓ２２において表示，
キー入力処理を行っている。従って、タイマ割込処理が
正常に実行されたかどうかの判断は、Ｓ３０のステッ
プ、すなわちＷＤＴＲＥＳというＲＡＭアドレスの内容
がＡＡＨになったか否かで判断することができる。図５
は、メインルーチンのＳ７の露光，ヒータ制御サブルー
チンに含まれるコピーランプ制御ルーチンを示してい
る。Ｓ４０にてコピーランプのオンリクエストがセット
されていれば、Ｓ４１にてコピーランプＣＬがオンして
いるか否かチェックし、オンしていなければＳ４２にて
コピーランプＣＬをオンし、タイマに１．５秒をセット
する。このタイマは、図３のタイマ割込サブルーチンの
Ｓ２１によってカウントアップされることになる。コピ
ーランプＣＬがオンしていればＳ４４にてタイマのタイ
ムアップをチェックし、タイムアップしていればＳ４５
にてコピーランプＣＬをオフし、Ｓ４６でコピーランプ
ＣＬのオンリクエストフラグをオフする。
【００１５】ここでタイマ割込はマスカブル割込である
ために、もしＣＰＵ１０が暴走し、割込制御フラグが禁
止状態となれば、メインルーチンが正常に流れていて
も、タイマはタイムアップせず、コピーランプＣＬは点
灯しっぱなしとなり、発煙，発火を招く恐れがある。し
かし、本実施例では図３，図４に示すルーチンによっ
て、タイマ割込サブルーチンが正常に実行されない場合
にＳ３０から直接抜けることによりウオッチドッグタイ
マへのリセット信号出力がされないようになるために、
メインルーチンが正常に走らなくなる場合と同様にウオ
ッチドッグタイマを働かせてＣＰＵ１０をリセットさせ
ることができるようになる。
ために、もしＣＰＵ１０が暴走し、割込制御フラグが禁
止状態となれば、メインルーチンが正常に流れていて
も、タイマはタイムアップせず、コピーランプＣＬは点
灯しっぱなしとなり、発煙，発火を招く恐れがある。し
かし、本実施例では図３，図４に示すルーチンによっ
て、タイマ割込サブルーチンが正常に実行されない場合
にＳ３０から直接抜けることによりウオッチドッグタイ
マへのリセット信号出力がされないようになるために、
メインルーチンが正常に走らなくなる場合と同様にウオ
ッチドッグタイマを働かせてＣＰＵ１０をリセットさせ
ることができるようになる。
【００１６】
【発明の効果】タイマ割込サブルーチンなど、正常時に
おいてメインルーチンとともに適宜実行されるべき割込
みサブルーチンが正常に実行されない場合でも、暴走検
知サブルーチンにおいてフラグ情報を確認してからウォ
ッチドッグタイマに対してリセット信号が出力され、フ
ラグ情報をリセットされるようになるために、メインル
ーチンが正常に走らなくなった場合はもちろん、高電力
負荷を制御する負荷制御サブルーチンとそのためのタイ
マ割込みサブルーチンが正常に実行されなくなった場合
であっても、画像形成装置を制御するＣＰＵの暴走検知
をより簡単な構成で確実に行うことができる。また、新
たにウォッチドッグタイマなどの回路を付加する必要も
ない。
おいてメインルーチンとともに適宜実行されるべき割込
みサブルーチンが正常に実行されない場合でも、暴走検
知サブルーチンにおいてフラグ情報を確認してからウォ
ッチドッグタイマに対してリセット信号が出力され、フ
ラグ情報をリセットされるようになるために、メインル
ーチンが正常に走らなくなった場合はもちろん、高電力
負荷を制御する負荷制御サブルーチンとそのためのタイ
マ割込みサブルーチンが正常に実行されなくなった場合
であっても、画像形成装置を制御するＣＰＵの暴走検知
をより簡単な構成で確実に行うことができる。また、新
たにウォッチドッグタイマなどの回路を付加する必要も
ない。
【図１】本発明に係る暴走検知方法が実施されるマイク
ロコンピュータのブロック図
ロコンピュータのブロック図
【図２】上記マイクロコンピュータで実行されるメイン
ルーチン
ルーチン
【図３】タイマ割込サブルーチン
【図４】暴走検知制御サブルーチン
【図５】コピーランプ制御サブルーチン
１０−ＣＰＵ １７−ウオッチドッグタイマ １８−タイマ
フロントページの続き (56)参考文献 特開 平２−126342（ＪＰ，Ａ) 特開 昭63−159939（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/00
Claims (1)
- 【請求項１】 繰り返し実行されるメインルーチンの途
中にＣＰＵ暴走検知サブルーチンと高電力負荷を制御す
るための負荷制御サブルーチンがそれぞれ設定され、且
つ一定時間毎にタイマ割込みを実行し、カウントアップ
処理を行うために共通に用いられるタイマ割込サブルー
チンを備え、 該ＣＰＵ暴走検知サブルーチンは実行される毎にウオッ
チドッグタイマにリセット信号を出す画像形成装置を制
御するＣＰＵの暴走検知方法において、高 電力負荷を所定時間通電するためのタイマ割込が発生
した際、上記タイマ割込サブルーチンにおいて、タイマ
カウントアップ処理が正常に行われたことを示すフラグ
情報をセットすると共に、 前記ＣＰＵ暴走検知サブルーチンは、前記フラグ情報が
セットされたことを確認した上で前記リセット信号を出
すと共に、上記フラグ情報をリセットすることを特徴と
する画像形成装置を制御するＣＰＵの暴走検知方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07424692A JP3145773B2 (ja) | 1992-03-30 | 1992-03-30 | 画像形成装置を制御するｃｐｕの暴走検知方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07424692A JP3145773B2 (ja) | 1992-03-30 | 1992-03-30 | 画像形成装置を制御するｃｐｕの暴走検知方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05282182A JPH05282182A (ja) | 1993-10-29 |
| JP3145773B2 true JP3145773B2 (ja) | 2001-03-12 |
Family
ID=13541618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07424692A Expired - Fee Related JP3145773B2 (ja) | 1992-03-30 | 1992-03-30 | 画像形成装置を制御するｃｐｕの暴走検知方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3145773B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009064163A (ja) * | 2007-09-05 | 2009-03-26 | Kyocera Mita Corp | 画像形成装置，及び画像形成装置のｃｐｕ暴走検知方法 |
| US9058073B2 (en) | 2010-06-17 | 2015-06-16 | Lenovo Innovations Limited | Electronic device and adjustment method for adjusting setting value |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126342A (ja) * | 1988-11-07 | 1990-05-15 | Jidosha Kiki Co Ltd | マイクロコンピュータの暴走検出方法 |
-
1992
- 1992-03-30 JP JP07424692A patent/JP3145773B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009064163A (ja) * | 2007-09-05 | 2009-03-26 | Kyocera Mita Corp | 画像形成装置，及び画像形成装置のｃｐｕ暴走検知方法 |
| US9058073B2 (en) | 2010-06-17 | 2015-06-16 | Lenovo Innovations Limited | Electronic device and adjustment method for adjusting setting value |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05282182A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120254658A1 (en) | Microcomputer and method of operation thereof | |
| JP3145773B2 (ja) | 画像形成装置を制御するｃｐｕの暴走検知方法 | |
| JPH08286779A (ja) | アプリケーション自動再起動装置 | |
| JP3651273B2 (ja) | セルフシャットオフ機能の診断装置 | |
| JP2001190802A (ja) | 遊技機 | |
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| JP3184362B2 (ja) | 電子制御ユニットの故障検出装置 | |
| JP2774299B2 (ja) | バス同期型制御装置 | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JP2004233583A (ja) | 複写機および複合機 | |
| JP2000163274A (ja) | 電子機器およびｒｏｍデータ監視プログラムを記録した記録媒体 | |
| JPH0540668A (ja) | プログラム暴走防止方式 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JP3950453B2 (ja) | 制御機器の制御方法および制御機器 | |
| KR960007118B1 (ko) | 전자레인지의 키쇼트제어방법 | |
| JPH09190360A (ja) | マイクロコンピュータ及びその暴走監視処理方法 | |
| JP2818519B2 (ja) | Ｃｐｕ制御による給電装置 | |
| JPS58106601A (ja) | 穀物乾燥機に於ける停電時処理方式 | |
| JPS60264146A (ja) | 通信異常検出復帰装置 | |
| JPS62239245A (ja) | プログラム暴走検出方式 | |
| JPH02101540A (ja) | Ｃｐｕの暴走検知方式 | |
| JPS58201153A (ja) | マイクロコンピユ−タの異常処理装置 | |
| JPH0991170A (ja) | 障害検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |