JP3950453B2 - 制御機器の制御方法および制御機器 - Google Patents

Description

本発明は、低消費電力型制御機器の制御方法および制御機器に関するものである。特に、本発明は、停電時に予備電源を用いて低消費電力で制御機器を動作させるだけでなく、停電時のデータ異常等の安全性を確保できる制御機器の制御方法および制御機器に関するものである。

フラッシュＲＯＭを使用した低消費電力型制御機器は、停電時にデータのバックアップや時計の計時を継続させる必要がある。また、低消費電力で動作させるシーケンス、および各種センサの入力処理をＣＰＵで制御する制御機器は、記憶されているプログラムＲＯＭデータが消滅したり、あるいはデータ異常が発生した場合の安全性を確保する必要がある。

従来の制御機器は、低消費電力型のものが多く考えられている。たとえば、リモートコントローラーによって制御する制御機器は、リモートコントローラーに内蔵した駆動用電池の消耗時期の到来を使用者に知らせるようにして、無駄な電池の交換を行わないようにしている。前記技術は、たとえば、特開２００３−１５３３４６号に記載されている。
特開２００３−１５３３４６号公報

制御機器は、停電時にデータのバックアップや時計の計時を継続させるための予備電源を必要とするが、予備電源の消費電力をできるだけ小さくしたいという問題があった。また、シーケンス、および各種センサの入力処理をＣＰＵで制御する制御機器は、ＲＡＭに記憶させたプログラムＲＯＭデータを消滅させないようにしたり、あるいはデータ異常が発生した場合の安全性を確保するために要する電力が不可欠であった。

フラッシュＲＯＭ上のプログラムの保全は、コピーした直後のＲＡＭ上のプログラムが正常であっても動作中に、ノイズ等の外乱等により、ＲＡＭの内容が変化してしまうという問題があった。

以上のような課題を解決するために、本発明は、起動時に制御機器を動作させるＣＰＵのプログラムデータが消滅している場合に対して、たとえば、通常電源立ち上がり時にプログラムＲＯＭデータのサムチェックを行い、サムチェックが一致しない場合、ＣＰＵをリセットしている。

本発明は、通電状態でのデータ消滅に対して、通常動作を行いながら、制御プログラムの冒頭（常時通過する部分）でプログラムＲＯＭデータのサムチェックを行うようにしている。また、本発明は、固定周期での割り込みプログラム部でも、プログラムＲＯＭデータのサムチェックを行うようにしている。

本発明は、動作状態でプログラムＲＯＭデータに変化が生じた場合、およびサムチェックプログラム自身のＲＯＭデータ消滅時でも、確実に動作停止が可能であり、安全性の確保が可能となる様にしている。

本発明は、フラッシュＲＯＭを用いたシステムにおいて、停電時にデータのバックアップ、および時計の計時を継続させるために、フラッシュＲＯＭ自身の消費電力を低減する必要があり、フラッシュＲＯＭに記憶されている停電時に動作させる最低限のプログラムをＲＡＭにコピーし、ＲＡＭ上でプログラムを動作させた状態としておき、フラッシュＲＯＭに接続されている予備電源を遮断する必要がある。

本発明は、ＲＡＭにコピーしたプログラムの異常を検出した場合に、フラッシュＲＯＭ上のプログラムでのリセットの様に、即時にリセットをするのではなく、フラッシュＲＯＭ上に、正常なプログラムが有る可能性が非常に高いため、一旦フラッシュＲＯＭの予備電源を投入した上で、フラッシュＲＯＭ上に制御を戻し、フラッシュＲＯＭのプログラムを再度コピーした上で、再度、ＲＡＭ上に制御を移すことで、正常動作への復帰を試みている。

本発明は、前記操作を行った後、再度プログラムの異常が検出された場合に、ＲＡＭ自身が何らかの要因により破壊されている可能性があるため、ＣＰＵをリセットしている。

（第１発明）
第１発明の制御機器の制御方法は、フラッシュＲＯＭおよびＲＡＭ、ＣＰＵ、および停電時に通常電源から予備電源に切り替える手段を少なくとも備えており、停電の際に前記制御機器を動作させるＣＰＵのプログラムＲＯＭデータ、および固定周期での割り込みプログラムデータを通常電源の立ち上がり時にＲＡＭにコピーし、停電の際に前記ＲＡＭにコピーされた前記プログラムＲＯＭデータ、および前記割り込みプログラムデータ上で、前記ＣＰＵを動作させた後、前記フラッシュＲＯＭに接続されている前記予備電源を遮断し、前記ＲＡＭにコピーされたプログラムＲＯＭデータ、および前記割り込みプログラムデータを動作させながら、常時通過する部分で前記プログラムＲＯＭデータ、および前記割り込みプログラムデータのチェックを行い、前記動作状態で前記ＲＡＭにコピーされたプログラムＲＯＭデータ、および前記割り込みプログラムデータのチェックにおいて不良が発生した場合、前記ＣＰＵをリセットすることを特徴とする。

（第２発明）
第２発明の制御機器の制御方法は、第１発明において、プログラムＲＯＭデータおよび割り込みプログラムデータに不良が発生した場合、前記ＣＰＵをリセットする前に、再度フラッシュＲＯＭに対する前記予備電源を投入し、前記フラッシュＲＯＭ上のプログラムＲＯＭデータおよび割り込みプログラムデータをＲＡＭ上にコピーし、ＲＡＭ上のプログラムＲＯＭデータおよび割り込みプログラムデータの復元を行うことを特徴とする。

（第３発明）
第３発明の制御機器は、フラッシュＲＯＭおよびＲＡＭ、ＣＰＵ、および停電時に通常電源から予備電源に切り替える手段を少なくとも備えており、前記制御機器の通常電源が立ち上がるのを検出する電源立上検出手段と、前記電源立上検出手段により前記通常電源の立ち上げを検出した際に、前記制御機器を動作させるＣＰＵのプログラムＲＯＭデータ、および固定周期での割り込みプログラムデータをＲＡＭにコピーするコピー手段と、前記制御機器の停電を検出する停電検出手段と、前記停電検出手段により停電を検出した際に、前記ＲＡＭにコピーされた前記プログラムＲＯＭデータ、および前記割り込みプログラムデータ上で、前記ＣＰＵを動作させた後、前記フラッシュＲＯＭに接続されている予備電源を遮断する電源遮断手段と、前記ＲＡＭにコピーされたプログラムＲＯＭデータ、および前記割り込みプログラムデータを動作させながら、常時通過する部分で前記プログラムＲＯＭデータ、および前記割り込みプログラムデータのチェックを行うチェック手段と、前記動作状態で前記ＲＡＭにコピーされたプログラムＲＯＭデータ、および前記割り込みプログラムデータのチェックにおいて不良が発生した場合、前記ＣＰＵをリセットするＣＰＵリセット手段と、から少なくとも構成されていることを特徴とする。

（第４発明）
第４発明の制御機器は、第３発明において、前記チェック手段によりプログラムＲＯＭデータおよび割り込みプログラムデータに不良が発生した場合、フラッシュＲＯＭに前記予備電源を接続する電源接続手段と、前記フラッシュＲＯＭ上のプログラムデータおよび割り込みプログラムデータをＲＡＭ上に再度コピーするコピー手段と、を備えていることを特徴とする。

本発明によれば、通常電源の立ち上がり時にプログラムＲＯＭデータおよび割り込みプログラムデータをＲＡＭにコピーし、停電時に前記ＲＡＭにコピーされた前記プログラムＲＯＭデータおよび割り込みプログラムデータによってＣＰＵを動作させているため、消費電力が少なくて済む。

本発明によれば、前記プログラムＲＯＭデータおよび割り込みプログラムデータでＣＰＵを動作させた後、フラッシュＲＯＭに接続されている予備電源を遮断しているため、消費電力が少なくて済む。

本発明によれば、ＲＡＭにコピーされた前記プログラムＲＯＭデータおよび割り込みプログラムデータは、チェック手段によりチェックがされているため、制御機器の誤動作がない。また、前記チェック手段は、ＲＡＭにコピーされた前記プログラムＲＯＭデータおよび割り込みプログラムデータが不良であると判断した場合、ＣＰＵをリセットして、データの安全を図っている。

本発明によれば、前記プログラムＲＯＭデータおよび割り込みプログラムデータに不良が発生した場合であっても、再度フラッシュＲＯＭに予備電源を接続することで、正しいプログラムをＲＡＭ上にコピーして使用することができる。

（第１発明）
第１発明における制御機器の制御方法は、低消費電力型の制御機器の安全を図るもので、フラッシュＲＯＭおよびＲＡＭ、ＣＰＵ、および停電時に通常電源から予備電源に切り替える手段を少なくとも備えている。停電の際に前記制御機器を動作させるＣＰＵのプログラムＲＯＭデータは、通常電源の立ち上がり時にＲＡＭにコピーされる。前記ＣＰＵは、停電の際に前記ＲＡＭにコピーされた前記プログラムＲＯＭデータ上で動作する。

その後、前記フラッシュＲＯＭに接続されている予備電源は、遮断される。前記ＲＡＭにコピーされたプログラムＲＯＭデータは、動作させながら、常時通過する部分で、たとえば、サムチェックが行われる。前記ＣＰＵは、動作状態で前記ＲＡＭにコピーされたプログラムＲＯＭデータのチェックにおいて不良が発生した場合、リセットされる。以上のように、第１発明は、停電時にＲＡＭ上でＣＰＵを動作させフラッシュＲＯＭに接続されている予備電源を遮断するため、電力消費を少なくするとともに、制御機器の安全を確保できる。

（第２発明）
第２発明における制御機器の制御方法は、プログラムＲＯＭデータの代わりに固定周期で割り込むプログラムデータである点で、第１発明と異なっている。すなわち、停電の際に前記制御機器を動作させる固定周期での割り込みプログラムデータは、通常電源の立ち上がり時にＲＡＭにコピーされる。前記ＣＰＵは、停電の際に前記ＲＡＭにコピーされた前記割り込みプログラムデータ上で動作する。

その後、前記フラッシュＲＯＭは、予め接続されていた予備電源が遮断される。前記割り込みプログラムデータは、動作状態で、チェックが行われ、不良が発生した場合、前記ＣＰＵをリセットする。第２発明は、第１発明と同様に、停電時の電力消費を低く、また制御機器の安全を確保することができる。

（第３発明）
第３発明における制御機器の制御方法は、第１発明および第２発明のように、プログラムＲＯＭデータおよび割り込みプログラムデータに不良が発見された場合、ＣＰＵをリセットする代わりに再度フラッシュＲＯＭに予備電源を投入する。前記フラッシュＲＯＭ上のプログラムＲＯＭデータおよび割り込みプログラムデータは、正しい状態で残されている場合があるため、ＲＡＭ上にそれぞれコピーし、復元を行う。

（第４発明）
第４発明の制御機器は、ＲＯＭ、ＲＡＭ、ＣＰＵ、および停電時に通常電源から予備電源に切り替える手段、電源立上検出手段、コピー手段、停電検出手段、電源遮断手段、チェック手段、ＣＰＵリセット手段を少なくとも備えている。

電源立上検出手段は、制御機器における通常電源が立ち上がった状態を検出する。コピー手段は、前記電源立上検出手段により通常電源の立ち上げを検出した際に、前記制御機器を動作させるＣＰＵのプログラムＲＯＭデータをＲＡＭにコピーする。停電検出手段は、前記制御機器の停電を検出する。

電源遮断手段は、前記停電検出手段により停電を検出した際に、前記ＲＡＭにコピーされた前記プログラムＲＯＭデータ上で、前記ＣＰＵを動作させた後、前記フラッシュＲＯＭに接続されている予備電源を遮断する。チェック手段は、前記ＲＡＭにコピーされたプログラムＲＯＭデータを動作させながら、常時通過する部分で前記プログラムＲＯＭデータの、たとえば、サムチェックを行う。

前記ＣＰＵリセット手段は、前記動作状態で前記ＲＡＭにコピーされたプログラムＲＯＭデータのチェックを行い、不良を発見した場合、前記ＣＰＵをリセットする。

（第５発明）
第５発明における制御機器は、プログラムＲＯＭデータの代わりに固定周期での割り込みプログラムデータを通常電源の立ち上がり時にＲＡＭにコピーし、停電の際に前記割り込みプログラムデータでＣＰＵを動作させる点で、第４発明と異なっている。

（第６発明）
第６発明における制御機器は、第４発明および第５発明のように、プログラムＲＯＭデータおよび割り込みプログラムデータに不良が発見された場合、ＣＰＵをリセットする代わりに再度フラッシュＲＯＭに接続されている予備電源を投入する電源接続手段が設けられている。また、前記制御機器は、前記フラッシュＲＯＭ上のプログラムＲＯＭデータおよび割り込みプログラムデータが正しい状態で残されている場合があるため、再度ＲＡＭ上にそれぞれをコピーするコピー手段が備えられている。

図１は本発明の実施例である制御機器の概略を説明するためのブロック構成図である。図１において、制御機器は、制御回路（マイクロコンピュータ）１１と、被制御部１３と、リモートコントローラー１４とから構成されている。前記被制御部１３は、制御回路１１およびリモートコントローラー１４によって制御されている。

前記制御回路１１は、ＣＰＵ１１１と、フラッシュＲＯＭ１１２と、電源立上検出手段１１３と、コピー手段１１４と、ＲＡＭ１１５と、停電検出手段１１６と、電源接続・遮断手段１１７と、チェック手段１１８と、ＣＰＵリセット手段１１９と、割り込みプログラムＲＯＭ１２２と、データ通信動作決定手段１２３と、データ判別手段１２４と、データ通信手段１２５と、通常電源と予備電源切替手段１２６とから構成されている。

被制御部１３は、たとえば、燃焼構成部１３１と、ファンモータ部１３２と、各種センサ１３３とから構成されている。リモートコントローラー１４は、データ設定手段１４１と、時計表示部１４２とから構成されている。

図２はフラッシュＲＯＭおよびＲＡＭを説明するための図である。図２において、フラッシュＲＯＭ１１２には、図２に示されているように、停電時実行プログラムが記憶されている。ＲＡＭ１１５には、フラッシュＲＯＭ１１２に記憶されている停電実行プログラム等がコピー手段１１４によってコピーされる。

図３は本発明の実施例で、制御の順序を説明するためのフローチャートである。図１および図３において、図示されていない電源は、スイッチを投入することにより立ち上げられる（ステップ３１１）。電源立上検出手段１１３は、前記電源が立ち上がったことを電圧等により検出し、コピー手段１１４にフラッシュＲＯＭ１１２をコピーするように命令する。

前記コピー手段１１４は、フラッシュＲＯＭ１１２に記憶されているプログラムＲＯＭデータ等をＲＡＭ１１５に記憶させる（ステップ３１２、ステップ３１３）。その後、ＣＰＵ１１１は、フラッシュＲＯＭ１１２に記憶されているプログラムＲＯＭデータによって動作する（ステップ３１４）。

停電検出手段１１６は、停電を検出した場合、ＲＡＭ１１５によって、前記ＣＰＵ１１１を動作させる（ステップ３１５、ステップ３１６）。その後、前記停電検出手段１１６は、電源接続・遮断手段１１７によって、前記フラッシュＲＯＭ１１２の電源を遮断し（ステップ３１７）、消費電力の低減を図る。

次に、チェック手段１１８は、ＲＡＭ１１５にコピーされたプログラムＲＯＭデータを動作させながら、常時通過する部分での、たとえば、サムチェックを行う（ステップ３１８）。前記チェック手段１１８は、正常である場合、前記ＲＡＭ１１５にコピーされたプログラムＲＯＭデータでＣＰＵ１１１を動作させ、不良であると判断した場合、ＣＰＵリセット手段１１９により、ＣＰＵ１１１をリセットする（ステップ３１９、ステップ３２０）。

また、チェック手段１１８は、コピーされたプログラムＲＯＭデータに不良があると判断した場合であっても、ＣＰＵ１１１をリセットせずに、フラッシュＲＯＭ１１２の電源を再度投入（ステップ３３０）し、フラッシュＲＯＭ１１２のプログラムＲＯＭデータをＲＡＭ１１５にコピーする（ステップ３１２）。その後は、前述の通りである。

図示されていない制御部は、割り込みプログラムＲＯＭ１２２があるか否かを調べる（ステップ３２１）。前記制御部は、前記割り込みプログラムＲＯＭ１２２があると判断した場合、前記割り込みプログラムＲＯＭデータをコピー手段１１４によりＲＡＭ１１５にコピーする（ステップ３２２、ステップ３２３）。

停電検出手段１１６は、停電を検出した場合（ステップ３２５）、ＲＡＭ１１５にコピーされた前記割り込みプログラムＲＯＭデータにより、前記ＣＰＵ１１１を動作させる（ステップ３２６）。その後、前記停電検出手段１１６は、電源接続・遮断手段１１７によって、前記フラッシュＲＯＭ１１２の電源を遮断する（ステップ３２７）。

次に、チェック手段１１８は、ＲＡＭ１１５にコピーされた割り込みプログラムＲＯＭデータを動作させながら、常時通過する部分での、たとえば、サムチェックを行う（ステップ３２８）。前記チェック手段１１８は、正常である場合、前記ＲＡＭ１１５にコピーされた割り込みプログラムＲＯＭデータでＣＰＵ１１１を動作させ、不良であると判断した場合、ＣＰＵリセット手段１１９により、ＣＰＵ１１１をリセットする（ステップ３２９）。

前記チェック手段１１８は、前記割り込みプログラムＲＯＭデータに不良があると判断した場合、電源接続・遮断手段１１７により、フラッシュＲＯＭ１１２の電源を再度投入する（ステップ３３０）。また、前記チェック手段１１８は、前記割り込みプログラムＲＯＭデータに不良があると判断した場合、前記同様に、ＣＰＵ１１１をＣＰＵリセット手段１１９によってリセットすることもできる（ステップ３３１）。

以上、本発明の実施例を詳述したが、本発明は、前記実施例に限定されるものではない。そして、本発明は、特許請求の範囲に記載された事項を逸脱することがなければ、種々の設計変更を行うことが可能である。本発明の実施例に記載されたブロック構成図は、公知または周知の技術により達成できるものである。

本発明は、チェック手段をサムチェックの代わりに公知または周知のものに代えることができる。また、本発明は、被制御部やリモートコントローラーに限定されるものではない。

本発明の実施例である制御機器の概略を説明するためのブロック構成図である。（実施例１） フラッシュＲＯＭおよびＲＡＭを説明するための図である。 本発明の実施例で、制御の順序を説明するためのフローチャートである。

符号の説明

１１・・・制御回路（マイクロコンピュータ）
１１１・・・ＣＰＵ
１１２・・・フラッシュＲＯＭ
１１３・・・電源立上検出手段
１１４・・・コピー手段
１１５・・・ＲＡＭ
１１６・・・停電検出手段
１１７・・・電源接続・遮断手段
１１８・・・チェック手段
１１９・・・ＣＰＵリセット手段
１２２・・・割り込みプログラムＲＯＭ
１２３・・・データ通信動作決定手段
１２４・・・データ判別手段
１２５・・・データ通信手段
１２６・・・通常電源と予備電源切替手段
１３・・・被制御部
１３１・・・燃焼構成部
１３２・・・ファンモータ部
１３３・・・各種センサ
１４・・・リモートコントローラー
１４１・・・データ設定手段
１４２・・・時計表示部

Claims (4)

1. フラッシュＲＯＭおよびＲＡＭ、ＣＰＵ、および停電時に通常電源から予備電源に切り替える手段を少なくとも備えている制御機器の制御方法において、
   停電の際に前記制御機器を動作させるＣＰＵのプログラムＲＯＭデータ、および固定周期での割り込みプログラムデータを通常電源の立ち上がり時にＲＡＭにコピーし、
   停電の際に前記ＲＡＭにコピーされた前記プログラムＲＯＭデータ、および前記割り込みプログラムデータ上で、前記ＣＰＵを動作させた後、
   前記フラッシュＲＯＭに接続されている前記予備電源を遮断し、
   前記ＲＡＭにコピーされたプログラムＲＯＭデータ、および前記割り込みプログラムデータを動作させながら、常時通過する部分で前記プログラムＲＯＭデータ、および前記割り込みプログラムデータのチェックを行い、
   前記動作状態で前記ＲＡＭにコピーされたプログラムＲＯＭデータ、および前記割り込みプログラムデータのチェックにおいて不良が発生した場合、前記ＣＰＵをリセットすることを特徴とする制御機器の制御方法。
2. 前記プログラムＲＯＭデータおよび割り込みプログラムデータに不良が発生した場合、前記ＣＰＵをリセットする前に、再度フラッシュＲＯＭに対する前記予備電源を投入し、
   前記フラッシュＲＯＭ上のプログラムＲＯＭデータおよび割り込みプログラムデータをＲＡＭ上にコピーし、ＲＡＭ上のプログラムＲＯＭデータおよび割り込みプログラムデータの復元を行うことを特徴とする請求項１に記載された制御機器の制御方法。
3. フラッシュＲＯＭおよびＲＡＭ、ＣＰＵ、および停電時に通常電源から予備電源に切り替える手段を少なくとも備えている制御機器において、
   前記制御機器の通常電源が立ち上がるのを検出する電源立上検出手段と、
   前記電源立上検出手段により前記通常電源の立ち上げを検出した際に、前記制御機器を動作させるＣＰＵのプログラムＲＯＭデータ、および固定周期での割り込みプログラムデータをＲＡＭにコピーするコピー手段と、
   前記制御機器の停電を検出する停電検出手段と、
   前記停電検出手段により停電を検出した際に、前記ＲＡＭにコピーされた前記プログラムＲＯＭデータ、および前記割り込みプログラムデータ上で、前記ＣＰＵを動作させた後、前記フラッシュＲＯＭに接続されている予備電源を遮断する電源遮断手段と、
   前記ＲＡＭにコピーされたプログラムＲＯＭデータ、および前記割り込みプログラムデータを動作させながら、常時通過する部分で前記プログラムＲＯＭデータ、および前記割り込みプログラムデータのチェックを行うチェック手段と、
   前記動作状態で前記ＲＡＭにコピーされたプログラムＲＯＭデータ、および前記割り込みプログラムデータのチェックにおいて不良が発生した場合、前記ＣＰＵをリセットするＣＰＵリセット手段と、
   から少なくとも構成されていることを特徴とする制御機器。
4. 前記チェック手段によりプログラムＲＯＭデータおよび割り込みプログラムデータに不良が発生した場合、フラッシュＲＯＭに前記予備電源を接続する電源接続手段と、
   前記フラッシュＲＯＭ上のプログラムデータおよび割り込みプログラムデータをＲＡＭ上に再度コピーするコピー手段と、
   を備えていることを特徴とする請求項３に記載された制御機器。

Images