JP3140291B2 - インダクタンス素子 - Google Patents
インダクタンス素子Info
- Publication number
- JP3140291B2 JP3140291B2 JP06091400A JP9140094A JP3140291B2 JP 3140291 B2 JP3140291 B2 JP 3140291B2 JP 06091400 A JP06091400 A JP 06091400A JP 9140094 A JP9140094 A JP 9140094A JP 3140291 B2 JP3140291 B2 JP 3140291B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- base
- inductance element
- inductance
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、移動体通信機器等の電
子機器等に用いられるインダクタンス素子に関するもの
である。
子機器等に用いられるインダクタンス素子に関するもの
である。
【０００２】
【従来の技術】図７は従来のインダクタンス素子を示す
断面図である。図７において、１はフェライト等から構
成された磁芯、２は磁芯１に巻かれたコイル、５は端子
台であり、端子台５には一定の金属片３，４が嵌合され
ている。また磁芯１は端子台５の上に固定されており、
更にコイル２の両端は金属片３，４にそれぞれ接続され
ている。６は金属片３，４とコイル２の両端の接合部及
び磁芯１を覆う様に設けられたモールド材である。
断面図である。図７において、１はフェライト等から構
成された磁芯、２は磁芯１に巻かれたコイル、５は端子
台であり、端子台５には一定の金属片３，４が嵌合され
ている。また磁芯１は端子台５の上に固定されており、
更にコイル２の両端は金属片３，４にそれぞれ接続され
ている。６は金属片３，４とコイル２の両端の接合部及
び磁芯１を覆う様に設けられたモールド材である。
【０００３】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、インダクタンス素子自体の構造が非常に複
雑であるために非常に製造工程が複雑になり生産性が向
上しないという問題点があった。更に、ナノヘンリー域
のインダクタンス値を有するインダクタンス素子を作製
しようとすると、導線の巻き具合い等によってインダク
タンス値が変化してしまう事があり特性のばらつきが大
きかった。
の構成では、インダクタンス素子自体の構造が非常に複
雑であるために非常に製造工程が複雑になり生産性が向
上しないという問題点があった。更に、ナノヘンリー域
のインダクタンス値を有するインダクタンス素子を作製
しようとすると、導線の巻き具合い等によってインダク
タンス値が変化してしまう事があり特性のばらつきが大
きかった。
【０００４】本発明は前記従来の課題を解決するもの
で、生産性が向上ししかも特性のばらつきを生じないイ
ンダクタンス素子を提供する事を目的としている。
で、生産性が向上ししかも特性のばらつきを生じないイ
ンダクタンス素子を提供する事を目的としている。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、非導電性材料で構成され角部を有した基台上に導電
膜を設けた基体と、基体の両端部を避けて基体上に設け
られた保護部材とを備え、両端部を端子部とし、基体に
おいて端子部間に導電膜を取り除くように螺旋状の溝を
設けることによってコイル状に導電膜を残し、コイル状
に残った導電膜を覆うように保護部材を設けたインダク
タンス素子であって、両端子部間に設けられた基台の角
部に面取りを施すとともに、溝の幅Ｇと前記溝の間に残
った導電膜の間隔Ｈの関係をＧ≦１．５×Ｈとした。
に、非導電性材料で構成され角部を有した基台上に導電
膜を設けた基体と、基体の両端部を避けて基体上に設け
られた保護部材とを備え、両端部を端子部とし、基体に
おいて端子部間に導電膜を取り除くように螺旋状の溝を
設けることによってコイル状に導電膜を残し、コイル状
に残った導電膜を覆うように保護部材を設けたインダク
タンス素子であって、両端子部間に設けられた基台の角
部に面取りを施すとともに、溝の幅Ｇと前記溝の間に残
った導電膜の間隔Ｈの関係をＧ≦１．５×Ｈとした。
【０００６】
【作用】この構成により、構造が簡単になり特性の劣化
を抑制し、しかもコイルなどの緩みが生じない
を抑制し、しかもコイルなどの緩みが生じない
【０００７】
【実施例】図１は本発明の一実施例におけるインダクタ
ンス素子を示す斜視図である。図１において、７は基体
で、基体７は図２，図３に示す様に非導電性材料で構成
された基台８と、基台８の上に形成された導電膜９によ
って構成されている。基台８としてはＡｌ2 Ｏ3 ，Ｓｉ
Ｏ2 ，ＴｉＯ2 等の材料を混合して作製されている。基
台８として上記材料を用いると、強度や熱伝導度の点で
優れている。
ンス素子を示す斜視図である。図１において、７は基体
で、基体７は図２，図３に示す様に非導電性材料で構成
された基台８と、基台８の上に形成された導電膜９によ
って構成されている。基台８としてはＡｌ2 Ｏ3 ，Ｓｉ
Ｏ2 ，ＴｉＯ2 等の材料を混合して作製されている。基
台８として上記材料を用いると、強度や熱伝導度の点で
優れている。
【０００８】又基台８の形状として、本実施例では四角
柱（図２のＡ寸法とＢ寸法はほとんど同じ）のものを採
用したが、円柱等の他の形状でもよい。基台８の形状を
四角柱にすると、面実装の際にプリント基板に対するす
わりや位置ずれが生じにくく、更にマンハッタン減少と
呼ばれる素子立ち等が防止できる点で優れている。
柱（図２のＡ寸法とＢ寸法はほとんど同じ）のものを採
用したが、円柱等の他の形状でもよい。基台８の形状を
四角柱にすると、面実装の際にプリント基板に対するす
わりや位置ずれが生じにくく、更にマンハッタン減少と
呼ばれる素子立ち等が防止できる点で優れている。
【０００９】また、基台８の角部は、面取りを施した方
が好ましい。即ち基台８上に導電膜９を形成する際に、
角部が尖っていると角部に形成される導電膜９の膜厚は
薄くなり良好な特性を得ることができない。
が好ましい。即ち基台８上に導電膜９を形成する際に、
角部が尖っていると角部に形成される導電膜９の膜厚は
薄くなり良好な特性を得ることができない。
【００１０】導電膜９としては、金，銀，銅等の導電材
料で構成されるが、これら材料で構成された導電膜は特
性的にもあまり差はないので、コスト的に有利な銅で導
電膜９を形成する事が好ましい。
料で構成されるが、これら材料で構成された導電膜は特
性的にもあまり差はないので、コスト的に有利な銅で導
電膜９を形成する事が好ましい。
【００１１】また導電膜９は単層でなく、複数の導電膜
９を積層して構成してもよい。導電膜９の厚みｔとして
は、１５μｍ〜２０μｍの間が好ましい。即ち図６に示
す様に導電膜９の厚みｔとインダクタンス特性Ｑとの関
係から１５μｍ以下ではＱが低く２０μｍ以上ではＱの
向上が見られないからである。なお、導電膜９を複数の
膜を積層して構成した場合には、複数の膜のトータル厚
みが１５μｍ〜２０μｍとなるように構成する。
９を積層して構成してもよい。導電膜９の厚みｔとして
は、１５μｍ〜２０μｍの間が好ましい。即ち図６に示
す様に導電膜９の厚みｔとインダクタンス特性Ｑとの関
係から１５μｍ以下ではＱが低く２０μｍ以上ではＱの
向上が見られないからである。なお、導電膜９を複数の
膜を積層して構成した場合には、複数の膜のトータル厚
みが１５μｍ〜２０μｍとなるように構成する。
【００１２】導電膜９を基台８上に形成する方法として
は、無電界鍍金法やスパッタリング法等の薄膜形成技術
が用いられる。
は、無電界鍍金法やスパッタリング法等の薄膜形成技術
が用いられる。
【００１３】この様に構成された基体７には図４，図５
に示す様に螺旋状に溝１０が設けられている。この溝１
０は導電膜９を完全に切断する様に形成されているの
で、この溝１０を設けた部分はコイル状に導電膜９が残
る事になる（この様な加工によって導電膜９自体に従来
の巻線のコイルに対応する部分を形成できる）。
に示す様に螺旋状に溝１０が設けられている。この溝１
０は導電膜９を完全に切断する様に形成されているの
で、この溝１０を設けた部分はコイル状に導電膜９が残
る事になる（この様な加工によって導電膜９自体に従来
の巻線のコイルに対応する部分を形成できる）。
【００１４】この溝１０の形成は、レーザー加工や砥石
加工等によって形成される。レーザー加工で溝１０を施
す場合には、出力は１０Ｗ〜５０Ｗ程度に設定する事が
好ましい。更にレーザー加工や砥石加工によって溝１０
を形成する場合には、基体７自体を回転させる事が好ま
しい。従って基体７の両端に窪み部１１を形成し、この
窪み部１１に回転軸などを押し当てる事によって、基体
７を均一にしかも精度良く回転させる事ができるので、
溝１０を精度良く形成する事ができ特性のばらつきを小
さくする事ができる。
加工等によって形成される。レーザー加工で溝１０を施
す場合には、出力は１０Ｗ〜５０Ｗ程度に設定する事が
好ましい。更にレーザー加工や砥石加工によって溝１０
を形成する場合には、基体７自体を回転させる事が好ま
しい。従って基体７の両端に窪み部１１を形成し、この
窪み部１１に回転軸などを押し当てる事によって、基体
７を均一にしかも精度良く回転させる事ができるので、
溝１０を精度良く形成する事ができ特性のばらつきを小
さくする事ができる。
【００１５】又、図５に示す様に溝１０の深さＪは導電
膜９の厚みを１５μｍ〜２０μｍとすると２５μｍ〜３
０μｍとする事が好ましい。深さＪを２５μｍ以下とす
ると、導電膜９を完全に切断する事ができない事があ
り、更に３０μｍ以上とすると基台８の機械的強度が低
下する等の問題点が発生する事がある。
膜９の厚みを１５μｍ〜２０μｍとすると２５μｍ〜３
０μｍとする事が好ましい。深さＪを２５μｍ以下とす
ると、導電膜９を完全に切断する事ができない事があ
り、更に３０μｍ以上とすると基台８の機械的強度が低
下する等の問題点が発生する事がある。
【００１６】更に図５に示す様に、溝１０の幅Ｇと溝１
０の間に残った導電膜９の間隔Ｈの関係はＧ≦１．５×
Ｈを満たす事が好ましい。この関係外の時はインダクタ
ンス特性Ｑが悪くなる。
０の間に残った導電膜９の間隔Ｈの関係はＧ≦１．５×
Ｈを満たす事が好ましい。この関係外の時はインダクタ
ンス特性Ｑが悪くなる。
【００１７】１２は導電膜９の溝１０が形成された部分
に設けられた絶縁性を有する保護部材で、保護部材１２
はレジストインキやエポキシ樹脂等の材料で構成され
る。保護部材１２の構成材料としてレジストインキを用
いると薄く均一な保護部材１２を形成できるので、特性
にばらつきを防止できるとともに実装性をも向上させる
事ができる。この保護部材１２を基体７の両端部を避け
て略中央部に設ける事によって、前記両端部は端子部１
３，１４となる。この端子部１３，１４を基板の所定の
位置に配置して、リフロー等を行うことによってインダ
クタンス素子を基板上に取り付ける事ができる。
に設けられた絶縁性を有する保護部材で、保護部材１２
はレジストインキやエポキシ樹脂等の材料で構成され
る。保護部材１２の構成材料としてレジストインキを用
いると薄く均一な保護部材１２を形成できるので、特性
にばらつきを防止できるとともに実装性をも向上させる
事ができる。この保護部材１２を基体７の両端部を避け
て略中央部に設ける事によって、前記両端部は端子部１
３，１４となる。この端子部１３，１４を基板の所定の
位置に配置して、リフロー等を行うことによってインダ
クタンス素子を基板上に取り付ける事ができる。
【００１８】なお、端子部１３，１４に半田等の接合材
が付着すると、端子部１３，１４上に設けられた導電膜
９が劣化し、所定の特性を得る事ができない場合がある
ので、端子部１３，１４上にニッケル等の接合材と接触
しても特性が劣化しにくい導電膜を積層してもよい。
が付着すると、端子部１３，１４上に設けられた導電膜
９が劣化し、所定の特性を得る事ができない場合がある
ので、端子部１３，１４上にニッケル等の接合材と接触
しても特性が劣化しにくい導電膜を積層してもよい。
【００１９】以上の様に本実施例では、基体７上に溝１
０を形成する事によってインダクタンス特性を出すよう
にしたので、部品点数が減り非常に構成が簡単になるの
で、生産性が向上する。更に本実施例では従来発生して
いたコイルの緩み等は発生しないので、ナノヘンリー域
のインダクタンス値に設定しても特性に変化がなく特性
のばらつきが発生しない。
０を形成する事によってインダクタンス特性を出すよう
にしたので、部品点数が減り非常に構成が簡単になるの
で、生産性が向上する。更に本実施例では従来発生して
いたコイルの緩み等は発生しないので、ナノヘンリー域
のインダクタンス値に設定しても特性に変化がなく特性
のばらつきが発生しない。
【００２０】
【発明の効果】本発明は、非導電性材料で構成され角部
を有した基台上に導電膜を設けた基体と、基体の両端部
を避けて基体上に設けられた保護部材とを備え、両端部
を端子部とし、基体において端子部間に導電膜を取り除
くように螺旋状の溝を設けることによってコイル状に導
電膜を残し、コイル状に残った導電膜を覆うように保護
部材を設けたインダクタンス素子であって、両端子部間
に設けられた基台の角部に面取りを施すとともに、溝の
幅Ｇと前記溝の間に残った導電膜の間隔Ｈの関係をＧ≦
１．５×Ｈとした事により、構造が簡単で特性の劣化を
抑制し、しかもコイルなどの緩みが生じないので、生産
性が向上し、しかも特性のばらつきを生じない。
を有した基台上に導電膜を設けた基体と、基体の両端部
を避けて基体上に設けられた保護部材とを備え、両端部
を端子部とし、基体において端子部間に導電膜を取り除
くように螺旋状の溝を設けることによってコイル状に導
電膜を残し、コイル状に残った導電膜を覆うように保護
部材を設けたインダクタンス素子であって、両端子部間
に設けられた基台の角部に面取りを施すとともに、溝の
幅Ｇと前記溝の間に残った導電膜の間隔Ｈの関係をＧ≦
１．５×Ｈとした事により、構造が簡単で特性の劣化を
抑制し、しかもコイルなどの緩みが生じないので、生産
性が向上し、しかも特性のばらつきを生じない。
【図１】本発明の一実施例におけるインダクタンス素子
を示す斜視図
を示す斜視図
【図２】本発明の一実施例におけるインダクタンス素子
を示す斜視図
を示す斜視図
【図３】本発明の一実施例におけるインダクタンス素子
を示す断面図
を示す断面図
【図４】本発明の一実施例におけるインダクタンス素子
を示す斜視図
を示す斜視図
【図５】本発明の一実施例におけるインダクタンス素子
を示す断面図
を示す断面図
【図６】本発明の一実施例におけるインダクタンス素子
の導電膜の厚さとインダクタンス特性Ｑの関係を示すグ
ラフ
の導電膜の厚さとインダクタンス特性Ｑの関係を示すグ
ラフ
【図７】従来のインダクタンス素子を示す断面図
７ 基体 ８ 基台 ９ 導電膜 １０ 溝 １１ 窪み部 １２ 保護部材 １３，１４ 端子部
フロントページの続き (72)発明者 崎田 広美 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 佐藤 紀哉 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−183911（ＪＰ，Ａ) 特開 昭62−8924（ＪＰ，Ａ) 特開 平５−129133（ＪＰ，Ａ) 実公 昭60−35201（ＪＰ，Ｙ２) 大原儀作他１名共著、「電気工学基礎 講座９，電気材料及び部品」，朝倉書 店、昭和58年３月５日発行，第176頁欄 外 綱島瑛一著、多層プリント配線板の実 装技術、日刊工業新聞社、昭和60年９月 25日発行、第22頁及び第82頁 電子材料編集部編、最新プリント配線 板技術、株式会社工業調査会，1984年５ 月21日発行，第13頁、第17頁、第46頁、 第78頁及び第119頁
Claims (7)
- 【請求項１】非導電性材料で構成され角部を有した基台
上に導電膜を設けた基体と、前記基体の両端部を避けて
前記基体上に設けられた保護部材とを備え、前記両端部
を端子部とし、前記基体において前記端子部間に前記導
電膜を取り除くように螺旋状の溝を設けることによって
コイル状に前記導電膜を残し、前記コイル状に残った導
電膜を覆うように前記保護部材を設けたインダクタンス
素子であって、両端子部間に設けられた基台の角部に面
取りを施すとともに、溝の幅Ｇと前記溝の間に残った導
電膜の間隔Ｈの関係をＧ≦１．５×Ｈとした事を特徴と
するインダクタンス素子。 - 【請求項２】保護部材を基体の中央部に設けた事を特徴
とする請求項１記載のインダクタンス素子。 - 【請求項３】導電膜の厚さを１５μｍ以上とした事を特
徴とする請求項１〜２いずれか１記載のインダクタンス
素子。 - 【請求項４】導電膜の厚さを１５μｍ〜２０μｍとした
事を特徴とする請求項３記載のインダクタンス素子。 - 【請求項５】端子部上にニッケルを設けた事を特徴とす
る請求項１〜４いずれか１記載のインダクタンス素子。 - 【請求項６】基台を四角柱とした事を特徴とする請求項
１〜５いずれか１記載のインダクタンス素子。 - 【請求項７】導電膜として複数の導電膜を積層して構成
した事を特徴とする請求項１〜６いずれか１記載のイン
ダクタンス素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06091400A JP3140291B2 (ja) | 1994-04-28 | 1994-04-28 | インダクタンス素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06091400A JP3140291B2 (ja) | 1994-04-28 | 1994-04-28 | インダクタンス素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17793799A Division JP3538340B2 (ja) | 1999-06-24 | 1999-06-24 | インダクタンス素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297033A JPH07297033A (ja) | 1995-11-10 |
| JP3140291B2 true JP3140291B2 (ja) | 2001-03-05 |
Family
ID=14025338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06091400A Expired - Fee Related JP3140291B2 (ja) | 1994-04-28 | 1994-04-28 | インダクタンス素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140291B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW342506B (en) * | 1996-10-11 | 1998-10-11 | Matsushita Electric Ind Co Ltd | Inductance device and wireless terminal equipment |
| CN1178232C (zh) | 1999-04-26 | 2004-12-01 | 松下电器产业株式会社 | 电子零件及无线终端装置 |
| JP2001358551A (ja) | 2000-06-15 | 2001-12-26 | Matsushita Electric Ind Co Ltd | フィルタ |
| JP2003115403A (ja) | 2001-10-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
-
1994
- 1994-04-28 JP JP06091400A patent/JP3140291B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| 大原儀作他１名共著、「電気工学基礎講座９，電気材料及び部品」，朝倉書店、昭和５８年３月５日発行，第１７６頁欄外 |
| 綱島瑛一著、多層プリント配線板の実装技術、日刊工業新聞社、昭和６０年９月２５日発行、第２２頁及び第８２頁 |
| 電子材料編集部編、最新プリント配線板技術、株式会社工業調査会，１９８４年５月２１日発行，第１３頁、第１７頁、第４６頁、第７８頁及び第１１９頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297033A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050174208A1 (en) | Inductive element and manufacturing method of the same | |
| JP7169140B2 (ja) | コイル部品及び電子機器 | |
| JP3322189B2 (ja) | インダクタ及びその製造方法 | |
| JP3146942B2 (ja) | アンテナ装置 | |
| JP3140291B2 (ja) | インダクタンス素子 | |
| EP0291602B1 (en) | Contact elements for miniature inductor | |
| JP3225637B2 (ja) | チップ型チョークコイル | |
| JP3538340B2 (ja) | インダクタンス素子の製造方法 | |
| JP2003243226A (ja) | 巻線型電子部品とその製造方法 | |
| JPH02256214A (ja) | チップインダクタおよびその製造方法 | |
| JPH08124749A (ja) | チップインダクタおよびその製造方法 | |
| JP2001126925A (ja) | 積層インダクタ | |
| JPH08264343A (ja) | チップコモンモードチョークおよびその製造方法 | |
| JPH054325Y2 (ja) | ||
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP3049201U (ja) | 巻線形チップ部品用ボビン並びにチップインダクタ | |
| JP3242206B2 (ja) | チップコイル | |
| JPS6223065Y2 (ja) | ||
| JPS61226994A (ja) | 可撓性金属ベ−ス回路基板 | |
| EP1018764B1 (en) | Lead member | |
| JP2753589B2 (ja) | フェライト基材上の導電路 | |
| JP2805375B2 (ja) | 磁気シールド型インダクタの製造方法 | |
| JPH0410657Y2 (ja) | ||
| JPS6193607A (ja) | インダクタンス及びインダクタンス可変方法 | |
| JPS6050046B2 (ja) | 複合部品のトリミング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |