JP3538340B2 - インダクタンス素子の製造方法 - Google Patents
インダクタンス素子の製造方法Info
- Publication number
- JP3538340B2 JP3538340B2 JP17793799A JP17793799A JP3538340B2 JP 3538340 B2 JP3538340 B2 JP 3538340B2 JP 17793799 A JP17793799 A JP 17793799A JP 17793799 A JP17793799 A JP 17793799A JP 3538340 B2 JP3538340 B2 JP 3538340B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- conductive film
- inductance element
- groove
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信機器等
の電子機器等に用いられるインダクタンス素子の製造方
法に関するものである。
の電子機器等に用いられるインダクタンス素子の製造方
法に関するものである。
【０００２】
【従来の技術】図７は従来のインダクタンス素子を示す
断面図である。図７において、１はフェライト等から構
成された磁芯、２は磁芯１に巻かれたコイル、５は端子
台であり、端子台５には一定の金属片３，４が嵌合され
ている。また磁芯１は端子台５の上に固定されており、
更にコイル２の両端は金属片３，４にそれぞれ接続され
ている。６は金属片３，４とコイル２の両端の接合部及
び磁芯１を覆う様に設けられたモールド材である。
断面図である。図７において、１はフェライト等から構
成された磁芯、２は磁芯１に巻かれたコイル、５は端子
台であり、端子台５には一定の金属片３，４が嵌合され
ている。また磁芯１は端子台５の上に固定されており、
更にコイル２の両端は金属片３，４にそれぞれ接続され
ている。６は金属片３，４とコイル２の両端の接合部及
び磁芯１を覆う様に設けられたモールド材である。
【０００３】
【発明が解決しようとする課題】しかしながら前記従来
の構成では、インダクタンス素子自体の構造が非常に複
雑であるために非常に製造工程が複雑になり生産性が向
上しないという問題点があった。更に、ナノヘンリー域
のインダクタンス値を有するインダクタンス素子を作製
しようとすると、導線の巻き具合い等によってインダク
タンス値が変化してしまう事があり特性のばらつきが大
きかった。
の構成では、インダクタンス素子自体の構造が非常に複
雑であるために非常に製造工程が複雑になり生産性が向
上しないという問題点があった。更に、ナノヘンリー域
のインダクタンス値を有するインダクタンス素子を作製
しようとすると、導線の巻き具合い等によってインダク
タンス値が変化してしまう事があり特性のばらつきが大
きかった。
【０００４】本発明は前記従来の課題を解決するもの
で、生産性が向上ししかも特性のばらつきを生じないイ
ンダクタンス素子の製造方法を提供する事を目的として
いる。
で、生産性が向上ししかも特性のばらつきを生じないイ
ンダクタンス素子の製造方法を提供する事を目的として
いる。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、非導電材料で構成され角部に面取りを施し断面の二
辺がほぼ等しい四角柱状の基台上に銅で形成された導電
膜を１５〜２０μｍの厚みで形成して基体を形成し、溝
の幅Ｇと溝の間に残った導電膜の間隔Ｈの間隔がＧ≦
１．５×Ｈとなるようなコイル状の導電膜を残すよう
に、基体を回転させて基台の角部に面取りを施した部分
にレーザー加工にて深さ２５〜３０μｍの螺旋状の溝を
形成し、螺旋状の溝を形成した部分に設けられ、しかも
基体の両端部を避けてエポキシ樹脂で形成された保護部
材を形成するとともに、保護部材を非配置とした基体の
両端部を端子部とし、端子部上にニッケル膜を設けた。
に、非導電材料で構成され角部に面取りを施し断面の二
辺がほぼ等しい四角柱状の基台上に銅で形成された導電
膜を１５〜２０μｍの厚みで形成して基体を形成し、溝
の幅Ｇと溝の間に残った導電膜の間隔Ｈの間隔がＧ≦
１．５×Ｈとなるようなコイル状の導電膜を残すよう
に、基体を回転させて基台の角部に面取りを施した部分
にレーザー加工にて深さ２５〜３０μｍの螺旋状の溝を
形成し、螺旋状の溝を形成した部分に設けられ、しかも
基体の両端部を避けてエポキシ樹脂で形成された保護部
材を形成するとともに、保護部材を非配置とした基体の
両端部を端子部とし、端子部上にニッケル膜を設けた。
【０００６】
【発明の実施の形態】図１は本発明の一実施の形態にお
けるインダクタンス素子を示す斜視図である。図１にお
いて、７は基体で、基体７は図２，図３に示す様に非導
電性材料で構成された基台８と、基台８の上に形成され
た導電膜９によって構成されている。基台８としてはＡ
ｌ2Ｏ3，ＳｉＯ2，ＴｉＯ2等の材料を混合して作製され
ている。基台８として上記材料を用いると、強度や熱伝
導度の点で優れている。
けるインダクタンス素子を示す斜視図である。図１にお
いて、７は基体で、基体７は図２，図３に示す様に非導
電性材料で構成された基台８と、基台８の上に形成され
た導電膜９によって構成されている。基台８としてはＡ
ｌ2Ｏ3，ＳｉＯ2，ＴｉＯ2等の材料を混合して作製され
ている。基台８として上記材料を用いると、強度や熱伝
導度の点で優れている。
【０００７】又基台８の形状として、本実施の形態では
四角柱（図２のＡ寸法とＢ寸法はほとんど同じ）のもの
を採用したが、円柱等の他の形状でもよい。基台８の形
状を四角柱にすると、面実装の際にプリント基板に対す
るすわりや位置ずれが生じにくく、更にマンハッタン減
少と呼ばれる素子立ち等が防止できる点で優れている。
四角柱（図２のＡ寸法とＢ寸法はほとんど同じ）のもの
を採用したが、円柱等の他の形状でもよい。基台８の形
状を四角柱にすると、面実装の際にプリント基板に対す
るすわりや位置ずれが生じにくく、更にマンハッタン減
少と呼ばれる素子立ち等が防止できる点で優れている。
【０００８】また、基台８の角部は、面取りを施した方
が好ましい。即ち基台８上に導電膜９を形成する際に、
角部が尖っていると角部に形成される導電膜９の膜厚は
薄くなり良好な特性を得ることができない。
が好ましい。即ち基台８上に導電膜９を形成する際に、
角部が尖っていると角部に形成される導電膜９の膜厚は
薄くなり良好な特性を得ることができない。
【０００９】導電膜９としては、金，銀，銅等の導電材
料で構成されるが、これら材料で構成された導電膜は特
性的にもあまり差はないので、コスト的に有利な銅で導
電膜９を形成する事が好ましい。
料で構成されるが、これら材料で構成された導電膜は特
性的にもあまり差はないので、コスト的に有利な銅で導
電膜９を形成する事が好ましい。
【００１０】また導電膜９は単層でなく、複数の導電膜
９を積層して構成してもよい。
９を積層して構成してもよい。
【００１１】導電膜９の厚みｔとしては、１５μｍ〜２
０μｍの間が好ましい。即ち図６に示す様に導電膜９の
厚みｔとインダクタンス特性Ｑとの関係から１５μｍ以
下ではＱが低く２０μｍ以上ではＱの向上が見られない
からである。なお、導電膜９を複数の膜を積層して構成
した場合には、複数の膜のトータル厚みが１５μｍ〜２
０μｍとなるように構成する。
０μｍの間が好ましい。即ち図６に示す様に導電膜９の
厚みｔとインダクタンス特性Ｑとの関係から１５μｍ以
下ではＱが低く２０μｍ以上ではＱの向上が見られない
からである。なお、導電膜９を複数の膜を積層して構成
した場合には、複数の膜のトータル厚みが１５μｍ〜２
０μｍとなるように構成する。
【００１２】導電膜９を基台８上に形成する方法として
は、無電界鍍金法やスパッタリング法等の薄膜形成技術
が用いられる。
は、無電界鍍金法やスパッタリング法等の薄膜形成技術
が用いられる。
【００１３】この様に構成された基体７には図４，図５
に示す様に螺旋状に溝１０が設けられている。この溝１
０は導電膜９を完全に切断する様に形成されているの
で、この溝１０を設けた部分はコイル状に導電膜９が残
る事になる（この様な加工によって導電膜９自体に従来
の巻線のコイルに対応する部分を形成できる。）。
に示す様に螺旋状に溝１０が設けられている。この溝１
０は導電膜９を完全に切断する様に形成されているの
で、この溝１０を設けた部分はコイル状に導電膜９が残
る事になる（この様な加工によって導電膜９自体に従来
の巻線のコイルに対応する部分を形成できる。）。
【００１４】この溝１０の形成は、レーザー加工や砥石
加工等によって形成される。レーザー加工で溝１０を施
す場合には、出力は１０Ｗ〜５０Ｗ程度に設定する事が
好ましい。更にレーザー加工や砥石加工によって溝１０
を形成する場合には、基体７自体を回転させる事が好ま
しい。従って基体７の両端に窪み部１１を形成し、この
窪み部１１に回転軸などを押し当てる事によって、基体
７を均一にしかも精度良く回転させる事ができるので、
溝１０を精度良く形成する事ができ特性のばらつきを小
さくする事ができる。
加工等によって形成される。レーザー加工で溝１０を施
す場合には、出力は１０Ｗ〜５０Ｗ程度に設定する事が
好ましい。更にレーザー加工や砥石加工によって溝１０
を形成する場合には、基体７自体を回転させる事が好ま
しい。従って基体７の両端に窪み部１１を形成し、この
窪み部１１に回転軸などを押し当てる事によって、基体
７を均一にしかも精度良く回転させる事ができるので、
溝１０を精度良く形成する事ができ特性のばらつきを小
さくする事ができる。
【００１５】又、図５に示す様に溝１０の深さＪは導電
膜９の厚みを１５μｍ〜２０μｍとすると２５μｍ〜３
０μｍとする事が好ましい。深さＪを２５μｍ以下とす
ると、導電膜９を完全に切断する事ができない事があ
り、更に３０μｍ以上とすると基台８の機械的強度が低
下する等の問題点が発生する事がある。
膜９の厚みを１５μｍ〜２０μｍとすると２５μｍ〜３
０μｍとする事が好ましい。深さＪを２５μｍ以下とす
ると、導電膜９を完全に切断する事ができない事があ
り、更に３０μｍ以上とすると基台８の機械的強度が低
下する等の問題点が発生する事がある。
【００１６】更に図５に示す様に、溝１０の幅Ｇと溝１
０の間に残った導電膜９の間隔Ｈの関係はＧ≦１．５×
Ｈを満たす事が好ましい。この関係外の時はインダクタ
ンス特性Ｑが悪くなる。
０の間に残った導電膜９の間隔Ｈの関係はＧ≦１．５×
Ｈを満たす事が好ましい。この関係外の時はインダクタ
ンス特性Ｑが悪くなる。
【００１７】１２は導電膜９の溝１０が形成された部分
に設けられた絶縁性を有する保護部材で、保護部材１２
はレジストインキやエポキシ樹脂等の材料で構成され
る。保護部材１２の構成材料としてレジストインキを用
いると薄く均一な保護部材１２を形成できるので、特性
にばらつきを防止できるとともに実装性をも向上させる
事ができる。この保護部材１２を基体７の両端部を避け
て略中央部に設ける事によって、前記両端部は端子部１
３，１４となる。この端子部１３，１４を基板の所定の
位置に配置して、リフロー等を行うことによってインダ
クタンス素子を基板上に取り付ける事ができる。
に設けられた絶縁性を有する保護部材で、保護部材１２
はレジストインキやエポキシ樹脂等の材料で構成され
る。保護部材１２の構成材料としてレジストインキを用
いると薄く均一な保護部材１２を形成できるので、特性
にばらつきを防止できるとともに実装性をも向上させる
事ができる。この保護部材１２を基体７の両端部を避け
て略中央部に設ける事によって、前記両端部は端子部１
３，１４となる。この端子部１３，１４を基板の所定の
位置に配置して、リフロー等を行うことによってインダ
クタンス素子を基板上に取り付ける事ができる。
【００１８】なお、端子部１３，１４に半田等の接合材
が付着すると、端子部１３，１４上に設けられた導電膜
９が劣化し、所定の特性を得る事ができない場合がある
ので、端子部１３，１４上にニッケル等の接合材と接触
しても特性が劣化しにくい導電膜９を積層してもよい。
が付着すると、端子部１３，１４上に設けられた導電膜
９が劣化し、所定の特性を得る事ができない場合がある
ので、端子部１３，１４上にニッケル等の接合材と接触
しても特性が劣化しにくい導電膜９を積層してもよい。
【００１９】以上の様に本実施の形態では、基体７上に
溝１０を形成する事によってインダクタンス特性を出す
ようにしたので、部品点数が減り非常に構成が簡単にな
るので、生産性が向上する。更に本実施の形態では従来
発生していたコイルの緩み等は発生しないので、ナノヘ
ンリー域のインダクタンス値に設定しても特性に変化が
なく特性のばらつきが発生しない。
溝１０を形成する事によってインダクタンス特性を出す
ようにしたので、部品点数が減り非常に構成が簡単にな
るので、生産性が向上する。更に本実施の形態では従来
発生していたコイルの緩み等は発生しないので、ナノヘ
ンリー域のインダクタンス値に設定しても特性に変化が
なく特性のばらつきが発生しない。
【００２０】
【発明の効果】本発明は、非導電材料で構成され角部に
面取りを施し断面の二辺がほぼ等しい四角柱状の基台上
に銅で形成された導電膜を１５〜２０μｍの厚みで形成
して基体を形成し、溝の幅Ｇと溝の間に残った導電膜の
間隔Ｈの間隔がＧ≦１．５×Ｈとなるようなコイル状の
導電膜を残すように、基体を回転させて基台の角部に面
取りを施した部分にレーザー加工にて深さ２５〜３０μ
ｍの螺旋状の溝を形成し、螺旋状の溝を形成した部分に
設けられ、しかも基体の両端部を避けてエポキシ樹脂で
形成された保護部材を形成するとともに、保護部材を非
配置とした基体の両端部を端子部とし、端子部上にニッ
ケル膜を設けた事により構造が簡単になり特性の劣化を
抑制し、しかもコイルなどの緩みが生じないので、生産
性が向上ししかも特性のばらつきを生じない。また、螺
旋状の溝の深さを２５〜３０μｍとすることで、導電膜
を確実に切断することができ、しかも基体の機械的強度
を保つことができる。
面取りを施し断面の二辺がほぼ等しい四角柱状の基台上
に銅で形成された導電膜を１５〜２０μｍの厚みで形成
して基体を形成し、溝の幅Ｇと溝の間に残った導電膜の
間隔Ｈの間隔がＧ≦１．５×Ｈとなるようなコイル状の
導電膜を残すように、基体を回転させて基台の角部に面
取りを施した部分にレーザー加工にて深さ２５〜３０μ
ｍの螺旋状の溝を形成し、螺旋状の溝を形成した部分に
設けられ、しかも基体の両端部を避けてエポキシ樹脂で
形成された保護部材を形成するとともに、保護部材を非
配置とした基体の両端部を端子部とし、端子部上にニッ
ケル膜を設けた事により構造が簡単になり特性の劣化を
抑制し、しかもコイルなどの緩みが生じないので、生産
性が向上ししかも特性のばらつきを生じない。また、螺
旋状の溝の深さを２５〜３０μｍとすることで、導電膜
を確実に切断することができ、しかも基体の機械的強度
を保つことができる。
【図１】本発明の一実施の形態におけるインダクタンス
素子を示す斜視図
素子を示す斜視図
【図２】本発明の一実施の形態におけるインダクタンス
素子を示す斜視図
素子を示す斜視図
【図３】本発明の一実施の形態におけるインダクタンス
素子を示す断面図
素子を示す断面図
【図４】本発明の一実施の形態におけるインダクタンス
素子を示す斜視図
素子を示す斜視図
【図５】本発明の一実施の形態におけるインダクタンス
素子を示す断面図
素子を示す断面図
【図６】本発明の一実施の形態におけるインダクタンス
素子の導電膜の厚さとインダクタンス特性Ｑの関係を示
すグラフ
素子の導電膜の厚さとインダクタンス特性Ｑの関係を示
すグラフ
【図７】従来のインダクタンス素子を示す断面図
７ 基体
８ 基台
９ 導電膜
１０ 溝
１１ 窪み部
１２ 保護部材
１３，１４ 端子部
フロントページの続き
(72)発明者 崎田 広美
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 佐藤 紀哉
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(56)参考文献 特開 昭58−79706（ＪＰ，Ａ)
特開 平６−112091（ＪＰ，Ａ)
特開 昭54−21565（ＪＰ，Ａ)
特開 平２−126610（ＪＰ，Ａ)
特開 平５−205902（ＪＰ，Ａ)
特開 平１−191403（ＪＰ，Ａ)
実公 昭60−35201（ＪＰ，Ｙ２)
Claims (3)
- 【請求項１】非導電材料で構成され角部に面取りを施し
断面の二辺がほぼ等しい四角柱状の基台上に銅で形成さ
れた導電膜を１５〜２０μｍの厚みで形成して基体を形
成し、 溝の幅Ｇと前記溝の間に残った導電膜の間隔Ｈの間隔が
Ｇ≦１．５×Ｈとなるようなコイル状の導電膜を残すよ
うに、前記基体を回転させて前記基台の角部に面取りを
施した部分にレーザー加工にて深さ２５〜３０μｍの螺
旋状の溝を形成し、 前記螺旋状の溝を形成した部分に設けられ、しかも前記
基体の両端部を避けてエポキシ樹脂で形成された保護部
材を形成するとともに、前記保護部材を非配置とした前
記基体の両端部を端子部とし、前記端子部上にニッケル
膜を設けた事を特徴とするインダクタンス素子の製造方
法。 - 【請求項２】保護部材を基体の中央部に設けた事を特徴
とする請求項１記載のインダクタンス素子の製造方法。 - 【請求項３】導電膜として複数の導電膜を積層して構成
した事を特徴とする請求項１〜２いずれか１記載のイン
ダクタンス素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17793799A JP3538340B2 (ja) | 1999-06-24 | 1999-06-24 | インダクタンス素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17793799A JP3538340B2 (ja) | 1999-06-24 | 1999-06-24 | インダクタンス素子の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06091400A Division JP3140291B2 (ja) | 1994-04-28 | 1994-04-28 | インダクタンス素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068144A JP2000068144A (ja) | 2000-03-03 |
| JP3538340B2 true JP3538340B2 (ja) | 2004-06-14 |
Family
ID=16039684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17793799A Expired - Lifetime JP3538340B2 (ja) | 1999-06-24 | 1999-06-24 | インダクタンス素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3538340B2 (ja) |
-
1999
- 1999-06-24 JP JP17793799A patent/JP3538340B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068144A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100690106B1 (ko) | 코일기판과 그 제조방법 | |
| US7212095B2 (en) | Inductive element and manufacturing method of the same | |
| US7002446B2 (en) | Coil component | |
| JP2956687B1 (ja) | 積層インダクタ | |
| JP3146942B2 (ja) | アンテナ装置 | |
| JP3858853B2 (ja) | ２ポート型アイソレータ及び通信装置 | |
| JP3538340B2 (ja) | インダクタンス素子の製造方法 | |
| JP3140291B2 (ja) | インダクタンス素子 | |
| JP2000182872A (ja) | チップインダクタの製造方法およびチップインダクタ | |
| JP2004128130A (ja) | コイル部品とその製造方法 | |
| JP2003243226A (ja) | 巻線型電子部品とその製造方法 | |
| JP3225637B2 (ja) | チップ型チョークコイル | |
| JP2000182873A (ja) | チップインダクタの製造方法およびチップインダクタ | |
| JP2001126925A (ja) | 積層インダクタ | |
| JP3111899B2 (ja) | チップアンテナ | |
| JPH08264343A (ja) | チップコモンモードチョークおよびその製造方法 | |
| JP3536615B2 (ja) | チップ型インピーダンス素子 | |
| JP7384259B2 (ja) | インダクタ部品 | |
| JP2002170717A (ja) | チップインダクタ | |
| US20240194392A1 (en) | Coil component | |
| US20230223183A1 (en) | Coil component | |
| US20210134516A1 (en) | Inductor array component | |
| JP3109414B2 (ja) | チップアンテナの製造方法 | |
| KR100280145B1 (ko) | 필름형 인덕터 | |
| JP2000182871A (ja) | チップインダクタの製造方法およびチップインダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |