JP3132521B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3132521B2 JP3132521B2 JP03349564A JP34956491A JP3132521B2 JP 3132521 B2 JP3132521 B2 JP 3132521B2 JP 03349564 A JP03349564 A JP 03349564A JP 34956491 A JP34956491 A JP 34956491A JP 3132521 B2 JP3132521 B2 JP 3132521B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode layer
- layer
- metal electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【0001】
【産業上の利用分野】本発明は一方向制御サイリスタ、
双方向制御サイリスタ(トライアック)等の半導体装置
に関する。
双方向制御サイリスタ(トライアック)等の半導体装置
に関する。
【0002】
【従来の技術】従来の一方向制御サイリスタは、図2に
示すようにn+ 型半導体領域2とp型半導体領域3とn
型半導体領域4とp型半導体領域5とn+ 型半導体領域
6とを有する半導体基板1と、n+ 型半導体領域2の表
面に設けられたカソード電極層7と、p型半導体領域5
の表面に設けられたアノード電極8と、p型半導体領域
3に設けられたゲート電極9と、等電位リング(EQ
R)10と、点々を付して説明的に示すシリコン酸化膜
(絶縁膜)11と、カソードリード線12と、ゲートリ
ード線13とから成る。
示すようにn+ 型半導体領域2とp型半導体領域3とn
型半導体領域4とp型半導体領域5とn+ 型半導体領域
6とを有する半導体基板1と、n+ 型半導体領域2の表
面に設けられたカソード電極層7と、p型半導体領域5
の表面に設けられたアノード電極8と、p型半導体領域
3に設けられたゲート電極9と、等電位リング(EQ
R)10と、点々を付して説明的に示すシリコン酸化膜
(絶縁膜)11と、カソードリード線12と、ゲートリ
ード線13とから成る。
【0003】半導体基板1の平面形状はほぼ正方形であ
り、この正方形の上面の中央にAl(アルミニウム)金
属層から成るカソード電極7が配置され、四角形の一つ
の角部領域にAl金属層から成るゲート電極9が配置さ
れ、カソード電極7及びゲート電極9を囲むようにAl
金属層から成る等電位リング10が配置されている。カ
ソード電極7、ゲート電極9及び等電位リング10は、
シリコン酸化膜11に設けられた開口を介してn+ 型半
導体領域2、p型半導体領域3、n+ 型半導体領域6に
接続されている。カソードリード線12はゲートリード
線13よりも電流容量の大きい太いワイヤから成り、周
知のワイヤボンディング法で接続されている。このカソ
ードリード線12の固着部分12aはほぼ四角形のカソ
ード電極7の対角線に沿って長手に延びている。
り、この正方形の上面の中央にAl(アルミニウム)金
属層から成るカソード電極7が配置され、四角形の一つ
の角部領域にAl金属層から成るゲート電極9が配置さ
れ、カソード電極7及びゲート電極9を囲むようにAl
金属層から成る等電位リング10が配置されている。カ
ソード電極7、ゲート電極9及び等電位リング10は、
シリコン酸化膜11に設けられた開口を介してn+ 型半
導体領域2、p型半導体領域3、n+ 型半導体領域6に
接続されている。カソードリード線12はゲートリード
線13よりも電流容量の大きい太いワイヤから成り、周
知のワイヤボンディング法で接続されている。このカソ
ードリード線12の固着部分12aはほぼ四角形のカソ
ード電極7の対角線に沿って長手に延びている。
【0004】
【発明が解決しようとする課題】ところで、カソードリ
ード線12とアノード電極8との間に定格電流よりも大
きいサージ電流を繰返して流すと、カソード電極7にお
けるカソードリード線12の固着部分12aの端部近傍
領域7aすなわちカソード電極7の端縁から固着部分1
2aまでの間隔が小さい領域においてカソード電極7の
端縁のスライド(滑動又は崩壊)現象が図2で破線14
で示すように生じる。このスライド現象の発生理由の詳
細は明らかでないが、発熱に起因しているものと考えら
れる。なお、ゲート電極9の電流は小さいので、ここで
はスライド現象が生じない。カソード電極7の端部がシ
リコン酸化膜11の上において等電位リング10に接近
又は接触すると、アノード電極8とp型半導体領域5と
n型半導体領域4とn+ 型半導体領域6と等電位リング
10とカソード電極7とから成る電流通路が形成され、
ここを通ってリーク電流が流れ、電気的特性の劣化又は
異常動作が生じる。
ード線12とアノード電極8との間に定格電流よりも大
きいサージ電流を繰返して流すと、カソード電極7にお
けるカソードリード線12の固着部分12aの端部近傍
領域7aすなわちカソード電極7の端縁から固着部分1
2aまでの間隔が小さい領域においてカソード電極7の
端縁のスライド(滑動又は崩壊)現象が図2で破線14
で示すように生じる。このスライド現象の発生理由の詳
細は明らかでないが、発熱に起因しているものと考えら
れる。なお、ゲート電極9の電流は小さいので、ここで
はスライド現象が生じない。カソード電極7の端部がシ
リコン酸化膜11の上において等電位リング10に接近
又は接触すると、アノード電極8とp型半導体領域5と
n型半導体領域4とn+ 型半導体領域6と等電位リング
10とカソード電極7とから成る電流通路が形成され、
ここを通ってリーク電流が流れ、電気的特性の劣化又は
異常動作が生じる。
【0005】そこで、本発明の目的はスライドによる問
題を解決することにある。
題を解決することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体基板の主面上に設けられた金属電極
層と、電気的分離領域を介して前記金属電極層を包囲す
るように前記半導体基板の主面上に設けられた包囲金属
層と、前記金属電極層上に固着されたリード線とを備え
た半導体装置において、少なくとも前記金属電極層の端
縁から前記リード線の固着部分までの間隔が最も狭い領
域を囲むように前記分離領域に沿ってスライド阻止用金
属層が設けられており、前記スライド阻止用金属層と前
記金属電極層との間に溝が設けられている半導体装置に
係わるものである。
の本発明は、半導体基板の主面上に設けられた金属電極
層と、電気的分離領域を介して前記金属電極層を包囲す
るように前記半導体基板の主面上に設けられた包囲金属
層と、前記金属電極層上に固着されたリード線とを備え
た半導体装置において、少なくとも前記金属電極層の端
縁から前記リード線の固着部分までの間隔が最も狭い領
域を囲むように前記分離領域に沿ってスライド阻止用金
属層が設けられており、前記スライド阻止用金属層と前
記金属電極層との間に溝が設けられている半導体装置に
係わるものである。
【0007】
【作用及び効果】本発明におけるスライド阻止用金属層
は、金属電極層がスライドを起こした時のストッパとし
て機能する。金属電極層とスライド阻止用金属層との間
の溝はスライド吸収領域として機能する。本発明によれ
ば、金属電極層のスライドによる金属電極層と包囲金属
層との短絡が阻止されるので、半導体装置の電気的特性
の劣化又は誤動作を防ぐことができる。
は、金属電極層がスライドを起こした時のストッパとし
て機能する。金属電極層とスライド阻止用金属層との間
の溝はスライド吸収領域として機能する。本発明によれ
ば、金属電極層のスライドによる金属電極層と包囲金属
層との短絡が阻止されるので、半導体装置の電気的特性
の劣化又は誤動作を防ぐことができる。
【0008】
【実施例】次に、図3及び図4を参照して本発明の実施
例に係わるサイリスタを説明する。但し、図3及び図4
において図1及び図2と共通する部分には同一の符号を
付してその説明を省略する。この実施例ではAl金属電
極層から成るカソード電極7と包囲金属層としての等電
位リング10との間に電気的分離領域としての第1の溝
15が設けられている他に、第2の溝16が設けられて
いる。第2の溝16は図1に示したスライドが発生し易
い領域7aを少なくとも含むように形成されている。即
ち、第2の溝16はカソード電極7の図3の左下領域は
含まないが、これ以外の領域を包囲するように形成され
ている。第2の溝16を第1の溝15に沿って形成する
ことにより両者の間にスライド阻止用金属層17が生じ
ている。このスライド阻止用金属層17はカソード電極
7に連続したAl金属層から成り、シリコン酸化膜11
の上に配置されている。第1及び第2の溝15、16に
はシリコン酸化膜11が露出している。
例に係わるサイリスタを説明する。但し、図3及び図4
において図1及び図2と共通する部分には同一の符号を
付してその説明を省略する。この実施例ではAl金属電
極層から成るカソード電極7と包囲金属層としての等電
位リング10との間に電気的分離領域としての第1の溝
15が設けられている他に、第2の溝16が設けられて
いる。第2の溝16は図1に示したスライドが発生し易
い領域7aを少なくとも含むように形成されている。即
ち、第2の溝16はカソード電極7の図3の左下領域は
含まないが、これ以外の領域を包囲するように形成され
ている。第2の溝16を第1の溝15に沿って形成する
ことにより両者の間にスライド阻止用金属層17が生じ
ている。このスライド阻止用金属層17はカソード電極
7に連続したAl金属層から成り、シリコン酸化膜11
の上に配置されている。第1及び第2の溝15、16に
はシリコン酸化膜11が露出している。
【0009】カソード電極7、等電位リング10及びス
ライド阻止用金属層17は、半導体基板1の上面の全部
にAlを真空蒸着し、周知のホトリソグラフィ技術でパ
ターニングすることにより形成したものである。従っ
て、第2の溝16を設けるために特別な工程を必要とし
ない。
ライド阻止用金属層17は、半導体基板1の上面の全部
にAlを真空蒸着し、周知のホトリソグラフィ技術でパ
ターニングすることにより形成したものである。従っ
て、第2の溝16を設けるために特別な工程を必要とし
ない。
【0010】このサイリスタのカソードリード線12と
アノード電極8との間にサージ電流を繰返して流すこと
によってカソード電極7の端部にスライドが生じたとし
ても、スライド阻止用金属層17で阻止され、等電位リ
ング10までは達しない。従って、カソード電極7と等
電位リング10との短絡が阻止される。
アノード電極8との間にサージ電流を繰返して流すこと
によってカソード電極7の端部にスライドが生じたとし
ても、スライド阻止用金属層17で阻止され、等電位リ
ング10までは達しない。従って、カソード電極7と等
電位リング10との短絡が阻止される。
【0011】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 双方向制御サイリスタ即ちトライアックにも適
用可能である。 (2) 第2の溝16を第1の溝15と同様にカソード
電極7を完全に包囲するように形成してもよい。 (3) 第3の溝を第2の溝16に沿って設けることが
できる。
く、例えば次の変形が可能なものである。 (1) 双方向制御サイリスタ即ちトライアックにも適
用可能である。 (2) 第2の溝16を第1の溝15と同様にカソード
電極7を完全に包囲するように形成してもよい。 (3) 第3の溝を第2の溝16に沿って設けることが
できる。
【図1】従来のサイリスタを示す平面図である。
【図2】図1のA−A線を示す断面図である。
【図3】本発明の実施例に従うサイリスタを示す平面図
である。
である。
【図4】図3のB−B線を示す断面図である。
7 カソード電極 9 ゲート電極 10 等電位リング 11 シリコン酸化膜 12 カソードリード線 15 第1の溝 16 第2の溝
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−258474(JP,A) 特開 昭51−134580(JP,A) 特開 平4−106981(JP,A) 特開 平4−106979(JP,A) 特開 平3−79077(JP,A) 特開 平2−14574(JP,A) 実開 昭63−27061(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 29/74
Claims (2)
- 【請求項1】 半導体基板の主面上に設けられた金属電
極層と、電気的分離領域を介して前記金属電極層を包囲
するように前記半導体基板の主面上に設けられた包囲金
属層と、前記金属電極層上に固着されたリード線とを備
えた半導体装置において、 少なくとも前記金属電極層の端縁から前記リード線の固
着部分までの間隔が最も狭い領域を囲むように前記分離
領域に沿ってスライド阻止用金属層が設けられており、
前記スライド阻止用金属層と前記金属電極層との間に溝
が設けられていることを特徴とする半導体装置。 - 【請求項2】 前記スライド阻止用金属層は前記金属電
極層に電気的に接続された領域であり、更に、前記金属
電極層の周縁部と前記スライド阻止用金属層と前記包囲
金属層の内周縁部との下に絶縁膜が設けられていること
を特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03349564A JP3132521B2 (ja) | 1991-12-06 | 1991-12-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03349564A JP3132521B2 (ja) | 1991-12-06 | 1991-12-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05160392A JPH05160392A (ja) | 1993-06-25 |
JP3132521B2 true JP3132521B2 (ja) | 2001-02-05 |
Family
ID=18404573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03349564A Expired - Fee Related JP3132521B2 (ja) | 1991-12-06 | 1991-12-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3132521B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19606198A1 (de) | 1996-02-21 | 1997-08-28 | Basf Ag | Verfahren zur Herstellung von Oxazingruppen enthaltenden Polymeren |
-
1991
- 1991-12-06 JP JP03349564A patent/JP3132521B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05160392A (ja) | 1993-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4688323A (en) | Method for fabricating vertical MOSFETs | |
EP0566179B1 (en) | A semiconductor component including protection means | |
US4783690A (en) | Power semiconductor device with main current section and emulation current section | |
EP0492558B1 (en) | Semiconductor device comprising a high speed switching bipolar transistor | |
JPH0463546B2 (ja) | ||
US4881106A (en) | DV/DT of power MOSFETS | |
US20020117716A1 (en) | Power mosfet device, structures employing the same and methods of fabrication | |
JP3132521B2 (ja) | 半導体装置 | |
US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
JP2755761B2 (ja) | 半導体装置 | |
US4942446A (en) | Semiconductor device for switching, and the manufacturing method therefor | |
JP2006100481A (ja) | 半導体装置 | |
JP2525558Y2 (ja) | 半導体装置 | |
JP3163674B2 (ja) | 浮遊電流の少ない高電圧半導体素子 | |
JP2881907B2 (ja) | 電力用半導体装置 | |
JP2932308B2 (ja) | 半導体装置 | |
JPH0324071B2 (ja) | ||
JPH08125181A (ja) | 半導体装置 | |
JPH0918023A (ja) | 半導体装置 | |
JP2802940B2 (ja) | 半導体装置 | |
JPH0832049A (ja) | 半導体装置 | |
JPH06188410A (ja) | 半導体装置 | |
JPH05326930A (ja) | ゲートターンオフサイリスタ | |
JPH0897406A (ja) | ゲートターンオフサイリスタおよび半導体素子 | |
JP2892673B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |