JPH05160392A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05160392A JPH05160392A JP34956491A JP34956491A JPH05160392A JP H05160392 A JPH05160392 A JP H05160392A JP 34956491 A JP34956491 A JP 34956491A JP 34956491 A JP34956491 A JP 34956491A JP H05160392 A JPH05160392 A JP H05160392A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- metal
- layer
- metal electrode
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 サージの印加で生じるサイリスタのカソード
電極の端部のスライド（滑動又は崩壊）による等電位リ
ング（ＥＱＲ）との短絡を防ぐ。 【構成】 サイリスタのカソード電極７と等電位リング
１０との間に第１の溝１５と第２の溝１６とを設ける。
第１の溝１５と第２の溝１６との間の金属層をスライド
阻止部として使用する。
電極の端部のスライド（滑動又は崩壊）による等電位リ
ング（ＥＱＲ）との短絡を防ぐ。 【構成】 サイリスタのカソード電極７と等電位リング
１０との間に第１の溝１５と第２の溝１６とを設ける。
第１の溝１５と第２の溝１６との間の金属層をスライド
阻止部として使用する。
Description
【０００１】
【産業上の利用分野】本発明は一方向制御サイリスタ、
双方向制御サイリスタ（トライアック）等の半導体装置
に関する。
双方向制御サイリスタ（トライアック）等の半導体装置
に関する。
【０００２】
【従来の技術】従来の一方向制御サイリスタは、図２に
示すようにｎ+ 型半導体領域２とｐ型半導体領域３とｎ
型半導体領域４とｐ型半導体領域５とｎ+ 型半導体領域
６とを有する半導体基板１と、ｎ+ 型半導体領域２の表
面に設けられたカソード電極層７と、ｐ型半導体領域５
の表面に設けられたアノード電極８と、ｐ型半導体領域
３に設けられたゲート電極９と、等電位リング（ＥＱ
Ｒ）１０と、点々を付して説明的に示すシリコン酸化膜
（絶縁膜）１１と、カソードリード線１２と、ゲートリ
ード線１３とから成る。
示すようにｎ+ 型半導体領域２とｐ型半導体領域３とｎ
型半導体領域４とｐ型半導体領域５とｎ+ 型半導体領域
６とを有する半導体基板１と、ｎ+ 型半導体領域２の表
面に設けられたカソード電極層７と、ｐ型半導体領域５
の表面に設けられたアノード電極８と、ｐ型半導体領域
３に設けられたゲート電極９と、等電位リング（ＥＱ
Ｒ）１０と、点々を付して説明的に示すシリコン酸化膜
（絶縁膜）１１と、カソードリード線１２と、ゲートリ
ード線１３とから成る。
【０００３】半導体基板１の平面形状はほぼ正方形であ
り、この正方形の上面の中央にＡｌ（アルミニウム）金
属層から成るカソード電極７が配置され、四角形の一つ
の角部領域にＡｌ金属層から成るゲート電極９が配置さ
れ、カソード電極７及びゲート電極９を囲むようにＡｌ
金属層から成る等電位リング１０が配置されている。カ
ソード電極７、ゲート電極９及び等電位リング１０は、
シリコン酸化膜１１に設けられた開口を介してｎ+ 型半
導体領域２、ｐ型半導体領域３、ｎ+ 型半導体領域６に
接続されている。カソードリード線１２はゲートリード
線１３よりも電流容量の大きい太いワイヤから成り、周
知のワイヤボンディング法で接続されている。このカソ
ードリード線１２の固着部分１２ａはほぼ四角形のカソ
ード電極７の対角線に沿って長手に延びている。
り、この正方形の上面の中央にＡｌ（アルミニウム）金
属層から成るカソード電極７が配置され、四角形の一つ
の角部領域にＡｌ金属層から成るゲート電極９が配置さ
れ、カソード電極７及びゲート電極９を囲むようにＡｌ
金属層から成る等電位リング１０が配置されている。カ
ソード電極７、ゲート電極９及び等電位リング１０は、
シリコン酸化膜１１に設けられた開口を介してｎ+ 型半
導体領域２、ｐ型半導体領域３、ｎ+ 型半導体領域６に
接続されている。カソードリード線１２はゲートリード
線１３よりも電流容量の大きい太いワイヤから成り、周
知のワイヤボンディング法で接続されている。このカソ
ードリード線１２の固着部分１２ａはほぼ四角形のカソ
ード電極７の対角線に沿って長手に延びている。
【０００４】
【発明が解決しようとする課題】ところで、カソードリ
ード線１２とアノード電極８との間に定格電流よりも大
きいサージ電流を繰返して流すと、カソード電極７にお
けるカソードリード線１２の固着部分１２ａの端部近傍
領域７ａすなわちカソード電極７の端縁から固着部分１
２ａまでの間隔が小さい領域においてカソード電極７の
端縁のスライド（滑動又は崩壊）現象が図２で破線１４
で示すように生じる。このスライド現象の発生理由の詳
細は明らかでないが、発熱に起因しているものと考えら
れる。なお、ゲート電極９の電流は小さいので、ここで
はスライド現象が生じない。カソード電極７の端部がシ
リコン酸化膜１１の上において等電位リング１０に接近
又は接触すると、アノード電極８とｐ型半導体領域５と
ｎ型半導体領域４とｎ+ 型半導体領域６と等電位リング
１０とカソード電極７とから成る電流通路が形成され、
ここを通ってリーク電流が流れ、電気的特性の劣化又は
異常動作が生じる。
ード線１２とアノード電極８との間に定格電流よりも大
きいサージ電流を繰返して流すと、カソード電極７にお
けるカソードリード線１２の固着部分１２ａの端部近傍
領域７ａすなわちカソード電極７の端縁から固着部分１
２ａまでの間隔が小さい領域においてカソード電極７の
端縁のスライド（滑動又は崩壊）現象が図２で破線１４
で示すように生じる。このスライド現象の発生理由の詳
細は明らかでないが、発熱に起因しているものと考えら
れる。なお、ゲート電極９の電流は小さいので、ここで
はスライド現象が生じない。カソード電極７の端部がシ
リコン酸化膜１１の上において等電位リング１０に接近
又は接触すると、アノード電極８とｐ型半導体領域５と
ｎ型半導体領域４とｎ+ 型半導体領域６と等電位リング
１０とカソード電極７とから成る電流通路が形成され、
ここを通ってリーク電流が流れ、電気的特性の劣化又は
異常動作が生じる。
【０００５】そこで、本発明の目的はスライドによる問
題を解決することにある。
題を解決することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体基板の主面上に設けられた金属電極
層と、電気的分離領域を介して前記金属電極層を包囲す
るように前記半導体基板の主面上に設けられた包囲金属
層と、前記金属電極層上に固着されたリード線とを備え
た半導体装置において、少なくとも前記金属電極層の端
縁から前記リード線の固着部分までの間隔が最も狭い領
域を囲むように前記分離領域に沿ってスライド阻止用金
属層が設けられており、前記スライド阻止用金属層と前
記金属電極層との間に溝が設けられている半導体装置に
係わるものである。
の本発明は、半導体基板の主面上に設けられた金属電極
層と、電気的分離領域を介して前記金属電極層を包囲す
るように前記半導体基板の主面上に設けられた包囲金属
層と、前記金属電極層上に固着されたリード線とを備え
た半導体装置において、少なくとも前記金属電極層の端
縁から前記リード線の固着部分までの間隔が最も狭い領
域を囲むように前記分離領域に沿ってスライド阻止用金
属層が設けられており、前記スライド阻止用金属層と前
記金属電極層との間に溝が設けられている半導体装置に
係わるものである。
【０００７】
【作用及び効果】本発明におけるスライド阻止用金属層
は、金属電極層がスライドを起こした時のストッパとし
て機能する。金属電極層とスライド阻止用金属層との間
の溝はスライド吸収領域として機能する。本発明によれ
ば、金属電極層のスライドによる金属電極層と包囲金属
層との短絡が阻止されるので、半導体装置の電気的特性
の劣化又は誤動作を防ぐことができる。
は、金属電極層がスライドを起こした時のストッパとし
て機能する。金属電極層とスライド阻止用金属層との間
の溝はスライド吸収領域として機能する。本発明によれ
ば、金属電極層のスライドによる金属電極層と包囲金属
層との短絡が阻止されるので、半導体装置の電気的特性
の劣化又は誤動作を防ぐことができる。
【０００８】
【実施例】次に、図３及び図４を参照して本発明の実施
例に係わるサイリスタを説明する。但し、図３及び図４
において図１及び図２と共通する部分には同一の符号を
付してその説明を省略する。この実施例ではＡｌ金属電
極層から成るカソード電極７と包囲金属層としての等電
位リング１０との間に電気的分離領域としての第１の溝
１５が設けられている他に、第２の溝１６が設けられて
いる。第２の溝１６は図１に示したスライドが発生し易
い領域７ａを少なくとも含むように形成されている。即
ち、第２の溝１６はカソード電極７の図３の左下領域は
含まないが、これ以外の領域を包囲するように形成され
ている。第２の溝１６を第１の溝１５に沿って形成する
ことにより両者の間にスライド阻止用金属層１７が生じ
ている。このスライド阻止用金属層１７はカソード電極
７に連続したＡｌ金属層から成り、シリコン酸化膜１１
の上に配置されている。第１及び第２の溝１５、１６に
はシリコン酸化膜１１が露出している。
例に係わるサイリスタを説明する。但し、図３及び図４
において図１及び図２と共通する部分には同一の符号を
付してその説明を省略する。この実施例ではＡｌ金属電
極層から成るカソード電極７と包囲金属層としての等電
位リング１０との間に電気的分離領域としての第１の溝
１５が設けられている他に、第２の溝１６が設けられて
いる。第２の溝１６は図１に示したスライドが発生し易
い領域７ａを少なくとも含むように形成されている。即
ち、第２の溝１６はカソード電極７の図３の左下領域は
含まないが、これ以外の領域を包囲するように形成され
ている。第２の溝１６を第１の溝１５に沿って形成する
ことにより両者の間にスライド阻止用金属層１７が生じ
ている。このスライド阻止用金属層１７はカソード電極
７に連続したＡｌ金属層から成り、シリコン酸化膜１１
の上に配置されている。第１及び第２の溝１５、１６に
はシリコン酸化膜１１が露出している。
【０００９】カソード電極７、等電位リング１０及びス
ライド阻止用金属層１７は、半導体基板１の上面の全部
にＡｌを真空蒸着し、周知のホトリソグラフィ技術でパ
ターニングすることにより形成したものである。従っ
て、第２の溝１６を設けるために特別な工程を必要とし
ない。
ライド阻止用金属層１７は、半導体基板１の上面の全部
にＡｌを真空蒸着し、周知のホトリソグラフィ技術でパ
ターニングすることにより形成したものである。従っ
て、第２の溝１６を設けるために特別な工程を必要とし
ない。
【００１０】このサイリスタのカソードリード線１２と
アノード電極８との間にサージ電流を繰返して流すこと
によってカソード電極７の端部にスライドが生じたとし
ても、スライド阻止用金属層１７で阻止され、等電位リ
ング１０までは達しない。従って、カソード電極７と等
電位リング１０との短絡が阻止される。
アノード電極８との間にサージ電流を繰返して流すこと
によってカソード電極７の端部にスライドが生じたとし
ても、スライド阻止用金属層１７で阻止され、等電位リ
ング１０までは達しない。従って、カソード電極７と等
電位リング１０との短絡が阻止される。
【００１１】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 双方向制御サイリスタ即ちトライアックにも適
用可能である。 （２） 第２の溝１６を第１の溝１５と同様にカソード
電極７を完全に包囲するように形成してもよい。 （３） 第３の溝を第２の溝１６に沿って設けることが
できる。
く、例えば次の変形が可能なものである。 （１） 双方向制御サイリスタ即ちトライアックにも適
用可能である。 （２） 第２の溝１６を第１の溝１５と同様にカソード
電極７を完全に包囲するように形成してもよい。 （３） 第３の溝を第２の溝１６に沿って設けることが
できる。
【図１】従来のサイリスタを示す平面図である。
【図２】図１のＡ−Ａ線を示す断面図である。
【図３】本発明の実施例に従うサイリスタを示す平面図
である。
である。
【図４】図３のＢ−Ｂ線を示す断面図である。
７ カソード電極 ９ ゲート電極 １０ 等電位リング １１ シリコン酸化膜 １２ カソードリード線 １５ 第１の溝 １６ 第２の溝
Claims (2)
- 【請求項１】 半導体基板の主面上に設けられた金属電
極層と、電気的分離領域を介して前記金属電極層を包囲
するように前記半導体基板の主面上に設けられた包囲金
属層と、前記金属電極層上に固着されたリード線とを備
えた半導体装置において、 少なくとも前記金属電極層の端縁から前記リード線の固
着部分までの間隔が最も狭い領域を囲むように前記分離
領域に沿ってスライド阻止用金属層が設けられており、
前記スライド阻止用金属層と前記金属電極層との間に溝
が設けられていることを特徴とする半導体装置。 - 【請求項２】 前記スライド阻止用金属層は前記金属電
極層に電気的に接続された領域であり、更に、前記金属
電極層の周縁部と前記スライド阻止用金属層と前記包囲
金属層の内周縁部との下に絶縁膜が設けられていること
を特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03349564A JP3132521B2 (ja) | 1991-12-06 | 1991-12-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03349564A JP3132521B2 (ja) | 1991-12-06 | 1991-12-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160392A true JPH05160392A (ja) | 1993-06-25 |
| JP3132521B2 JP3132521B2 (ja) | 2001-02-05 |
Family
ID=18404573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03349564A Expired - Fee Related JP3132521B2 (ja) | 1991-12-06 | 1991-12-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132521B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0791606A2 (de) | 1996-02-21 | 1997-08-27 | BASF Aktiengesellschaft | Verfahren zur Herstellung vom Ozazingruppen enthaltenden Polymeren |
-
1991
- 1991-12-06 JP JP03349564A patent/JP3132521B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0791606A2 (de) | 1996-02-21 | 1997-08-27 | BASF Aktiengesellschaft | Verfahren zur Herstellung vom Ozazingruppen enthaltenden Polymeren |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132521B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783690A (en) | Power semiconductor device with main current section and emulation current section | |
| US6693322B2 (en) | Semiconductor construction with buried island region and contact region | |
| EP0566179A1 (en) | A semiconductor component including protection means | |
| JPH04361571A (ja) | Ｍｏｓ型半導体装置 | |
| EP0139998B1 (en) | Power semiconductor device with main current section and emulation current section | |
| JPH03180074A (ja) | 半導体装置 | |
| JP3132521B2 (ja) | 半導体装置 | |
| JPH08288524A (ja) | 高耐圧半導体素子 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| JPH08508614A (ja) | 半導体チップを支持する台座を具備したリードフレーム | |
| JP2525558Y2 (ja) | 半導体装置 | |
| JP2003115590A (ja) | 半導体装置 | |
| JP2005026434A (ja) | 半導体装置 | |
| JPH05218311A (ja) | 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス | |
| JP2932308B2 (ja) | 半導体装置 | |
| KR20020035100A (ko) | 반도체장치 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPH0786567A (ja) | 半導体装置 | |
| JP4484017B2 (ja) | 双方向サイリスタ | |
| JPH0918023A (ja) | 半導体装置 | |
| JP3234470B2 (ja) | ラテラル型スイッチング素子 | |
| JP2022033226A (ja) | 半導体装置 | |
| JP2537899Y2 (ja) | 半導体装置 | |
| JP2024037259A (ja) | 半導体装置 | |
| JP2023548547A (ja) | センサ配置を有する半導体デバイスのための保護構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071124 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091124 |
|
| LAPS | Cancellation because of no payment of annual fees |