JPH0918023A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0918023A JPH0918023A JP16330295A JP16330295A JPH0918023A JP H0918023 A JPH0918023 A JP H0918023A JP 16330295 A JP16330295 A JP 16330295A JP 16330295 A JP16330295 A JP 16330295A JP H0918023 A JPH0918023 A JP H0918023A
- Authority
- JP
- Japan
- Prior art keywords
- channel stopper
- chip
- stopper layer
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】高耐圧半導体においてチャネルストッパ部のシ
リコンをエッチングして封止樹脂間で絶縁破壊しない構
造の半導体装置。 【構成】不純物濃度の高いチャネルストッパ層を有する
半導体のチップを備え、チャネルストッパ層と異なる導
電形に拡散されたＰ−Ｎ接合主面に接続されるリード電
極がチャネルストッパ層まで配置され、上記チップは上
記チャネルストッパ層のチップの高さを、上記チャネル
ストッパ層と異なる導電形に拡散されたＰ−Ｎ接合主面
部チップより低くなるように形成され、上記チャネルス
トッパ層部のチップの高さはダイオードＰ−Ｎ接合の耐
圧より、上記リード電極と上記チャネルストッパ層間の
絶縁耐圧が高くなるように距離が定められたことを特徴
とする半導体装置。
リコンをエッチングして封止樹脂間で絶縁破壊しない構
造の半導体装置。 【構成】不純物濃度の高いチャネルストッパ層を有する
半導体のチップを備え、チャネルストッパ層と異なる導
電形に拡散されたＰ−Ｎ接合主面に接続されるリード電
極がチャネルストッパ層まで配置され、上記チップは上
記チャネルストッパ層のチップの高さを、上記チャネル
ストッパ層と異なる導電形に拡散されたＰ−Ｎ接合主面
部チップより低くなるように形成され、上記チャネルス
トッパ層部のチップの高さはダイオードＰ−Ｎ接合の耐
圧より、上記リード電極と上記チャネルストッパ層間の
絶縁耐圧が高くなるように距離が定められたことを特徴
とする半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】従来のプレーナ構造チップの高耐圧ダイ
オードは、図３のように、空乏層が延びる低不純物濃度
のＮ型基板層１のＰＮ接合５からチップ端面までの距離
を長くチップ端面部にＮ型の高不純物濃度の拡散層６を
設け、チャネル性リーク電流を低減していた。プレーナ
構造チップに接続されるリード電極をチャンネルスット
パ層６とＰ−Ｎ接合を形成する拡散層５にまたがって配
置する構造では、リード電極４とチャネルストッパ層６
との間に高電圧が印加されるとき、リード電極４とチャ
ネルストッパ層のＮ型層６との絶縁距離はロー材２の厚
さＬ２となり、Ｌ２間の絶縁耐圧が製品の定格電圧より
低い場合には封止樹脂３で絶縁破壊を起こしてしまう。
オードは、図３のように、空乏層が延びる低不純物濃度
のＮ型基板層１のＰＮ接合５からチップ端面までの距離
を長くチップ端面部にＮ型の高不純物濃度の拡散層６を
設け、チャネル性リーク電流を低減していた。プレーナ
構造チップに接続されるリード電極をチャンネルスット
パ層６とＰ−Ｎ接合を形成する拡散層５にまたがって配
置する構造では、リード電極４とチャネルストッパ層６
との間に高電圧が印加されるとき、リード電極４とチャ
ネルストッパ層のＮ型層６との絶縁距離はロー材２の厚
さＬ２となり、Ｌ２間の絶縁耐圧が製品の定格電圧より
低い場合には封止樹脂３で絶縁破壊を起こしてしまう。
【０００３】一方、図４のように、リード電極４に突起
を設け絶縁距離Ｌ２を長くした構造では、リード加工が
複雑であり。さらにチップとリード突起の接続の位置が
ずれた場合、パッシベーション部に突起部が接触しロー
材２の接着性が低下する不具合が生じる。さらに突起分
だけ製品高さが高くなり製品が小型化できない問題があ
った。
を設け絶縁距離Ｌ２を長くした構造では、リード加工が
複雑であり。さらにチップとリード突起の接続の位置が
ずれた場合、パッシベーション部に突起部が接触しロー
材２の接着性が低下する不具合が生じる。さらに突起分
だけ製品高さが高くなり製品が小型化できない問題があ
った。
【０００４】図５のようにワイヤ状電極１１を用いた構
造では、チップに接続したワイヤの断面積が小さいた
め、放熱性が悪くなる不具合が生じる。
造では、チップに接続したワイヤの断面積が小さいた
め、放熱性が悪くなる不具合が生じる。
【０００５】図６のようにＮ型拡散層１の端面をチップ
中央部より薄くなる形状とし絶縁距離Ｌ２を長くした構
造ではチャネルを阻止する拡散層がないため、高耐圧を
得るにはモート長ｔを長くする必要がありチップ寸法が
大きくなる不具合があった。
中央部より薄くなる形状とし絶縁距離Ｌ２を長くした構
造ではチャネルを阻止する拡散層がないため、高耐圧を
得るにはモート長ｔを長くする必要がありチップ寸法が
大きくなる不具合があった。
【０００６】
【発明が解決しようとする課題】本発明の目的は、逆方
向耐電圧が高く小型な放熱性の良好なプレーナ構造のチ
ップを有するダイオードを提供することにある。
向耐電圧が高く小型な放熱性の良好なプレーナ構造のチ
ップを有するダイオードを提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は整流用Ｐ型拡散層とチャネルストッパ層を
設けたチップ端部まで外部接続用のリード電極を配置す
る構造の高耐圧ダイオードで、製品の定格耐圧以上の絶
縁距離を確保するためＰ型拡散層を設けるチップ部分の
高さよりチャネルストッパ層を設けるチップの高さを低
くし、図３における絶縁距離Ｌ２を長くする。
め、本発明は整流用Ｐ型拡散層とチャネルストッパ層を
設けたチップ端部まで外部接続用のリード電極を配置す
る構造の高耐圧ダイオードで、製品の定格耐圧以上の絶
縁距離を確保するためＰ型拡散層を設けるチップ部分の
高さよりチャネルストッパ層を設けるチップの高さを低
くし、図３における絶縁距離Ｌ２を長くする。
【０００８】
【作用】チャネルストッパ層を有するＮ型基板部の高さ
を、Ｐ型拡散層のチップ高さより低くしたチップ構造と
することで、チップに接続するリード電極の面積を小さ
くすることなく放熱性のよい高耐圧ダイオードを形成で
きる。
を、Ｐ型拡散層のチップ高さより低くしたチップ構造と
することで、チップに接続するリード電極の面積を小さ
くすることなく放熱性のよい高耐圧ダイオードを形成で
きる。
【０００９】
【実施例】図１のダイオード断面図及び図２のチップ製
造フローで本発明の実施例を示す。シリコンをエッチン
グし溝を形成しＰＮ接合５のパッシベーション膜７が形
成される。チャネルストッパ層を有するＮ側シリコン１
は高耐圧を確保するためＰＮ接合５から基板端面までの
空乏層の伸びる低濃度層のＮ側の距離ｔを長くし、シリ
コンをエッチングした溝の外側まで形成される。さらに
チャネル性リーク電流を低減するため基板端部は高濃度
のＮ型シリコン６になっている。溝７の外側に形成した
高濃度Ｎ型シリコン６とリード電極４は、ロー材２の厚
みＬ２と高濃度Ｎ型シリコン６のエッチング高さＬ１の
和（Ｌ１＋Ｌ２）となり最も短いため、ここに最高電界
がかかる。よってこの高濃度Ｎ型シリコン６と、リード
電極４の間の絶縁耐圧を計算し高濃度Ｎ型シリコン６の
エッチング量を計算する。
造フローで本発明の実施例を示す。シリコンをエッチン
グし溝を形成しＰＮ接合５のパッシベーション膜７が形
成される。チャネルストッパ層を有するＮ側シリコン１
は高耐圧を確保するためＰＮ接合５から基板端面までの
空乏層の伸びる低濃度層のＮ側の距離ｔを長くし、シリ
コンをエッチングした溝の外側まで形成される。さらに
チャネル性リーク電流を低減するため基板端部は高濃度
のＮ型シリコン６になっている。溝７の外側に形成した
高濃度Ｎ型シリコン６とリード電極４は、ロー材２の厚
みＬ２と高濃度Ｎ型シリコン６のエッチング高さＬ１の
和（Ｌ１＋Ｌ２）となり最も短いため、ここに最高電界
がかかる。よってこの高濃度Ｎ型シリコン６と、リード
電極４の間の絶縁耐圧を計算し高濃度Ｎ型シリコン６の
エッチング量を計算する。
【００１０】ここでシリコンの素子耐圧をＶ、封止樹脂
３の絶縁耐圧をＥ、とすると高濃度Ｎ型シリコン６のエ
ッチング高さＬ１は次式で与えられる。
３の絶縁耐圧をＥ、とすると高濃度Ｎ型シリコン６のエ
ッチング高さＬ１は次式で与えられる。
【００１１】 Ｅ（Ｌ１＋Ｌ２）／１０００＞Ｖより 単位 Ｖ：Ｖ Ｌ１＞（１０００Ｖ／Ｅ）−Ｌ２となる。 Ｅ：Ｖ／mm Ｌ１，Ｌ２：μｍ これにより高濃度Ｎ型シリコン６と、リード電極４の距
離（Ｌ１＋Ｌ２）はシリコンの素子耐圧より大きい絶縁
耐圧を有することになり高濃度Ｎ型シリコン６とリード
電極４で絶縁破壊することはない。
離（Ｌ１＋Ｌ２）はシリコンの素子耐圧より大きい絶縁
耐圧を有することになり高濃度Ｎ型シリコン６とリード
電極４で絶縁破壊することはない。
【００１２】例えば、製品の定格電圧が１０００Ｖの
時、封止樹脂３の電界は約２０ｋＶ／mmなので５０μｍ
以上の距離を保つように高濃度Ｎ型シリコン６をエッチ
ングしている。この時、リード電極４とＮ型シリコン１
の端面の距離Ｌ３は（Ｌ１＋Ｌ２）と同等以上とし、側
面で絶縁破壊しないようにする必要がある。
時、封止樹脂３の電界は約２０ｋＶ／mmなので５０μｍ
以上の距離を保つように高濃度Ｎ型シリコン６をエッチ
ングしている。この時、リード電極４とＮ型シリコン１
の端面の距離Ｌ３は（Ｌ１＋Ｌ２）と同等以上とし、側
面で絶縁破壊しないようにする必要がある。
【００１３】図２は各実施例におけるチップの製造方法
を示したものである。まず同図(ａ）に示すようにチャ
ネルストッパとなる高濃度Ｎ型シリコン６とＰ型シリコ
ン８を選択拡散する。次に同図（ｂ）に示すようにＰＮ
接合５のパッシベーション膜７を形成するためエッチン
グにより溝９を形成する。次に同図（ｃ）に示すよう
に、レジスト１０等のマスクを用いて高濃度Ｎ型シリコ
ン６を絶縁破壊しない距離までエッチングする。最後に
同図（ｄ）に示すようにＰＮ接合５のパッシベーション
膜７を形成する。
を示したものである。まず同図(ａ）に示すようにチャ
ネルストッパとなる高濃度Ｎ型シリコン６とＰ型シリコ
ン８を選択拡散する。次に同図（ｂ）に示すようにＰＮ
接合５のパッシベーション膜７を形成するためエッチン
グにより溝９を形成する。次に同図（ｃ）に示すよう
に、レジスト１０等のマスクを用いて高濃度Ｎ型シリコ
ン６を絶縁破壊しない距離までエッチングする。最後に
同図（ｄ）に示すようにＰＮ接合５のパッシベーション
膜７を形成する。
【００１４】
【発明の効果】本発明によれば、リード電極と対向電極
側のシリコンとの距離が素子の耐圧より高いので、封止
樹脂間で絶縁破壊することのない信頼性に優れた高耐圧
半導体を形成できる。
側のシリコンとの距離が素子の耐圧より高いので、封止
樹脂間で絶縁破壊することのない信頼性に優れた高耐圧
半導体を形成できる。
【図１】本発明になる半導体の一実施例を示す説明図。
【図２】本発明の半導体装置の製造方法を示す工程図。
【図３】従来の半導体装置の断面図。
【図４】従来の半導体装置の断面図。
【図５】従来の半導体装置の断面図。
【図６】従来の半導体装置の断面図。
１…低濃度Ｎ型シリコン層、２…ロー材、３…封止樹
脂、４…リード電極、５…ＰＮ接合、６…高濃度Ｎ型シ
リコン層、７…パッシベーション膜。
脂、４…リード電極、５…ＰＮ接合、６…高濃度Ｎ型シ
リコン層、７…パッシベーション膜。
Claims (1)
- 【請求項１】不純物濃度の高いチャネルストッパ層を有
する半導体のチップを備え、チャネルストッパ層と異な
る導電形に拡散されたＰ−Ｎ接合主面に接続されるリー
ド電極がチャネルストッパ層まで配置され、上記チップ
は上記チャネルストッパ層のチップの高さを、上記チャ
ネルストッパ層と異なる導電形に拡散されたＰ−Ｎ接合
主面部チップより低くなるように形成され、上記チャネ
ルストッパ層部のチップの高さはダイオードＰ−Ｎ接合
の耐圧より、上記リード電極と上記チャネルストッパ層
間の絶縁耐圧が高くなるように距離が定められたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16330295A JPH0918023A (ja) | 1995-06-29 | 1995-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16330295A JPH0918023A (ja) | 1995-06-29 | 1995-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918023A true JPH0918023A (ja) | 1997-01-17 |
Family
ID=15771252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16330295A Pending JPH0918023A (ja) | 1995-06-29 | 1995-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918023A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190553A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
-
1995
- 1995-06-29 JP JP16330295A patent/JPH0918023A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190553A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688323A (en) | Method for fabricating vertical MOSFETs | |
| US4399449A (en) | Composite metal and polysilicon field plate structure for high voltage semiconductor devices | |
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| JP3173268B2 (ja) | Ｍｉｓ電界効果トランジスタを備えた半導体装置 | |
| JP2006173437A (ja) | 半導体装置 | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| JP2012235002A (ja) | 半導体装置およびその製造方法 | |
| JPH04251983A (ja) | 半導体装置 | |
| JP2003174169A (ja) | 半導体装置 | |
| JPH10294473A (ja) | 面実装型半導体装置及びその製造方法 | |
| US6346444B1 (en) | Power semiconductor device using semi-insulating polycrystalline silicon and fabrication method thereof | |
| JP4631268B2 (ja) | 半導体装置 | |
| GB2082836A (en) | Corrugated semiconductor devices | |
| JPS61137368A (ja) | 半導体装置 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| JPH0918023A (ja) | 半導体装置 | |
| JPH05259479A (ja) | 半導体装置 | |
| JP2004303927A (ja) | 半導体素子 | |
| JP7146488B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JP7034214B2 (ja) | 半導体装置 | |
| JP3132521B2 (ja) | 半導体装置 | |
| JP2007134384A (ja) | 定電圧ダイオード | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ |