JP2892673B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2892673B2 JP2892673B2 JP7736289A JP7736289A JP2892673B2 JP 2892673 B2 JP2892673 B2 JP 2892673B2 JP 7736289 A JP7736289 A JP 7736289A JP 7736289 A JP7736289 A JP 7736289A JP 2892673 B2 JP2892673 B2 JP 2892673B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- gate
- field plate
- conductive layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 本発明は半導体装置、特に電流検出用金属配線を設け
た半導体装置の構造に関するものである。従来から、絶
縁ゲートを有するMOSFETやIGBT等の半導体装置におい
て、半導体基板内に多数の単位セルを形成し、それらを
並列接続したパワー用の半導体装置が知られている。
又、高耐圧化のためには接合の周辺部の設計が重要であ
り、接合周辺部にアルミ電極等の金属フィールドプレー
トを設けた、所謂、オーバーレイ構造についても知られ
ている。一方、電流制限や、過電流保護のために前記せ
るパワー用の半導体装置の電流を検出する必要から、電
流検出用抵抗を接続するための端子となる電流検出用金
属配線をソース電流を分流させるごとく半導体装置に内
蔵する構造も知られている。
た半導体装置の構造に関するものである。従来から、絶
縁ゲートを有するMOSFETやIGBT等の半導体装置におい
て、半導体基板内に多数の単位セルを形成し、それらを
並列接続したパワー用の半導体装置が知られている。
又、高耐圧化のためには接合の周辺部の設計が重要であ
り、接合周辺部にアルミ電極等の金属フィールドプレー
トを設けた、所謂、オーバーレイ構造についても知られ
ている。一方、電流制限や、過電流保護のために前記せ
るパワー用の半導体装置の電流を検出する必要から、電
流検出用抵抗を接続するための端子となる電流検出用金
属配線をソース電流を分流させるごとく半導体装置に内
蔵する構造も知られている。
而して、金属フィールドプレートを設けた半導体装置
に電流検出用金属配線を施す場合、半導体基板上の絶縁
膜に同一階層でアルミニウムを蒸着することになり、両
者間にクロスなどの不都合を生ずる。これを避けるため
にはアルミ２層配線などの特殊で、複雑な製造工程を必
要とする。第１図に従来の金属フィールドプレートをも
つ半導体装置についての断面構造図を示す。第１図にお
いて、１はパシベーション膜、２はソース、２′フィー
ルドプレート、３は層間絶縁膜、４はゲート、５は酸化
膜、６はＮ型基板、７はP+拡散層、８はソース拡散層、
９はチャンネル拡散層、14はゲート酸化膜である。第１
図においてはソース２とフィールドプレート２′は同一
材料であるアルミ、又はアルミ合金が用いられ、ゲート
４はポリシリコンが用いられている。このような従来装
置において、前記せる電流検出用金属配線を２及び２′
と同一のアルミ、又はアルミ合金層で形成する場合、２
及び２′と電流検出用金属配線を同一階層で同時に形成
するとクロス、接触等による不良を生ずる。
に電流検出用金属配線を施す場合、半導体基板上の絶縁
膜に同一階層でアルミニウムを蒸着することになり、両
者間にクロスなどの不都合を生ずる。これを避けるため
にはアルミ２層配線などの特殊で、複雑な製造工程を必
要とする。第１図に従来の金属フィールドプレートをも
つ半導体装置についての断面構造図を示す。第１図にお
いて、１はパシベーション膜、２はソース、２′フィー
ルドプレート、３は層間絶縁膜、４はゲート、５は酸化
膜、６はＮ型基板、７はP+拡散層、８はソース拡散層、
９はチャンネル拡散層、14はゲート酸化膜である。第１
図においてはソース２とフィールドプレート２′は同一
材料であるアルミ、又はアルミ合金が用いられ、ゲート
４はポリシリコンが用いられている。このような従来装
置において、前記せる電流検出用金属配線を２及び２′
と同一のアルミ、又はアルミ合金層で形成する場合、２
及び２′と電流検出用金属配線を同一階層で同時に形成
するとクロス、接触等による不良を生ずる。
本発明は前記せる欠点を解消し、アルミ等の２層配線
など、特殊かつ、複雑な製造工程を用いず、構造簡単
で、耐圧及び信頼性の高い、電流検出用金属配線を内蔵
した半導体装置を得ることを目的とする。
など、特殊かつ、複雑な製造工程を用いず、構造簡単
で、耐圧及び信頼性の高い、電流検出用金属配線を内蔵
した半導体装置を得ることを目的とする。
次いで本発明を図により説明する。
第２図は本発明の実施例を示す図面であって、（ａ）
は平面構造図であり、（ｂ）はＡ−Ａ′断面構造図、
（ｃ）はＢ−Ｂ′断面構造図であり、第１図と同一符号
は同一部分を示す。Ａ−Ａ′断面（ｂ）は電流検出用金
属配線10を設けていない部分の図であり、第１図の従来
構造と同一である。なお、12はアルミ等の金属のフィー
ルドプレート２′をP+拡散層７にコンタクトする窓部で
ある。Ｂ−Ｂ′断面（Ｃ）は電流検出用金属配線10を設
けた部分の図であり、２′のアルミ等の金属から成るフ
ィールドプレートを欠除させた部分において、電流検出
用金属配線10を層間絶縁膜３を介し、図の右側のＮ型半
導体基板に埋設した単位セル群の内部に含まれるP+拡散
層７から、図の左側に導出させている。又、ゲート４と
同一材料、例えばポリシリコンの導電層13によるフィー
ルドプレートをＮ型の半導体基板に形成したP+拡散層７
の上に、酸化膜５を介して設ける。この導電層13はオー
バーレー構造を形成するため、図において、P+拡散層７
の左端の接合部をまたぐように延在させる。２′の金属
フィールドプレート及び13のゲートと同一材料による導
電層のフィールドプレートはいずれも単位セル群の周辺
部に配設するものである。又、導電層13は層間絶縁膜３
に窓部11を設け、その窓部11において金属フィールドプ
レート２′と単位セル群のソース電極と接続され、それ
らと等電位とする。
は平面構造図であり、（ｂ）はＡ−Ａ′断面構造図、
（ｃ）はＢ−Ｂ′断面構造図であり、第１図と同一符号
は同一部分を示す。Ａ−Ａ′断面（ｂ）は電流検出用金
属配線10を設けていない部分の図であり、第１図の従来
構造と同一である。なお、12はアルミ等の金属のフィー
ルドプレート２′をP+拡散層７にコンタクトする窓部で
ある。Ｂ−Ｂ′断面（Ｃ）は電流検出用金属配線10を設
けた部分の図であり、２′のアルミ等の金属から成るフ
ィールドプレートを欠除させた部分において、電流検出
用金属配線10を層間絶縁膜３を介し、図の右側のＮ型半
導体基板に埋設した単位セル群の内部に含まれるP+拡散
層７から、図の左側に導出させている。又、ゲート４と
同一材料、例えばポリシリコンの導電層13によるフィー
ルドプレートをＮ型の半導体基板に形成したP+拡散層７
の上に、酸化膜５を介して設ける。この導電層13はオー
バーレー構造を形成するため、図において、P+拡散層７
の左端の接合部をまたぐように延在させる。２′の金属
フィールドプレート及び13のゲートと同一材料による導
電層のフィールドプレートはいずれも単位セル群の周辺
部に配設するものである。又、導電層13は層間絶縁膜３
に窓部11を設け、その窓部11において金属フィールドプ
レート２′と単位セル群のソース電極と接続され、それ
らと等電位とする。
次に本発明の実施例である縦型Ｎチャネル２重拡散型
絶縁ゲート電界効果トランジスタ（以下、VDMOSFETとい
う）の製造工程例を述べる。まず、Ｎ型半導体基板とな
るエピタキシアル層にP+拡散層７を形成し、その後、酸
化膜を除去し、全面を熱酸化して、下地酸化膜を形成す
る。その上にシリコンチッ化膜Si3N4を堆積し、フィー
ルド部分をパターンニング、シリコンチッ化膜エッチン
グ、下地酸化膜エッチングを行い、続いてフィールド部
にのみ選択的にフィールド酸化膜を形成し、シリコンチ
ッ化膜、下地酸化膜を除去する。次いで表面を熱酸化し
てゲート酸化膜14を形成する。その後、ゲート４の電極
材料であるポリシリコン層を堆積し、ゲート電極として
使用できるようにリンの高濃度拡散を行い低抵抗化す
る。続いてポリシリコン層をパターンニングし、ゲート
４を形成する。次に、VDMOSFETの単位セル群のチャネル
領域９をボロンのイオン注入により形成し、続いて、ソ
ース電極となるN+拡散層８をリンのイオン注入により形
成する。このチャネル領域９とN+拡散層８はポリシリコ
ンをマスクとした自己整合により形成されるため、写真
工程の余裕を考慮しなくてもよい。次いで層間絶縁膜３
を堆積し、コンタクト窓の開孔、アルミ等によるソース
２及び金属フィールドプレート２′の蒸着及びパターニ
ング、パシベーション膜１の堆積を行う。その後、通常
の組立工程を経て、所望の半導体装置を得る。本発明は
絶縁ゲートを有する半導体装置であるVDMOSFETやIGBT等
の個別半導体装置への適用はもとより、半導体集積回路
としてパワー部及び論理回路等から成る制御部を１チッ
プ内に構成する場合も、そのパワー部に適用し得る。こ
の場合はパワー部における単位セル群の周辺部に本発明
の要部である構造を適用するものである。ゲートと同一
材料の導電層13にポリシリコンを用いることにより、ゲ
ートと同時に、金属フィールドプレートの欠除部におけ
るポリシリコンによるフィールドプレートを形成でき、
両フィールドプレートにより、高耐圧化を効果的に達成
する。ポリシリコンのフィールドプレートは電流を流す
ものでなく、電位をとるために用いているので、アルミ
等の金属に比し、高抵抗であっても問題はない。
絶縁ゲート電界効果トランジスタ（以下、VDMOSFETとい
う）の製造工程例を述べる。まず、Ｎ型半導体基板とな
るエピタキシアル層にP+拡散層７を形成し、その後、酸
化膜を除去し、全面を熱酸化して、下地酸化膜を形成す
る。その上にシリコンチッ化膜Si3N4を堆積し、フィー
ルド部分をパターンニング、シリコンチッ化膜エッチン
グ、下地酸化膜エッチングを行い、続いてフィールド部
にのみ選択的にフィールド酸化膜を形成し、シリコンチ
ッ化膜、下地酸化膜を除去する。次いで表面を熱酸化し
てゲート酸化膜14を形成する。その後、ゲート４の電極
材料であるポリシリコン層を堆積し、ゲート電極として
使用できるようにリンの高濃度拡散を行い低抵抗化す
る。続いてポリシリコン層をパターンニングし、ゲート
４を形成する。次に、VDMOSFETの単位セル群のチャネル
領域９をボロンのイオン注入により形成し、続いて、ソ
ース電極となるN+拡散層８をリンのイオン注入により形
成する。このチャネル領域９とN+拡散層８はポリシリコ
ンをマスクとした自己整合により形成されるため、写真
工程の余裕を考慮しなくてもよい。次いで層間絶縁膜３
を堆積し、コンタクト窓の開孔、アルミ等によるソース
２及び金属フィールドプレート２′の蒸着及びパターニ
ング、パシベーション膜１の堆積を行う。その後、通常
の組立工程を経て、所望の半導体装置を得る。本発明は
絶縁ゲートを有する半導体装置であるVDMOSFETやIGBT等
の個別半導体装置への適用はもとより、半導体集積回路
としてパワー部及び論理回路等から成る制御部を１チッ
プ内に構成する場合も、そのパワー部に適用し得る。こ
の場合はパワー部における単位セル群の周辺部に本発明
の要部である構造を適用するものである。ゲートと同一
材料の導電層13にポリシリコンを用いることにより、ゲ
ートと同時に、金属フィールドプレートの欠除部におけ
るポリシリコンによるフィールドプレートを形成でき、
両フィールドプレートにより、高耐圧化を効果的に達成
する。ポリシリコンのフィールドプレートは電流を流す
ものでなく、電位をとるために用いているので、アルミ
等の金属に比し、高抵抗であっても問題はない。
本発明は他の高耐圧化や高速化の構造と組合せ実施し
得ることはもとより、各部の材料や導電型の等価的変
換、構造上の変形や付加、その他の変更があっても、本
発明の要旨の範囲で本願の権利に含まれるのは当然であ
る。
得ることはもとより、各部の材料や導電型の等価的変
換、構造上の変形や付加、その他の変更があっても、本
発明の要旨の範囲で本願の権利に含まれるのは当然であ
る。
以上のごとく、本発明の実施によって、構造が簡単で
製造の容易な耐圧及び信頼性の高い電流検出用端をもっ
た半導体装置、例えば、電界効果トランジスタやIGBTの
個別又は集積回路半導体装置を提供でき、産業上の利用
効果、極めて大なるものである。
製造の容易な耐圧及び信頼性の高い電流検出用端をもっ
た半導体装置、例えば、電界効果トランジスタやIGBTの
個別又は集積回路半導体装置を提供でき、産業上の利用
効果、極めて大なるものである。
第１図は従来装置の断面構造図、第２図は本発明の実施
例を示す構造図で（ａ）は平面構造図、（ｂ）はＡ−
Ａ′断面構造図、（ｃ）はＢ−Ｂ′断面構造図であり、
１はパシベーション膜、２はソース、２′はフィールド
プレート、３は層間絶縁膜、４はゲート、５は酸化膜、
６はＮ型基板、７はP+拡散層、８はソース拡散層、９は
チャネル拡散層、10は電流検出用金属配線、11、12は窓
部、13は導電層、14はゲート酸化膜、である。
例を示す構造図で（ａ）は平面構造図、（ｂ）はＡ−
Ａ′断面構造図、（ｃ）はＢ−Ｂ′断面構造図であり、
１はパシベーション膜、２はソース、２′はフィールド
プレート、３は層間絶縁膜、４はゲート、５は酸化膜、
６はＮ型基板、７はP+拡散層、８はソース拡散層、９は
チャネル拡散層、10は電流検出用金属配線、11、12は窓
部、13は導電層、14はゲート酸化膜、である。
Claims (3)
- 【請求項１】第１の導電型から成る半導体基板内に並列
接続した単位セル群を構成せしめ、該単位セル群の周辺
部に第１の導電型と逆の第２の導電型領域による接合部
を形成し、該第２の導電型領域を含む半導体基板上に第
１の絶縁膜を介し、該接合部をまたぐように、金属フィ
ールドプレートを設けた半導体装置において、該金属フ
ィールドプレートを部分的に欠除し、その欠除部にゲー
トと同一材料による導電層を形成し、且つ該導電層上に
第２の絶縁膜を介して電流検出用金属配線を形成したこ
とを特徴とする半導体装置。 - 【請求項２】第２の絶縁膜に窓部を設け、該窓部におい
て、金属フィールドプレートをゲートと同一材料による
導電層にコンタクトさせた特許請求の範囲第（１）項記
載の半導体装置。 - 【請求項３】ゲートと同一材料の導電層をポリシリコン
とした特許請求の範囲第（１）項、又は第（２）項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7736289A JP2892673B2 (ja) | 1989-03-29 | 1989-03-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7736289A JP2892673B2 (ja) | 1989-03-29 | 1989-03-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02256275A JPH02256275A (ja) | 1990-10-17 |
| JP2892673B2 true JP2892673B2 (ja) | 1999-05-17 |
Family
ID=13631798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7736289A Expired - Fee Related JP2892673B2 (ja) | 1989-03-29 | 1989-03-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2892673B2 (ja) |
-
1989
- 1989-03-29 JP JP7736289A patent/JP2892673B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02256275A (ja) | 1990-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2635828B2 (ja) | 半導体装置 | |
| US5633525A (en) | Lateral field effect transistor | |
| JP3189589B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH0575131A (ja) | 半導体素子 | |
| JP2892673B2 (ja) | 半導体装置 | |
| JP3349029B2 (ja) | 半導体装置 | |
| JP2755619B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2004014707A (ja) | 半導体装置 | |
| JP2802940B2 (ja) | 半導体装置 | |
| JPH0855960A (ja) | 絶縁ゲート型半導体装置 | |
| JP2906576B2 (ja) | 半導体装置 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JPH08116049A (ja) | 絶縁ゲート型半導体装置 | |
| JPH09129878A (ja) | 半導体装置 | |
| JP3301271B2 (ja) | 横型パワーｍｏｓｆｅｔ | |
| JP7001785B2 (ja) | 半導体装置および半導体モジュール | |
| JPH09289305A (ja) | 半導体装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPS60154671A (ja) | 半導体装置 | |
| JPH01238067A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2022033226A (ja) | 半導体装置 | |
| JPH01290265A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6338262A (ja) | 電力用ｍｏｓ型電界効果トランジスタ | |
| JPH09252118A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |