JP3129364B2 - 直流−直流変換器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスイッチング素子のオン
・オフによって直流を異なるレベルの直流に変換する形
式の直流−直流変換器に関する。

【０００２】

【従来の技術】従来の他励式の典型的なスイッチングレ
ギュレータ即ち直流−直流変換器は、図１に示すように
直流電源の一端と他端との間に接続されたトランス２の
１次巻線３とスイッチング素子４との直列回路と、トラ
ンス２の２次巻線５に接続された出力整流平滑回路６
と、スイッチング素子４を制御するためのＰＷＭ制御回
路とから成り、直流電源をスイッチング素子４でオン・
オフし、これによって２次巻線５に得られた電圧をダイ
オード７とコンデンサとから成る出力整流平滑回路６で
平滑された直流に変換して負荷９に供給するように構成
されている。

【０００３】電界効果トランジスタから成るスイッチン
グ素子４をオン・オフするためのＰＷＭ制御回路は、ス
イッチング素子４に直列に接続された電流検出器として
の抵抗１０を有し、ここから得られる電流に対応した電
圧から成る電流検出信号Ｖiと電圧検出に基づく電圧制
御信号（参照信号）Ｖv との比較出力に基づいてＰＷＭ
パルスを形成するように構成されている。即ち、コンパ
レータ１１の一方の入力端子に電流検出抵抗１０の一端
が接続され、他方の入力端子に電圧制御信号形成回路が
接続されている。

【０００４】電圧制御信号形成回路は、整流平滑回路６
の出力端子間に接続された分圧用抵抗１２ａ、１２ｂ
と、誤差増幅器１３と、基準電圧源１４と、発光ダイオ
ード１５と、ホトトランジスタ１６と、定電流化回路１
７と、ツェナーダイオード１８とから成る。誤差増幅器
１３の一方の入力端子は抵抗１２ａ、１２ｂの分圧点に
接続され、他方の入力端子は基準電圧源１４に接続され
ている。発光ダイオード１５は誤差増幅器１３の出力端
子に接続されている。発光ダイオード１５に光結合され
たホトトランジスタ１６の一端は定電流化回路１７を介
して電源端子１９に接続され、この他端はグランドに接
続されている。ツェナーダイオード１８はホトトランジ
スタ１６に並列に接続され、クランプ回路として機能す
る。コンパレータ１１の負の入力端子はライン２０即ち
ツェナーダイオード１８のカソード及びホトトランジス
タ１６のコレクタに接続されている。

【０００５】のこぎり波発生器２１は図２（Ｄ）に示す
のこぎり波（三角波）電圧Ｖosc を一定周期で発生す
る。ＲＳフリップフロップ２２のセット入力端子Ｓはの
こぎり波発生器２１に接続され、このリセット入力端子
Ｒはコンパレータ１１に接続されている。ＡＮＤゲート
２３の一方の入力端子はのこぎり波発生器２１に接続さ
れ、この他方の入力端子はフリップフロップ２２に接続
され、この出力端子はスイッチング素子４の制御端子
（ゲート）に接続されている。

【０００６】次に、図１の直流−直流変換器の動作を図
２の波形を参照して説明する。のこぎり波発生器２１か
ら図２（Ｄ）に示すのこぎり波電圧Ｖosc が発生する
と、フリップフロップ２２がセットされると共にＡＮＤ
ゲート２３の一方の入力端子にのこぎり波が入力する。
今、理解を容易にするためにＡＮＤゲート２３のスレシ
ホールド電圧とフリップフロップ２２のセット入力端子
Ｓのスレシホールド電圧との両方が図２（Ｄ）のＶthで
あるとすれば、のこぎり波電圧Ｖosc がスレシホールド
電圧Ｖthを横切る時点（例えばｔ1 ）でフリップフロッ
プ２２の出力が高レベルになり、ＡＮＤゲート２３の両
入力が高レベルになり、ＡＮＤゲート２３の出力Ｖa は
図２（Ａ）に示す方形波のＰＷＭパルスになる。ＡＮＤ
ゲート２３からＰＷＭパルスが発生すると、スイッチン
グ素子４がオンになり、直流電源１とトランスの１次巻
線３とスイッチング素子４と電流検出抵抗１０とから成
る閉回路が形成され、ここに電流が流れる。１次巻線３
はインダンタンスを有するので、電流は時間と共に増大
し、電流検出抵抗１０から得られる電流検出信号Ｖiは
図２（Ｂ）に示すように傾斜を有して変化し、これがコ
ンパレータ１１の一方の入力となる。コンパレータ１１
の他方の入力は例えば図２（Ｃ）に示すように与えられ
る。図２には時間の経過と共に負荷電流が増大し、ｔ3
で過負荷（過電流）状態に達した状態を示している。従
って、図２（Ｂ）に示す電流検出信号Ｖi のピーク値及
び電流の流れる期間は時間と共に変化している。例えば
ｔ2 において電流検出信号Ｖi が電圧検出に基づく図２
（Ｃ）の電圧制御信号（参照電圧）Ｖv に交差すると、
コンパレータ１１の出力が低レベルから高レベルに転換
し、これによりフリップフロップ２２がリセットされ、
この出力が低レベルに戻ることによってＡＮＤゲート２
３の出力も低レベルに戻り、スイッチング素子４がオフ
になる。

【０００７】負荷９に流れる電流の増大に応じて出力電
圧が低下すると、誤差増幅器１３から得られる誤差電圧
も低下し、発光ダイオード１５の発光の強さが弱くな
り、ホトトランジスタ１６の抵抗が大きくなり、ホトト
ランジスタ１６から得られる電圧制御信号Ｖv は高くな
り、コンパレータ１１による電流ピークの制限値が高く
なり、スイッチング素子４をとおって流れる電流のピー
クは高くなり、出力電圧を所定値に戻す定電圧制御作用
が生じる。なお、ツェナーダイオード１８が設けられて
いるので、負荷９の短絡又は過負荷等によって出力電圧
が大幅に低下すると、ホトトランジスタ１６の両端電圧
はツェナーダイオード１８に依ってクランプされ、一定
値以上の電流が流れることが制限される。

【０００８】

【発明が解決しようとする課題】ところで、原理的には
ツェナーダイオード１８でクランプされて電流の増大が
抑制され、実質的にデューティ比をゼロにすることがで
きる。しかし、実際にはコンパレータ１１やフリップフ
ロップ２２の応答遅れのために、電流検出信号Ｖi が電
圧制御信号Ｖv を横切っても直ちにスイッチング素子４
の電流はゼロにならずに図２のｔ3 時点よりも後に示す
ように過大なレベルの電流が流れる。従って、この過大
電流に耐えることができる大きなスイッチング素子４及
びその他の素子を使用しなければならず、装置が大型に
なり且つコスト高になった。

【０００９】そこで、本発明の目的はスイッチング素子
に過大電流が流れることを比較的簡単な回路で確実に防
ぐことができる直流−直流変換器を提供することにあ
る。

【００１０】

【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源の一端と他端との間に接続された
トランスの１次巻線とスイッチング素子との直列回路
と、前記トランスの２次巻線に接続された整流平滑回路
と、前記スイッチング素子に流れる電流を検出し、この
電流に対応した電圧から成る電流検出信号を出力する電
流検出器と、前記整流平滑回路の出力電圧を一定に制御
するための電圧制御信号を形成するためのものであっ
て、前記電圧制御信号として前記出力電圧の変化と逆の
向きに変化する電圧を送出し且つ前記出力電圧が一定値
よりも低くなった時には一定のクランプ電圧を送出する
ように形成された電圧制御信号形成回路と、前記電流検
出器から得られた電流検出信号と前記電圧制御信号形成
回路から得られた電圧制御信号とを比較するコンパレー
タと、前記電流検出信号のピーク値を保持するピーク保
持回路と、前記電流検出信号の過大ピーク値に対応する
基準電圧を発生する基準電圧源と、前記ピーク保持回路
で保持されたピーク値と前記基準電圧源の基準電圧との
比較によって過大ピークを検出する過大ピーク検出回路
と、のこぎり波を所定の周期で発生するのこぎり波発生
器と、前記のこぎり波発生噐と前記過大ピーク検出回路
とに接続されており、前記過大ピーク検出回路の出力が
過大ピークを示していない時には前記のこぎり波をほぼ
一定のデューティ比の方形波パルスに整形し、前記過大
ピーク検出回路の出力が過大ピークを示している時には
前記一定のデューティ比の方形波パルスよりも幅の狭い
パルスを形成するか又はパルスの発生を停止するように
構成された方形波パルス形成回路と、前記方形波パルス
形成回路の出力パルスでセットされ、前記コンパレータ
の出力パルスでリセットされるフリップフロップと、前
記方形波パルス形成回路の出力と前記フリップフロップ
の出力との論理積出力を形成して前記スイッチング素子
をオン・オフ制御する論理積回路とを備えた直流−直流
変換器に係わるものである。

【００１１】

【発明の作用及び効果】本発明においてピーク保持回路
は電流検出信号を包絡線検波した波形に近い出力を発生
する。このため、過大ピークが複数個連続的に発生する
と、ピーク保持回路は高いレベルの出力を連続的に発生
する。従って、過大ピーク検出回路から過大ピークを示
す信号が連続的に発生する。方形波パルス形成回路は過
大ピーク検出回路によって過大ピークが検出された初期
においては応答遅れのために直ちに幅狭パルスを発生す
ることができない場合もあるが、その後に方形波パルス
形成回路が幅狭パルスを発生するか又はパルスの発生を
中断する。過大ピーク時において、方形波パルス形成回
路とフリップフロップとに接続された論理積回路は、フ
リップフロップの出力に無関係に方形波パルス形成回路
の幅狭パルスに対応した論理積出力パルスを送出し、ス
イッチング素子のオン時間幅が十分に短くなるか、又は
オンデューティ比がゼロになる。上述から明らかなよう
に、本発明によれば、コンパレータ及びフリップフロッ
プの遅れに無関係に過大電流を制限することができる。
過大電流が制限されれば、スイッチング素子等を小さく
することができ、装置の小型化及び低コスト化が達成さ
れる。

【００１２】

【実施例】次に、図３及び図４を参照して本発明の実施
例に係わる直流−直流変換器を説明する。但し、図３に
おいて符号１〜２３で示すものは図１で同一符号で示す
ものと実質的に同一であり、且つ図１と実質的に同一に
接続されているので、これ等の説明は省略する。

【００１３】図３の直流−直流変換器は図１の回路に、
ピーク保持回路２４と、オペアンプ（演算増幅器）２５
と、基準電圧源２６と、方形波パルス形成回路２７とを
付加したものであり、これ以外は図１と同一に構成され
ている。

【００１４】ピーク保持回路２４は、ダイオード２８と
ホールド用コンデンサ２９と放電抵抗３０とから成る。
ホールド用コンデンサ２９はダイオード２８を介して電
流検出抵抗１０に並列に接続されている。従って、コン
デンサ２９には図４（Ｂ）の電流検出信号のピーク値が
保持され、図４（Ｂ）の電流検出信号の包絡線検波に相
当するような図４（Ｅ）の出力が得られる。なお、コン
デンサ２９に並列に接続された抵抗３０はのこぎり波発
生器２１の発振周期（スイッチング素子４のオン・オフ
周期）よりも長い時定数を有してコンデンサ２９の電荷
を放出するものである。

【００１５】過大ピーク検出回路としてのオペアンプ２
５は実質的にコンパレータとして使用されており、一方
の入力端子はピーク保持回路２４のコンデンサ２９に接
続され、他方の入力端子は基準電圧源に接続されてい
る。図４においてはｔ3 時点よりも後で電流の過大ピー
クが発生しているので、図４（Ｅ）に示すように保持電
圧Ｖc が基準電圧源２６のに過大ピーク値に対応する基
準電圧Ｖrpをｔ4 時点で横切り、オペアンプ２５の出力
電圧Ｖp は図４（Ｄ）に示すようにｔ5 時点で低レベル
から高レベルに転換する。

【００１６】方形波パルス形成回路２７は、３入力のコ
ンパレータ３１と基準電圧源３２とから成る。コンパレ
ータ３１の第１の入力端子はのこぎり波発生器２１に接
続され、この第２の入力端子は基準電圧Ｖr1を与える基
準電圧源３２に接続され、この第３の入力端子はオペア
ンプ２５に接続され、この出力端子はＡＮＤゲート２３
とフリップフロップ２２のセット入力端子とに接続され
ている。

【００１７】図４のｔ3 時点よりも前においては、過大
ピークが発生していないため、図４（Ｅ）に示すように
オペアンプ２５の出力電圧Ｖp は基準電圧源３２の基準
電圧Ｖr1よりも低い低レベルに保たている。従って、コ
ンパレータ３１に対してオペアンプ２５の出力は関与し
ない。コンパレータ３１は、オペアンプ２５の出力電圧
Ｖp が基準電圧Ｖr1よりも低い期間においては、基準電
圧Ｖr1によってのこぎり波電圧Ｖosc を方形波に整形し
て図４（Ｆ）に示すパルスを出力する。のこぎり波電圧
Ｖosc が一定周期及び一定波形を有して発生すれば、コ
ンパレータ３１の出力波形も図４（Ｆ）に示すように一
定周期及び一定パルス幅を有して規則的に発生する。図
４（Ｆ）の一定幅の方形波はフリップフロップ２２とＡ
ＮＤゲート２３の入力となり、図１の回路でのこぎり波
電圧Ｖosc をフリップフロップ２２とＡＮＤゲート２３
に入力した場合と同様な動作が生じる。

【００１８】図４のｔ3 時点以後で電流の過大ピークが
発生すると、前述したようにｔ5 時点でオペアンプ２５
の出力電圧Ｖp が高レベルに立上り、基準電圧源３２の
基準電圧Ｖr1よりも高くなり、コンパレータ３１はオペ
アンプ２５から得られたピーク検出電圧Ｖp とのこぎり
波電圧Ｖosc との比較出力を発生する。この実施例では
オペアンプから得られるピーク検出電圧Ｖp の高レベル
がのこぎり波電圧Ｖosc のピーク値よりも幾らか低い値
に設定されているので、ｔ3 時点よりも後の２番目の出
力パルスは極めて狭い幅になる。ＡＮＤゲート２３はコ
ンパレータ３１の出力とフリップフロップ２２の出力と
を入力としているので、フリップフロップ２２の出力が
たとえ高レベルであってもコンパレータ３１の出力が低
レベルであれば、高レベルの出力を発生しない。即ち、
フリップフロップ２２が応答遅れのために所望パルス幅
よりも幅広のパルスを発生していたとしても図４（Ｆ）
のｔ3 よりも後の２番目のパルス以後ではコンパレータ
３１の出力Ｖ31がスイッチング素子４のオン制御に使用
される。図４のｔ3 以後においてコンパレ−タ３１から
直ちに幅狭なパルスが発生しないで１番目のパルスは幅
広になっているが、スイッチング素子４のオン期間が少
ない回数のみ即ち１回のみ所定時間幅よりも広くなって
も、スイッチング素子４が破壊に至ることはほとんどな
い。なお、コンパレータ３１も応答遅れを有するが、過
大ピーク検出電圧Ｖp をのこぎり波電圧Ｖosc が横切る
期間の変化は実質的に生じないので、この遅れに依って
パルス幅が必要以上に広がることはない。即ち、のこぎ
り波電圧Ｖosc が過大ピーク検出電圧Ｖp を下から上に
横切る時と上から下に横切る時との両方で遅れが生じる
ので、結局、遅れによるパルス幅の増大は生じない。

【００１９】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ３入力のコンパレータ３１の代りに２つのコン
パレータを使用し、２つのコンパレータの出力を択一的
に送出することができる。またコンパレータ３１を２入
力のコンパレータとし、過大ピーク検出電圧Ｖp と基準
電圧Ｖr1との内の高い方をコンパレータに選択的に入力
させることができる。 （２） スイッチング素子４をバイポーラトランジスタ
にすること、ＡＮＤゲート２３をＮＡＮＤゲート等の別
の論理回路にすること等が可能である。

【図面の簡単な説明】

【図１】従来の直流−直流変換器を示す回路図である。

【図２】図１の各部の状態を示す波形図である。

【図３】本発明の実施例の直流−直流変換器を示す回路
図である。

【図４】図３の各部の状態を示す波形図である。

【符号の説明】

２ トランス ３ １次巻線 ４ スイッチング素子 １０ 電流検出抵抗 １１ コンパレータ ２１ のこぎり波発生器 ２２ フリップフロップ ２３ ＡＮＤゲート ２４ ピーク保持回路 ３１ コンパレータ

フロントページの続き (56)参考文献 特開 平４−217861（ＪＰ，Ａ) 特開 平４−125060（ＪＰ，Ａ) 特開 平４−185281（ＪＰ，Ａ) 特開 平３−22862（ＪＰ，Ａ) 特開 平３−7066（ＪＰ，Ａ) 特開 平２−136066（ＪＰ，Ａ) 実開 昭64−37387（ＪＰ，Ｕ) 実開 平５−55787（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/28 H02M 3/335

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源の一端と他端との間に接続され
   たトランスの１次巻線とスイッチング素子との直列回路
   と、 前記トランスの２次巻線に接続された整流平滑回路と、 前記スイッチング素子に流れる電流を検出し、この電流
   に対応した電圧から成る電流検出信号を出力する電流検
   出器と、 前記整流平滑回路の出力電圧を一定に制御するための電
   圧制御信号を形成するためのものであって、前記電圧制
   御信号として前記出力電圧の変化と逆の向きに変化する
   電圧を送出し且つ前記出力電圧が一定値よりも低くなっ
   た時には一定のクランプ電圧を送出するように形成され
   た電圧制御信号形成回路と、 前記電流検出器から得られた電流検出信号と前記電圧制
   御信号形成回路から得られた電圧制御信号とを比較する
   コンパレータと、 前記電流検出信号のピーク値を保持するピーク保持回路
   と、 前記電流検出信号の過大ピーク値に対応する基準電圧を
   発生する基準電圧源と、 前記ピーク保持回路で保持されたピーク値と前記基準電
   圧源の基準電圧との比較によって過大ピークを検出する
   過大ピーク検出回路と、 のこぎり波を所定の周期で発生するのこぎり波発生器
   と、 前記のこぎり波発生器と前記過大ピーク検出回路とに接
   続されており、前記過大ピーク検出回路の出力が過大ピ
   ークを示していない時には前記のこぎり波をほぼ一定の
   デューティ比の方形波パルスに整形し、前記過大ピーク
   検出回路の出力が過大ピークを示している時には前記一
   定のデューティ比の方形波パルスよりも幅の狭いパルス
   を形成するか又はパルスの発生を停止するように構成さ
   れた方形波パルス形成回路と、 前記方形波パルス形成回路の出力パルスでセットされ、
   前記コンパレータの出力パルスでリセットされるフリッ
   プフロップと、 前記方形波パルス形成回路の出力と前記フリップフロッ
   プの出力との論理積出力を形成して前記スイッチング素
   子をオン・オフ制御する論理積回路とを備えた直流−直
   流変換器。