JPS58119016A - 低電圧負荷用電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は低電圧電源装置に関するものであり、特にほぼ
一定の負荷電流レベルで低電圧負荷を付勢するための新
規な高周波電源装置に関するものである。

比較的高い電圧の交流電源から低電圧負荷を作動するこ
とが望ましい場合がよくある。特に、ランプ動作に伝統
的に使ってきた温度より高い温度でランプのフィラメン
トを働かせることにより効率を向上させた低電圧（２４
乃至３６ボルト）のランプがある。これらの比較的低電
圧のランプを、家庭や商業用に公称１２０Ｖ　（実効値
）のような商用交流電力線から働かせることは非常に望
ましいことである。しかし、単に逓降変圧器等により線
路電圧を下げるだけでは、ランプのフィラメント温度を
注意深く制御するには不充分であり、制御されたランプ
出力で妥当なランプ寿命を確保することができない。し
たがって、高電圧線路から低電圧負荷に給電し、負荷電
流を制御することのできる電源装置は非常に望ましいも
のである。

本発明によれば、高電圧から低電圧負荷に電流を供給す
るための装置は、電力線路間に直列接続した単巻変圧器
、電流スイッチング素子および電流検知素子を含み、負
荷が単巻変圧器の２次巻線に接続される。スイッチング
素子が導通状態にあるときの変圧器の電流を検知素子で
検知し、これを使って電源波形の１サイクルの持続時間
に比べて数桁短い持続時間からなる期間の割合を制御す
ることにより、制御された負荷電流を供給するピーク電
流制御イ、ンバータを構成する。

本発明の好ましい一実施例ではスイッチング素子は双方
向導通素子であり、また他の好ましい実施例では一方向
導通素子を用い、ダイオード・ブリッジ回路をスイッチ
ング素子のまわり又は電源装置の線路入力に形成する。

スイッチング素子の過電圧による損傷を防ぐため、バリ
スタのような電圧クリップ手段またはキャッチ（ｃａｔ
ｓｈ　）巻線を用いて、高周波給電サイクルの期間に対
するスイッチング素子の「オン」の割合を減少し、スイ
ッチング素子がターンオフするときの単巻変圧器の一次
巻線の両端間の電圧を下げる。

したがって、低電圧ランプ等の負荷に給電するための新
しい高周波電源装置を提供することが本発明の目的であ
る。

本発明のこの目的および他の目的は図面を参照した以下
の詳細な説明から明らかになろう。

まず第１図において、白熱電球等の低電圧負荷１１に給
電するための本発明による低電圧電源装置１０は入カブ
ラグ１２で示すように交流商用電力線路から電力を受け
る。この交流商用電力線諮問に、電圧逓降単巻変圧器１
４がオン／オフ・スイッチ１６、交流スイッチング手段
１８および抵抗値Ｒｅの電流サンプリング抵抗２０と直
列に接続されている。負荷１１は単巻変圧器の第１部分
１４ａの両端間に接続されている。部分１４ａの巻数は
Ｎ１であり、単巻変圧器の残りの部分１４ｂの巻数はＮ
２である。制御回路手段２２がその入力２２ａとその共
通端子２２ｂの間に動作電力を受ける。サンプリング抵
抗２０の両端間の電圧は制御回路手段の第１信号入力２
２ｃに与えられる。そして出力２２ｄはスイッチング手
段１８を比較的高周波（普通は電力線路１２の周波数に
比べて数桁大きい周波数）で導通「オン」状態と非導通
「オフ」状態に駆動する信号を供給する。制御回路手段
の給電入力２２ａは単巻変圧器１４とスイッチング手段
１８との結合点に接続されている。この結合点はバリス
タ等の双方向電圧クリップ素子２４の一方の端子に接続
されている。バリスタ２４の他方の端子は制御回路手段
の第２信号人力２２ｅに接続され、また抵抗値Ｒｓのも
う１つの検知抵抗２６を介して共通端子２２ｂに接続さ
れている。

交流スイッチング手段１８は「オン」と「オフ」になり
得る任意の双方向スイッチング素子でよい。

この素子は交流トランジスタ、対称電界効果トランジス
タ等にし得る。トライアックのような素子は一般に第１
図の構成には使用できない。このような素子は導通「オ
ン」状態にすることはできるが、ゲート制御によって任
意のときにターンオフさせて非導通状態にすることはで
きないからである。変圧器１４に並列接続された負荷１
１が開放回路になった場合には、スイッチング手段１８
の両端間にかなり高い電圧が現われる。バリスタ２４の
電圧クリップ・レベルはこのような場合に双方向スイッ
チング手段１８の両端間の電圧を制限するように選定さ
れている。これは特に重要なことである。というのは、
制御回路手段２２によって、スイッチング手段１８が比
較的高い周波数、すなわち線路周波数（米国では６０Ｈ
ｚ）より１桁以上（普通は２桁乃至４桁）ｉａい周波数
でスイッチングされるので、時間に対して極めて大きい
電流の変化（ｄｉ／ｄｔ）が生じ、その結果変圧器１４
および素子１８の両端間に大きな電圧が生じるからであ
る。

Ｅオン」および「オフ」にし得る双方向導通素子が現在
、高価格であるため、第１ａ図および第１ｂ図に示すよ
うに一方向導通スイツチング手段を使う方が好ましい。

一方向導通スイッチング手段２８は電力トランジスタに
することが好ましい。

４個のダイオードのような一方向の導通素子３０ａ乃至
３０ｄから成るブリッジ整流器３０を使うことにより、
トランジスタ２８に一方向の電流を流すことができる。

このようにして、素子２８とブリッジ整流器３０が交流
スイッチング素子１８のかわりをする。第１ａ図の実施
例では、ブリッジ整流器３０は電源（この場合は電力人
力１２）と単巻変圧器１４との間に形成され、全波ブリ
ッジの中に一方向スイツチング素子を含んでいる。

この構成では単巻変圧器１４の電流は第１図の回路と同
様に双方向性であるが、素子２８の電流はブリッジ整流
器３０の整流作用により一方向性になっている。高いパ
ルス周波数を使用し、電力トランジスタ２８のターン・
オンおよびターン・オフの速度が高いので、ブリッジ整
流器のダイオード３０ａ乃至３０ｄは高速素子でなけれ
ばならない。比較的低速の整流素子を使うと、特に素子
２８のターン・オン中に非常に大きな過渡電流が生じる
。

更に一層コストの面で有利な回路は第１ｂ図に示す回路
１０’である。第１ｂ図では、全波線路整流器３０′の
形式で比較的低速のダイオード３０ａ’乃至、ｊｏｄ’
が使用されており、整流した線路電圧（直流）を単巻変
圧器１４′およびスイッチング素子２８の両方に供給す
る。この回路１０′では、整流素子３０ａ’乃至３０ｄ
′は線路電圧（約１２０Ｖ、、（実効値））に耐えさえ
すればよく、比較的低速の６０．Ｈｚの素子にすること
ができる。上記の両方の回路１０’および１０′におい
て、一方向導通素子２８としては、バイポーラ・トラン
ジスタ、電力用電界効果トランジスタ、ゲート・ターン
オフ・サイリスタ等の素子を使うことができる。

第１ｂ図の回路では第１図および第１ａ図の回路１０お
よび１０′とは異なり、電源装置の極性が半サイクル毎
に変わることはない。また電力トランジスタ２８の電圧
制限に無損失の方法を使うことにより、回路効率を更に
向上させることが出来る。この無損失法ではキャッチ巻
線１４ｃが使用されており、これは変圧器の巻線１４ａ
′および１４ｂ′と同一の磁心に巻かれ、巻数はＮｃで
ある。保護ダイオード３２のカソードが、キャッチ巻線
１４ｃの負荷に接続されていない側に接続されている。

一方、保護ダイオード３２のアノードは制御回路手段の
入力２２０′および第２の検知抵抗２６に接続されてい
る。このようにして、キャッチ巻線１４ｃを流れる電流
が（第２の検知抵抗２６の両端間現われる電圧として）
監視され、これを利用して制御回路手段の出力２２ｄ′
における駆動パルスのデユーティ・サイクルを変えて、
単巻変圧器の両端間に負荷（ランプ）１１が存在しない
か溶断したときにスイッチング素子のコレクタ電流１ｏ
＋が過大になるのを防止する。第１ｂ図の回路１０′で
は、変圧器巻線の抵抗効果により負荷の両端間に小さい
直流電圧が存在することがある。回路１０および１０’
では単巻変圧器には双方向に電流が流れるので、負荷の
両端間に直流成分は生じない。

ここで第１図乃至第１ｂ図と第２ａ図乃至第２Ｃ図を参
照して説明する。回路１０．１０’および１０′はすべ
て実質的に同様に動作する。最初はスイッチング素子は
非導通「オフ」状態にあるので、素子の電流１ｏ＋　　
（第２ａ図）は実質的にゼロである。これは入力電圧Ｖ
ＩＮが正の半サイクルにあっても負の半サイクルにあっ
てもあてはまる。以下の説明においては正の半サイクル
で動作が始まるものと仮定する。負の半サイクル中の動
作では、回路１０′の場合は負荷電流ＩＬ　（第２ｂ図
）の方向が逆になり、また回路１０の場合は負荷電流、
素子電流およびスイッチング素子の電圧（第２ａ図乃至
第２ｃ図）が負の半サイクル中すべて逆転するだけであ
る。

任意の時点ｔｏにおいて、制御手段の出力２２ｄの適当
な信号がスイッチング素子Ｑ１を導通「オン」状態に駆
動する。スイッチ手段の開成により負荷電流ＩＬが流れ
、その大きさは実質的にＶＩＮ　Ｎｌ　／ＲＬ　（Ｎｌ
　十Ｎ２　）に等しい。スイッ“チング素子の電圧Ｖｏ
＋は実質的にゼロに低下し、スイッチング素子の電流１
ｏ＋は反映（ｒｅｆｌｅｃｔｅｄ）負荷電流ＩＲまで上
昇する。このようにして、はぼ全入力電圧が単巻変圧器
の巻線１’　４　ａおよび１４ｂの両端間に印加され、
スイッチング素子を通って流れる電流は反映負荷電流Ｉ
Ｒである。その後、変圧器磁化電流は第２ａ図の部分４
０で示すように増加し、ある時点ｔ１で制御回路手段２
２はスイッチング手段への駆動を取り除いてスイッチン
グ手段を非導通「オフ」状態にする。

スイッチング手段の回路開放によりスイッチング素子の
電流１ｏ＋は本質的にゼロに低下し、変圧器１４内に磁
心磁化電流の形で蓄積されていたエネルギーが変圧器の
２次巻線１４ａに伝達され、負荷電流の急速な極性反転
が生ずる。極性が反転した負荷電流（第２ｂ図）の大き
さは巻数比（Ｎ１／ＮＩ＋Ｎ２）に逆比例し、変圧器の
磁化電流部分４０のピーク値（Ｉｐ−ＩＲ）に比例して
いる。時点ｔ１で電圧Ｖｏｗ（第２ｃ図）が入力電圧の
大きさのほぼ２倍に増大するように、回路パラメータと
制御回路のタイミングを設定しである。

その後、スイッチング素子が時点ｔ２で再びオンにされ
るまで、負荷電流ＩＬはゼロに向って減少していく。ま
たスイッチング素子の電圧Ｖｏ＋　は時定数Ｔで入力電
圧の大きさＶＩＮに向って減少していく。この時定数丁
の大きさは単巻変圧器回路のインダクタンスと抵抗によ
ってきまる。時点ｔ２において、同様な１サイクル全体
が再び開始される。時点ｔｏから１２までの１サイクル
には数十マイクロ秒しか必要としないので、入力電圧Ｖ
ＩＮの大きさは１つのスイッチング・サイクルと次のス
イッチング・サイクルの間で著しく変ることはない。

前述の通り、何らかの理由で単巻変圧器の巻線検知抵抗
２６の両端間の電圧が上昇して、スイッチング素子の導
通「オン」時間（時点ｔｏと時点ｔ１の間の時間間隔）
を減少させ、その結果素子１８または２８を「オフ」に
転じるときのピーク電流、したがって電圧スパイクの大
きさを減少させる。同様に、制御手段２２は第１の検知
抵抗２０の両端間の電圧も監視している。この電圧は素
子の電流１ｏ＋に比例しており、素子の電’ｆｌ　Ｉ　
。

１は負荷電流Ｉしを反映している。このため、制御回路
手段２２は導通「オン」時間を調整して。

所望の負荷電流を生じさせると共に所望値に維持する。

次に第３図および第４図（第４ａ図乃至第４ｆ図の波形
）について説明する。図には好ましい実施例の回路１０
′にて用いられる制御回路手段２２″の好ましい実施例
を示す。制御回路手段２２“は第１および第２の比較器
５０および５２を含み、その各々には電圧母線５４と共
通母線５６との間の動作電圧が与えられている。共通母
線５６は制御回路の入力２２ｂ′に接続されている。電
圧母線５４は抵抗素子５８を介して制御回路の入力２２
ａ’に接続されている。第１の比較器の反転入力５０ａ
は制御回路の入力２２０′に接続されており、これは第
１の検知抵抗２０とスイッチング素子２８のエミッタ電
極との結合点に接続されている。第１の比較器の非反転
入力５０ｂはトランジスタ６０のベース電極に接続され
ている。トランジスタ６０のエミッタ電極は抵抗６２を
介して共通ｆＨＩＩ５６に接続されている。トランジス
タ６０のコレクタ電極はコンデンサ６４を介して動作電
圧母線５４に接続されている。もう１つのトランジスタ
６６のエミッターコレクタ回路はコンデンサ６４の両端
間に接続され、トランジスタ６６のベース電極は第１の
比較器５０の出力５０ｃに接続されている。トランジス
タ６０および６６のコレクタ電極とコンデンサ６４との
結合点は第２の比較器５２の反転入力５２ａに接続され
ている。

抵抗素子６８および７０から成る分圧器が動作電圧母線
５４と共通母線５６との間に接続されている。抵抗素子
６８および７０間の結合点は第２の比較器の非反転入力
５２ｂに接続されている。第２の比較器の出力５２ｃは
制御回路出力２２ｄ′に接続され、更にスイッチング素
子２８の制御（ベース）電極に接続されている。

トランジスタ６０のベースは抵抗素子７２を介して共通
母線５６に接続され、また抵抗素子７４を介してコンデ
ンサ７６の一方の端子に接続されている。コンデンサ７
６の他方の端子は共通母線５６に接続されている。抵抗
７４とコンデンサ７６の結合点も抵抗７８を介して動作
電圧母線５４に接続され、またもう１つの抵抗８０を介
して第３のトランジスタ８２のコレクタ電極に接続され
ている。トランジスタ８２のベース電極は共通母線５６
に接続され、そのエミッタ電極は制−回路入力２２０′
に接続されている。母線５４の動作電圧の大きさＶｐは
、母線５４と共通母線５６との間に接続され且つ一波コ
ンデンサ８６とともに動作する電圧調節（ツェナー）ダ
イオード８４により設定される。

動作について説明すると、トランジスタの電流を第１の
検知抵抗２０の両端間の電圧として第１の比較器５０が
監視することにより、ピーク電流制御インバータが構成
される。時点ｔｏの直前のあ４詩、点に、第２の比較器
の出力５２ｃは高レベルになり、制御回路の出力２２ｄ
′に充分な駆動電流を供給して、時点ｔｏに素子２８を
オンにする。したがって、時点ｔｏで素子のコレクタ電
流１ｏ＋　　（第４ａ図）は急激に増加して反映負荷電
流値ＩＲＩになる。その後、コレクタ電流は単巻変圧器
の磁化電流により増加し、時点ｔ１でＩｐｌの大きさの
ピーク電流に達する。この時点ｔ１において、第１の検
知抵抗２０を通って流れるトランジスタのエミッタ電流
によって、まず制御回路手段の第１の入力２２０′と第
１の比較器の入力５０ａに、第１の比較器の入力５０ｂ
に与えられる基準電圧よりも大きい電圧が供給される。

これにより、第１の比較器の出力５０ｃ（第４ｂ図）が
急激に高レベルから低レベル〈実質的にゼロ）に変り、
トランジスタ６６をターンオンして、コンデンサ６４を
放電させる。このため、コンデンサ６４の片側の電圧Ｖ
×は時点ｔ１に動作電圧母線５４の電圧Ｖｐに実質的に
等しくなる（第４Ｃ図）。この増大した電圧■×は第２
の比較器の入力５２ａに与えられ、この電圧は抵抗６８
および７０からなる分圧器によって第２の比較器の他方
の入力５２ｂに与えられる電圧ＶＹより大きい。

この結果、第２の比較器の出力５２ｃ（第４ｄ図）は低
レベルになり、素子２８をオフに転じる。変圧器１４′
にそれまで流れていた電流は負荷１１のインピーダンス
と巻数Ｎ１の２次巻線１４ａ′を通って循環する。

トランジスタ２８が「オフ」になると、検知抵抗２０に
は電流が流れなくなり、第１の比較器の入力５０ａの電
圧は低下する。これに応じて、第１の比較器の出力５０
ｃは点９０（第４ｂ図）に示すように高出力電圧状態に
なり、トランジスタ６６をオフに転じるので、コンデン
サ６４はトランジスタ６０を含む電流源を介して共通母
線５６の電圧に向って、充電し始める。このため電圧ｖ
×は低下し始め、その勾配−１は素子６０を通って流れ
る電流によってきまる（第４ｃ図）。素子６０は抵抗６
２．７２および７４とともに、コンデンサ７６の両端間
の電圧Ｖａに応動してコンデンサ６４を充電する可変電
流源を構成している。したがって、電圧Ｖｘの勾配１１
はコンデンサ７６の電圧Ｖａに比例する。抵抗７２およ
び７４で構成される分圧器はコンデンサ６４の充電電流
を設定するだけでなく第１の比較器の入力５０ｂの比較
電圧を設定するので、ピーク電流比較とトランジスタ２
８のターンオフ点はともにコンデンサ７６の電圧Ｖａに
比例する。

電圧ｖ×は期ｆｉｌＴ　＋の間は減少し続け、やがて第
２の比較器の入力５２ａの電圧が第２の比較−の入力５
２ｂの電圧ＶＹにほぼ等しくなる。その時点ｔ２におい
て、第２の比較器の出力５２ｃは再び高レベルになって
トランジスタ２８をオンに転じ、単巻変圧器１４′を介
して別のコレクタ電流パルスを負荷１１に供給する。素
子２８のコレクタ電流パルスは時点ｔ３まで続く。時点
ｔ３で、検知抵抗２０両端間の電圧の１屏により、第１
の比較器の出力５０ｃが再び低下し、コンデンサ６４が
トランジスタ６６を介して放電する。このサイクル動作
は、コンデンサ７６の電圧Ｖａ（第４ｆ図）が著しく変
らない場合、回路１０′に電力が供給されている間続く
。

時点ｔ３に示すように負荷１１のインピーダンスが変る
と、キャッチ巻線１４ｃの両端間の電圧の大きさく−Ｖ
ｎ）が充分に太き（なってダイオード３２を順方向にバ
イアスし、第２の検知抵抗２６の両端間にゼロでない負
極性の電圧を与える。

通常はゼロの第２人力２２０′の電圧ＶＲＳが（第４ｅ
図の部分９２で示すように）負方向に変化することによ
り、トランジスタ８２がオンに転じる。トランジスタ８
２は、キャッチ巻線の電圧が（時点ｔ４に）予め定めら
れたある値に戻るまで、オンにとどまる。この値はキャ
ッチ巻線の巻数Ｎｃと変圧器巻線の巻数Ｎ１およびＮ２
との比、ならびに第２の検知抵抗素子２６の抵抗値Ｒｓ
によって定められる。時点ｔ３と１４の間の期間の闇、
コンデンサ７６の両端間の電圧Ｖａは指数関数的に減少
してゆき、その時定数は素子７６の容量と素子８０の抵
抗値の積に関連している。このように抵抗素子７２およ
び７４から成る分圧器の入力の基準電圧Ｖａが減少する
と、第１の比較器の入力５０ｂおよび電流源トランジス
タ６０のベース電極の両方に与えられる基準電圧が低下
する。

このため、コンデンサ６４の充電速度が遅くなり、電圧
の■×実効勾配置２　　＜期間Ｔ２）が前のサイクルの
勾配１Ｉｌｌより小さくなる。このため、電圧Ｖ×が固
定電圧ＶＹに等しくなるのに必要な期間■２が長くなり
、前の動作の期間Ｔ１よりも長い期間の開、第２の比較
器５２は素子２８をオンに転じない。「オフ」期間を長
くすることにより゛、負荷を通る平均電流は減少して、
前のインピーダンス増加による負荷電流Ｉしを増加しよ
うとする傾向を補償する。このようにして、トランジス
タ２８が時点ｔ５で再び「オン」になったとき、コンデ
ンサ７６両端間の電圧Ｖａはもとの値Ｖｏより小さな値
Ｖ′に増加するだけである。第１の比較器の入力５０ｂ
の基準電圧が前に与えられたものより低いので、素子の
コレクタ電流Ｉｏ＋　は前よりずっと低い値に達し、こ
のとき第１の検知抵抗２０両端間の電圧ＶＲＣが、第１
の比較器の出力５０ｃを低レベル状態に変化させてコン
デンサ６４が放電し、比較器５２をリセットして素子２
８”のベース駆動を除くのに充分な大きさになる。

このようにして時点ｔ６まで素子２８は付加的な電流を
単巻変圧器に供給するのを止める。ここで、トランジス
タの「オン」時間ｔ６−　　ｔｓは通常のトランジスタ
「オン」時間（ｈ　−ｔ２またはｊ＋−ｊｏ）に比べて
すつと短い。したがって、変圧器巻線に蓄積されて負荷
１１に与えられるエネルギーの量は少なくなり、このた
めキャッチ巻線１４ｃの電圧は制御回路の入力２２０′
に負極性の電圧ＶＲ９の部分９４のような持続時間の一
層短い負の電圧を与えるようになる。時点ｔ６で始まり
時点ｔ７″で終る部分９４の持続時間は、時点ｔ３で始
まり時点ｔ４で終るキャッチ巻線のパルス９２の持続時
間に比べてかなり短いことがわかる。部分９４の持続時
間が短いので、素子８２が作動される時間もそれに応じ
て短くなり、基準電圧ｙ　ａの減少部分９２に応じた減
少の度合より小さい。バリスタ素子２４を使用した実施
例の回路１０および１０′においては、キャッチ巻線の
「オン」時間がこのように短くなると、バリスタ内で散
逸させる必要のあるエネルギーも小さくなる。

また、線路電圧の変化が正常な範囲内にあれば、動作電
圧Ｖｐしたがって基準電圧Ｖａは電圧調整ダイオード８
４の動作により一定に保持されることもわかる。このた
め線路電圧が変っても制御回路手段２２′のピーク電流
制御特性は比較的一定に保たれ、動作中の負荷電流消費
の一貫性が保証される。

双方向電流システムの回路１０および１０′では、（第
３図の破線で示した）ダイオード９６が入力降下抵抗５
８と直列に追加されて、交流電圧を整流してフィルタ・
コンデンサ８６および電圧調整ダイオード８４に加える
ことが理解できる。

このような交流システムにおいては、付加的なトランジ
スタ８２ａをトランジスタ８２と並列に配置して、第２
の検知抵抗２６の両端間に正極性のパルスが現われたと
きトランジスタ８２がオンになるようにすることにより
、交流線路波形の正または負の半サイクルの間コンデン
サ７６の基準電圧Ｖａを変えられるようにすることがで
きる。同様に、付加的な比較器を第１の比較器５０に実
効的に並列に置いて検知抵抗２０を通って流れる負のピ
ーク電流を検出するか、あるいは付加的な比較器を第２
の比較器５２に実効的に並列に置いて電源波形の負の半
サイクル中に（第１図のシステム１０の）双方向導通素
子に必要な駆動を与えることができる。

以上、低電圧負荷に給電するための新しい高周波電源装
置のいくつかの実施例について述べてきたが、当業者が
これから数多くの変形や修正を行なえることは明らかで
あろう。したがって、発明の範囲にはこれらの変形等も
包含されるもので、特定の実施例に限定されるものでは
ない。

【図面の簡単な説明】

第１図は本発明の原理に従った低電圧電源装置の回路図
、第１ａ図および第１ｂ図は一方向導通スイツチング素
子を使用した本発明の低電圧電源装置の別の実施例の回
路図、第２ａ図乃至第２Ｃ図は第１図乃至第１ｂ図の回
路中に生じる種々の波形を示した波形図、第３図は制御
回路手段の好ましい回路を示す第１ｂ図の実施例の回路
図、第４ａ図乃至第４ｆ図は第３図の実施例の回路中に
生じる種々の波形を示す波形図である。 符号の説明 １０、ｉｏ’、ｉｏ’・・・・・・・・・低電圧電源回
路、１４．１４′・・・・・・・・・電圧逓降単巻変圧
器、１４ｃ・・・・・・・・・キャッチ巻線、１８・・
・・・・・・・スイッチング手段、２０・・・・・・・
・・サンプリング抵抗、２２．２２’、２２’・・・・
・・・・・制御回路手段、２４・・・・・・・・・双方
向電圧クリップ素子（バリスタ）、２６・・・・・・・
・・サンプリング抵抗、２８・・・・・・・・・一方向
導通スイッチング手段、３０・・・・・・・・・ブリッ
ジ整流器、３０′・・・・・・・・・全波線路整流器、
３２・・・・・・・・・保護ダイオード、５０・・・・
・・・・・第１の比較器、５２・・・・・・・・・第２
の比較器、５４・・・・・・・・・電圧母線、 ６′０．６６．８２・・・・・・・・・トランジスタ、
６４．７６・・・・・・・・・コンデンサ、７２．７４
．７８．８０・・・・・・・・・抵抗、８４・・・・・
・・・・電圧調整ダイオード。 特許出願人 ゼネラル・エレクトリック・カンパニイ代理人　（７６
３０）　　生　沼　徳　二ＦＩＧ、　　２σ ’６１

Claims (1)

1. 【特許請求の範囲】 １、　交流電源によって与えられる電圧の大きさとは異
   なる大きさの電圧で負荷を付勢する電源装置において、
   タップ付き巻線を持ち、該巻線の第１の端とタップとの
   間に前記負荷が接続されている単巻変圧器と、前記巻線
   の他方の端に接続されて、制御信号の持続している間前
   記交流電源から前記巻線を通って電流が流れるようにす
   るスイッチング手段と、該スイッチング手段を通って流
   れる瞬時電流に応じた大きさのサンプリング信号を発生
   する手段と、動作周波数が前記交流電源の周波数に比べ
   て少なくとも１桁高い前記制御信号を発生し、かつ前記
   サンプリング信号の大きさに応答して、相次ぐ複数の動
   作周波サイクルの各サイクルの間で前記スイッチング手
   段が電流を通す時間の割合を調節し、前記負荷を通って
   流れる電流をほぼ一定の値に維持する制御回路手段とを
   有することを特徴とする電源装置。 ２、特許請求の範囲第１項に記載の電源装置において、
   前記制御回路手段に結合されて、前記負荷が当該電源装
   置に接続されていない場合に前記スイッチング手段が損
   傷しないように保護する手段を有する電源装置。 ３、　特許請求の範囲第１項に記載の電源装置において
   、前記サンプリング信号を発生する手段および前記スイ
   ッチング手段が前記電源の電圧の両端間に前記巻線と実
   効的に直列に接続されている電源装置。 ４、　特許請求の範囲第３項に記載の電源装置において
   、前記サンプリング信号を発生する手段が抵抗素子であ
   る電源装置。 ５、　特許請求の範囲第１項または第３項に記載の電源
   装置において、前記スイッチング手段が、前記制御信号
   を受けて該制御信号の存在および不存在の一方と他方に
   よりそれぞれ導通状態と非導通林態に制御され得る双方
   向導通素子で構成され　′ている電源装置。 ６、　特許請求の範囲第５項に記載の電源装置において
   、前記双方向導通素子が、前記巻線と直列のコレクター
   エミッタ回路ならびに前記制御信号を受けるベース電極
   を持つ交流トランジスタである電源装置。 ７、　特許請求の範囲第５項に記載の電源装置において
   、前記双方向導通素子が、前記巻線と直列のドレン−ソ
   ース回路ならびに前記制御信号を受けるゲート電極を持
   つ対称型の電界効果トランジスタである電源装置。 ８、　特許請求の範囲第１項に記載の電源装置において
   、前記スイッチング手段が、前記電源と前記巻線の１つ
   の端との間に接続されたブリッジ整流器と、該ブリッジ
   整流器および前記巻線と作動的に接続されて、前記制御
   信号に応答して前記電源からの電流を前記変圧器巻線を
   通して流す一方向導通素子とで構成されている電源装置
   。 ９、　特許請求の範囲第８項に記載の電源装置において
   、前記一方向導通素子がトランジスタである電源装置。 １０、　特許請求の範囲第９項に記載の電源装置におい
   て、前記回路制御手段および前記トランジスタが前記ブ
   リッジ整流器の中に組み込まれている電源装置。 １１、　特許請求の範囲第９項に記載の電源装置におい
   て、前記負荷が当該電源装置に接続されていない場合に
   前記スイッチング手段の損傷を防止する保護手段を前記
   制御回路手段に結合した電源装置。 １２、特許請求の範囲第１１項に記載の電源装置におい
   て、前記保護手段が、前記巻線の両端間の瞬時ピーク電
   圧に応じた大きさの別のサンプリング信号を前記制御回
   路手段に供給する手段を含んでいる電源装置。 １３、　特許請求の範囲第１２項に記載の電源装置にお
   いて、前記別のサンプリング信号を供給する手段が、サ
   ンプリング抵抗、ならびに該サンプリング抵抗と前記巻
   線の他方の端との間に接続された対称型電圧制限素子を
   含んでいる電源装置。 １４、　特許請求の範囲第８項に記載の電源装置におい
   て、前記ブリッジ整流器が実質的に直流の電圧を前記電
   源から前記スイッチング素子、前記巻線および前記サン
   プリング信号を発生する手段の直列回路に印加するため
   に供給する電源装置。 １５、　特許請求の範囲第１４項に記載の電源装置にお
   いて、前記スイッチング素子がトランジスタである電源
   装置。 １６、　特許請求の範囲第１４項に記載の電源装置にお
   いて、前記負荷が当該電源装置に接続されていない場合
   に前記スイッチング手段が傷傷しないように保護する手
   段を前記制御回路手段に結合した電源装置。 １７、　特許請求の範囲第１６項に記載の電源装置にお
   いて、前記保護手段が、サンプリング抵抗、前記単巻変
   圧器に設けた監視巻線、ならびに該監視巻線と該サンプ
   リング抵抗との間に接続されて該監視巻線両端間の電圧
   が所定極性のときのみ導通するように配置された一方向
   導通素子を含み、前記制御回路手段が前記サンプリング
   抵抗両端間の電圧を受け、前記スイッチング素子の導通
   時間を短縮して前記巻線両端間に生じる電圧を低下させ
   る電源装置。 １８、　特許請求の範囲第１４項に記載の電源装置にお
   いて、前記制御回路手段が、共通制御回路電圧に対して
   ほぼ一定の動作電圧を供給する手段、該動作電圧から得
   られた第１および第２の基準電圧を供給する手段、容量
   性素子、少なくとも部分的に該第１の基準電圧の大きさ
   によって決定される速度で該容重素子を該動作電圧に向
   って充電する手段、前記サンプリング信号の大きさが該
   第１の基準電圧の大ぎさより大きい場合のみ該容量性素
   子を放電する手段、ならびに該容量性素子両端間の電圧
   の大きさが該第２の基準電圧の大きさより小さいときの
   み前記制御信号を供給する手段を含んでいる電源装置。 １９、　特許請求の範囲第１８項に記載の電源装置にお
   いて、前記容量性素子が前記動作電圧を受ける第１の端
   子、および第２の端子を持ち、前記充電手段が、前記容
   量性素子の第２の端子に接続されたコレクタ電極、前記
   第１の基準電圧を受けるベース電極、およびエミッタ電
   極を持つトランジスタと、該トランジスタのエミッタ電
   極と前記共通制御回路電圧との間に接続された抵抗素子
   とで構成されている電源装置。 ２０、　特許請求の範囲第１８項に記載の電源装置にお
   いて、前記放電手段が、前記第１の基準電圧を受ける第
   １の入力、前記サンプリング信号を受ける第２の入力、
   およびサンプリング信号の大きさが前記第１の基準電圧
   の大きさより大きいときは常に所定の状態の信号を供給
   する出力を持つ第１の比較器と、前記容量性素子の両端
   間に接続された制御回路、および前記第１の比較器の出
   力信号を受ける制御電極を持ち、該比較器出力が該所定
   状態にあるとき前記容量性素子の両端間に低抵抗を与え
   るスイッチング素子とで構成されている電源装置。 ２１、　特許請求の範囲第１８項に記載の電源装置にお
   いて、前記制御信号を発生する手段が第２の比較器で構
   成され、該第２の比較器が前記第２の基準電圧を受ける
   第１の入力、前記容量性素子の両端間の電圧を受ける第
   ２の入力、および該第２の入力における電圧の大きさが
   該第１の入力における電圧の大きさより大きいときは常
   に前記スイッチング素子に前記制御信号を供給する出力
   を持っている電源装置。 ２２、特許請求の範囲第１８項に記載の電源装置におい
   て、サンプリング抵抗と、前記単巻変圧器に設けた監視
   巻線と、該監視巻線と前記サンプリング抵抗との間に接
   続されて該監視巻線両端間の電圧が所定の極性になった
   ときのみ導通するように配置された一方向導通素子とを
   含み、前記制御回路手段が、前記所定極性の電圧が前記
   サンプリング抵抗の両端間に存在するときには常に前記
   第１の基準電圧の大きさを変えてスイッチング手段導通
   時間を短縮し、前記巻線両端間に生じる電圧を減少する
   手段を含んでいる電源装置。 ２３、　特許請求の範囲第２２項に記載の電源装置にお
   いて、前記第１の基準電圧を供給する手段が、別の容量
   性素子と、前記動作電圧から該別の容量性素子貴充電す
   るための手段とを含んでおり、前記導通時間を短縮する
   手段が、前記共通制御回路電圧を受けるベース電極、前
   記サンプリング抵抗の電圧を受けるエミッタ電極、およ
   びコレクタ電極を持つ少なくとも１つのトランジスタと
   、該コレクタ電極と前記別の容量性素子との間に直列接
   続されて、前記サンプリング抵抗の電圧が所定の大きさ
   になったことにより該トランジスタが導通するとぎには
   常に前記別の容量性素子に対して所定の放電時定数を与
   えるように抵抗値が選定された抵抗素子とを含んでいる
   電源装置。