JP2004505593A - インタフェース回路及び方法 - Google Patents
インタフェース回路及び方法 Download PDFInfo
- Publication number
- JP2004505593A JP2004505593A JP2002515465A JP2002515465A JP2004505593A JP 2004505593 A JP2004505593 A JP 2004505593A JP 2002515465 A JP2002515465 A JP 2002515465A JP 2002515465 A JP2002515465 A JP 2002515465A JP 2004505593 A JP2004505593 A JP 2004505593A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- power supply
- threshold
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/36—Controlling
- H05B41/38—Controlling the intensity of light
- H05B41/39—Controlling the intensity of light continuously
- H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
- H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
- H05B41/3924—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by phase control, e.g. using a triac
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】トライアック位相変調器(18)を含む電源(12)を小型蛍光灯コンバータ・ランプ負荷(14)と結合するインタフェース回路(10)を提供する。
【解決手段】回路(10)は変調電源信号を整流器(24)によって整流する。限流インダクタ(112)を通って流れる電流は蛍光灯に給電するために逆方向電流阻止ダイオード(114)を通るか、トライアック位相変調器をリセット/放電するためにR−Sフリップフロップにより制御されるトランジスタ(116)を通る。R−Sフリップフロップのリセット端子(120)に抵抗器(144、146)及びトランジスタ(142)を用いた電流閾値センサが接続され、セット端子(124)に高デューティサイクル発振器が接続される。ダイオードに電流が流れなくなったとき、トランジスタを流れる電流がトライアック位相変調器の大きな電流変化を防止する。
【選択図】図2
【解決手段】回路(10)は変調電源信号を整流器(24)によって整流する。限流インダクタ(112)を通って流れる電流は蛍光灯に給電するために逆方向電流阻止ダイオード(114)を通るか、トライアック位相変調器をリセット/放電するためにR−Sフリップフロップにより制御されるトランジスタ(116)を通る。R−Sフリップフロップのリセット端子(120)に抵抗器(144、146)及びトランジスタ(142)を用いた電流閾値センサが接続され、セット端子(124)に高デューティサイクル発振器が接続される。ダイオードに電流が流れなくなったとき、トランジスタを流れる電流がトライアック位相変調器の大きな電流変化を防止する。
【選択図】図2
Description
【0001】
【発明の属する技術分野】
本発明はインタフェース回路に関し、特に、変調電源を蛍光灯システムに結合するためのインタフェース回路、更に特定すれば、トライアック変調電源を小型蛍光灯システムと結合するためのインタフェース回路に関する。
【0002】
【発明の背景】
蛍光灯は照明を行うためにオフィスと家庭の双方で使用されている。通常、蛍光灯は普通はコンバータを含む蛍光灯システムの一部であり、従来の100〜120VAC商用電源などの電源により給電される。商用電源からの電力は、適切な周波数の電力入力を蛍光灯に供給するインバータに供給される。調光能力を提供するために、トライアック位相変調器などの変調器により商用電源からの電力を変調しても良い。
【0003】
トライアック位相変調器は、通常、抵抗負荷に供給される電力を変調するために使用される。しかし、トライアック位相変調器と、そのような変調器から変調電力を供給される容量性負荷との間には、例えば、トライアック位相変調器が一方の導通状態から他方の導通状態へ切り替わると想定されるときに継続する電流及び/又は蓄積電圧が存在することが原因となる不適合が現れる場合がある。そのような不適合の結果、トライアック又はその制御回路又はゲート回路、あるいはその双方にストレスが加わる可能性があり、それにより、トライアック位相変調器回路及び/又は容量性負荷、例えば、蛍光灯システムの動作及び寿命が劣化することもある。
【0004】
そのような変調電源から蛍光灯システムへ電力が転送されている間に電圧及び電流を制御するために、インタフェース回路が使用されてきた。しかし、従来のインタフェース回路は蛍光灯システムの容量性という性質を十分には補正せず、また、トライアック位相変調器及びインタフェース回路の様々な要素の電気的ストレス又は疲労を引き起こすおそれがあり、急速に変化する電圧及び電流も十分には補正しない。従って、場合によっては、その結果、変調器、インタフェース回路及び/又は蛍光灯システムに早期故障が起こる。そのようなインタフェース回路の一例は、トライアック調光器と小型蛍光灯との間に接続されたインタフェース回路を開示するJanczakの
【特許文献1】米国特許第5,994,848号に提示されている。
【0005】
【発明が解決しようとする課題】
従って、当該技術分野においては、トライアック位相変調器と蛍光灯、例えば、小型蛍光灯との間に適合性を提供するためのインタフェース回路が必要とされている。
【0006】
【課題を解決するための手段】
従って、変調電源を容量性負荷に結合するインタフェース回路であって、電流経路を選択的に形成するために変調電源に結合されたスイッチング素子と、スイッチング素子が電流経路を形成する時点を制御するように、閾値を越える時点を判定するためにスイッチング素子に結合された閾値感知素子とを具備する回路が特に必要とされている。
【0007】
従って、変調電源を電圧整流する電圧整流手段と、電圧整流手段に結合されたスイッチング手段と、スイッチング手段に結合された閾値感知手段とを具備するインタフェース回路が特に必要とされている。
【0008】
従って、変調電源を容量性光源負荷と結合する方法であって、変調負荷を容量性光源負荷に選択的に結合することと、変調電源に結合された感知素子を介して閾値電流を越えていないかを感知することと、閾値を越えていない場合に少なくとも1つの充電素子を放電することとから成る方法が特に必要とされている。
【0009】
【発明の実施の形態】
図面中、いくつかの図において同じ図中符号は同じ部分を示す。まず、図1のブロック線図を参照して説明する。インタフェース回路10は変調電源12とLPF CFLシステムなどの容量性ランプコンバータ・ランプ負荷14との間に結合されている。変調電源12は、例えば、50Hz〜60Hzの正規サイクルを有する交流電源16と、電力変調器18とを含む。以下に更に詳細に説明するが、電力変調器18の一例は位相変調スイッチングを実行するトライアック装置であり、インタフェース回路10は電力変調器18と容量性負荷14との適合性を改善するための特徴を有する。
【0010】
インタフェース回路10はスイッチング素子20及び閾値感知素子22を含み、これらの素子は協働して、電源16の半サイクルのうちの、容量性負荷14により変調電源12から電流が引き出されない部分の間に、変調電源12から継続して電流を引き出させる。電流は変調電源12により電流経路αを介して負荷14に供給されるか、スイッチング素子20を含む代替電流経路βに供給される。スイッチング素子20が代替電流経路を形成しなかったならば、電力が容量性ランプコンバータ・ランプ負荷14に結合されなくなった時点で、電流は急激に変調電源12から流れるのを停止しなければならないであろう。電流が急激に遮断されることと関連する大きな電流変化は電力変調器18の構成要素に電気的ストレス又は疲労を発生させる。従って、インタフェース回路10は、最小限の量の電力を消費しつつ、電力変調器18における電気的ストレスを軽減するために変調電源12から電力が流れる状態を継続させる。
【0011】
動作中、変調電源12から容量性ランプコンバータ・ランプ負荷14へ電力が転送されるのが停止したことを閾値感知素子22が感知するのに応答して、スイッチング素子20は動作状態になる。例えば、スイッチング素子20はターンオンする。閾値感知素子22は、例えば、抵抗器を通過する電流がある閾値に等しくないこと又はそれを越えないことを検出することにより、電力の転送が停止したことを感知する。スイッチング素子20はその機能を実行する中で、電力変調器18から容量性ランプコンバータ・ランプ負荷14への電力の転送が停止した時点で、電力変調器18から電力を流すための代替電力経路βを形成する。代替電力経路βは電力変調器18から引き出される電流の急激で大きな変化を防止する。従って、スイッチング素子20は、トライアック電流を維持するために、インタフェース回路10/負荷14の組み合わせにより引き出される電流を調整する。
【0012】
変調電源12から整流器24に大きな電圧が供給されるとき、電力は電流経路αに沿って負荷14へ転送される。電流経路αに沿って負荷14へ電力が転送されない場合、代替電流経路βが形成される。この代替電流経路βは、変調電源12がより低い電圧にあるときに形成される。電源16が正弦波形であるか、又は徐々に減少している場合、代替電流経路βは零交差に先立って形成される(零交差は、電源16の電圧の極性が一方の極性から他方の極性に変化するときに起こる)。これは、電力変調器18及びその他の素子を必要に応じて放電させることにより電力変調器18の適正な機能を確保するのに有用である。従って、電力変調器18は放電及びリセットが可能であったため、各サイクル又は半サイクルの開始時に新たに始動する。
【0013】
図2は、変調電源12を容量性ランプコンバータ・ランプ負荷14と結合するインタフェース回路10を示す拡張ブロック線図である。電源16は、通常、従来の60Hz、110〜125VACの商用電源、又は他の商用電源(例えば、50Hz、100VAC;50Hz、220〜240VACなど)であり、電力変調器18に接続されている。電力変調器18はトライアック位相変調器、固体スイッチ、光制御スイッチ、位相変調器、オン/オフ変調器、固体リレー又は他の何らかの変調器であれば良い。図示されている例の変調器18は、位相変調技法(場合によってはパルス幅変調と呼ばれる)により容量性ランプコンバータ・ランプ負荷14の光源の点灯及び/又は光振幅(輝度)を調整するために使用されるトライアック26又はその他の装置である。例えば、トライアック26は電源16からのAC信号の各半サイクルの開始から多少の時間をおいた後にターンオンする。トライアック26がターンオンする各半サイクル中の時間はゲート制御回路28により判定される。通常、トライアックは、電源からのAC信号が零交差するたびにターンオフする。
【0014】
本発明は、容量性負荷14に対する電力を制御するための位相変調(パルス幅変調)スイッチングを実行するために、トライアック26及びRCゲート制御回路28などのスイッチを採用する電力変調器18を使用していた従来のシステムにおける不適合の例を克服する。先に指示した通り、通常、トライアック26は、電源16からのAC入力電力の各半波サイクルの間にコンデンサ電流が零に向かうときにターンオフするものと予期されるであろう。しかし、従来のシステムでは、トライアック26を流れる電流は、逆方向電流ブロック素子32の電流阻止効果によって、電源16からのAC入力電力のそのような零交差以前に停止され、従って、零交差の間及びその後にRCゲート制御回路28のコンデンサに電荷が残留することがあり、これがトライアック26の確実なスイッチング動作に悪影響を与えていたと考えられる。
【0015】
そこで、インタフェース回路10は電源12からの電流に対して2つの電流経路のうちの1つを選択的に提供する。第1の電流経路αは容量性ランプコンバータ・ランプ負荷14に電力を結合し、第2の電流経路βは、例えば、容量性ランプコンバータ・ランプ負荷14に電力が結合されないときに放電する必要があるRCゲート制御回路28などの充電素子を放電させる。第2の電流経路βは、電流をスイッチング経路20を介して流すことにより選択的に形成される。充電素子の放電は、電力変調器18が周期的に動作し続けるように確保するのに有用である。加えて、第2の電流経路βは、容量性ランプコンバータ・ランプ負荷14への電力の結合が停止したときに代替電流経路を形成することにより、電力変調器の電流及び電圧が急速に変化するのを防止する。
【0016】
逆方向電流ブロック素子32の電流阻止効果によって容量性負荷14により電流を引き出すことが不可能である場合に、電流は電源12から整流器24及び電流制限器34を通過し、スイッチング素子20を介して流れる。しかし、電流が逆方向電流ブロック素子32を流れることができる場合には、そのような電流の流れは容量性ランプコンバータ・ランプ負荷14に電力を結合させる結果となる。従って、電源12からの電流が流れる2つの電流経路α及びβが存在することになる。電流が逆方向電流ブロック素子32を流れるとき、電力は容量性ランプコンバータ・ランプ負荷14に結合され(電流経路α)、逆方向電流ブロック素子が電流の流れを阻止するときには、充電素子を放電させて、電力変調器18をそれを通過する電流の量の大きな変化から保護するように、電流はスイッチング素子20を流れる(電流経路β)。
【0017】
スイッチング素子20はコントローラ30により制御される。コントローラ30は2つの入力36、38に従ってスイッチング素子20の導通状態を選択する。第1の入力36は、非常に高いデューティサイクルを有する(例えば、一実施例では、60Hzサイクルの90%を越えるときにハイ状態が起こる)発振器40から得られ、第2の入力38は閾値感知素子22から得られる。一実施例においては、発振器40によりコントローラ30に供給される第1の入力信号はハイ状態からロー状態に繰り返し変化し、コントローラの論理及び第2の入力の状態に従って、スイッチング素子20をターンオン又はターンオフさせる。しかし、一実施例では、閾値感知素子22の閾値を越えたとき、スイッチング素子20はターンオフされ、閾値感知素子の閾値を越えている間はオフ状態のままである。また、後述する別の実施例においては、閾値を越えたと閾値感知素子22により感知されたことを指示する信号であって、コントローラ30への第2の入力38の事前規定済み信号はコントローラ30がスイッチング信号20をターンオンすることを阻止するが、スイッチング素子20をターンオフしない。コントローラ30の機能については以下に更に詳細に説明する。
【0018】
図2に示すようなインタフェース回路10の一実施例においては、コントローラ30は第1の入力端子、すなわち、セット入力端子と、第2の入力端子、すなわち、リセット入力端子とを有するフリップフロップ、マイクロプロセッサなどである。適切なフリップフロップの例はR−Sフリップフロップ、J−Kフリップフロップ、又はセット及びリセットを有するその他の何らかのフリップフロップである。コントローラ30のセット入力端子は発振器40に接続され、コントローラ30のリセット入力端子は閾値感知素子22に接続されている。
【0019】
図2のインタフェース回路10では、図3及び図7の概略回路図に関して以下に更に詳細に説明するように、逆方向電流ブロック素子32の電流阻止効果によって、電流が変調電源12から流れているが、電源12から負荷14に電力が結合されていないときに、電流はスイッチング素子20を流れることができる。変調電源12からの電流は、変調電源12と負荷14との間の電流結合が停止した後の初期期間中にスイッチング素子20を流れ、この電流が閾値を越えたことが閾値感知素子22により感知されるまで流れ続ける。この初期期間とは、スイッチング素子20を介する代替電流経路が形成されなければ電力変調器18にストレスを発生させる大きな電流変化が起こる時間である。大きな電流変化は、通常、この初期期間中に起こり、電力変調器18にストレスを発生させるであろう。しかし、スイッチング素子20を介する代替電流経路βが形成されるために、そのような大きな電流変化は起こらない。
【0020】
閾値感知素子22は代替電流経路を形成すべき時点を判定する。閾値感知素子22により感知される電流が閾値と等しくない又は越えないとき、コントローラ30は発振器40の1回の発振の間にスイッチング素子20をターンオンする。スイッチング素子20は一度ターンオンされると、閾値感知素子22により感知される電流が閾値と等しい又はそれを越えたことを感知するまでオン状態のままである。閾値感知素子22により感知される電流が閾値と等しくなるか、又はそれを越えたとき、コントローラ30はスイッチング素子20をターンオフする。しかし、一実施例では、発振器40がロー状態であるのに応答して電流閾値と等しい又はそれを越えている間にスイッチング素子20は周期的にターンオンされる。
【0021】
閾値感知素子22は、例えば、抵抗器などの素子における電圧降下を検出し、電圧が電流閾値以上の電流に対応するか否かを判定することにより電流を感知する。この判定は比較器により実現されるか、又はトランジスタのゲート閾値電圧などの素子の固有閾値電圧を使用することにより実現されることが可能である。
【0022】
電力変調器18を介して供給される電力が電荷蓄積素子42を充電することにより負荷14に結合される場合、代替電力経路βは不要であり、スイッチング素子20はオフしている。しかし、電力変調器18を介して供給される電力が電荷蓄積素子42を充電しなくなっている場合には、代替電流経路βは必要である。電力が負荷14に結合されていないとき、逆方向電流ブロック素子32は、非導通状態になることにより、電荷蓄積素子42の放電を防止するためにインタフェース回路10を電荷蓄積素子42から遮断する。逆方向電流ブロック素子を電流が流れることが不可能であるため、閾値感知素子22により感知される電流は閾値以下に降下し、代替電流経路βを形成するためにコントローラ30にスイッチング素子20をターンオンさせる。代替電流経路は、電荷蓄積素子42を充電していた電流の流れを継続させることにより、電力変調器18に電気的ストレスを与えると考えられる急激で大きな電流の変化を防止する。
【0023】
スイッチング素子20を通過する電流の流れは、例えば、ゲート制御回路28などの、放電させなければならない充電素子を放電させ、それにより、例えば、所望の波形出力を維持するために電力変調器18が適正に動作するように保証する。例えば、当初、電源16からの波形サイクルの開始時に放電させるべき充電素子が存在していた場合、電力変調器18は不規則に動作するであろう。しかし、それらの回路素子にそれらを放電させることができる代替電力経路が設けられていれば、当初、サイクルの開始時に所望の波形を途絶させる可能性のある充電素子は存在しない。放電された電力は接地点へ流れ、抵抗損失として消散することができ、且つ/又は電流制限器34で吸収、蓄積される。電流制限器34に蓄積されたエネルギーは後に負荷14へ転送され、それにより、インタフェース回路10のエネルギー効率は改善されるであろう。
【0024】
図3は、蛍光灯などの容量性ランプ負荷14を点灯させるための点灯回路100で使用されるインタフェース回路10の一実施例の概略電気回路図である。インタフェース回路10に対する電力入力は、商用電流源16及び電力変調器18を含む変調電源12を介して供給される。図3に示す実施例では、電力変調器18は、関連するゲート制御回路28を有するトライアック26である。このようなトライアック系電力変調器は、公知である。通常、そのようなトライアックを利用する変調器は入力信号のパルス幅変調を実行して、入力より低い平均電力又はRMS電力の出力を発生する。図示されている実施例では、電源16は従来の60Hz商用電圧源(又は他の何らかの入力源)である。商用電源16により供給されるAC信号の一例は図4に図中符号102で表されている。曲線102は60Hzの周波数を有する正弦曲線である。
【0025】
曲線102により表される信号はトライアック利用電力変調器18に対する入力として供給される。ゲート制御回路28の設定に応じて、トライアック26は信号102の半サイクルごとにターンオンして、線路104に、図5で曲線106により表されているパルス幅変調電圧を供給する。図5において、t0からt1までの時間周期dは、周知のように、トライアック26が導通状態に切り替えられる前の線間電圧の各半サイクルにおける位相遅延を表す。典型的なゲート制御回路28は抵抗器・コンデンサ回路(RC回路)である。そのような回路の時定数、例えば、図5に示す位相遅延dの場合のように、その抵抗を調整する。典型的なトライアック利用電力変調器18においては、ゲート制御回路28のコンデンサは、通常、AC入力信号、例えば、信号102の零交差の前に又は零交差の時点で充電される。ゲート制御回路28の電荷レベルが放電に著しく長い時間を必要とするほど十分に大きい場合、位相遅延dの正確なタイミングを確保することは不可能である。しかし、線路104において電力変調器18の出力端子で所望のパルス幅変調信号を供給するように電力変調器18を適正に機能させるためにはそのような適正なタイミングをとることが望ましい。インタフェース回路10はゲート制御回路28のそのような放電を行う。
【0026】
線路104のパルス幅変調信号はブリッジ整流器24により全波整流されて、線路108に正パルス幅変調信号として現れる。整流後のパルス幅変調信号は図6に図中符号110により示されている。線路108の整流パルス幅変調信号110は、ここではインダクタ112として示されている電流制限器34により限流され、ここではダイオード114として示されている逆方向電流ブロック素子32を介する電流経路αから容量性負荷14に結合されるか、あるいは代替電流経路βを介し、ここではMOSFETトランジスタ116として示されているスイッチング素子20を介して結合されるかのいずれかである。
【0027】
図3に示す回路100の動作を要約すると、電源12と整流器24は、例えば、ゲート制御回路28の設定により判定される電圧又はレベルの全波整流パルス幅変調電力を線路108に供給する。線路108の信号を電流と考えると、その電流は蓄積コンデンサ118を充電するために電流経路αを流れるか、又は代替電流経路βを介してスイッチング素子20を流れる。蓄積コンデンサ118に蓄積された電圧はランプ負荷14のインバータを動作させるために使用され、インバータは蛍光灯を点灯させて、光出力を発生する。ダイオード114の陰極のノード120に現れる蓄積コンデンサ118の電圧がダイオード114の陽極のノード122の電圧を越えると、ダイオード114は逆バイアスされ、電流を導通しなくなる。本発明によれば、スイッチング素子20は、ノード122の電流が代替電流経路βを流れることができるように、ダイオード114が逆バイアスされたときに導通する。ダイオード114の逆バイアスは、電力変調器18のゲート制御回路28がまだ放電されていない時点で起こることができる。従って、スイッチング素子20を介する代替電力経路βにおける導通は、ゲート制御回路28と、線路108のパルス幅変調信号の次の半サイクルの前に放電されるのが好ましい回路100の他の素子に対して放電経路を形成する。充電素子の電荷はインダクタ112へ転送されるか、又は抵抗損失として消散されることが可能である。
【0028】
以上説明した通り、スイッチング素子20の導通状態及び非導通状態への切り替わり動作はコントローラ30により制御され、コントローラ30は発振器40及び閾値感知素子22からの入力に応答する。図3に示すように、コントローラ30は、一対のNANDゲート126、128により形成され且つ出力端子
【外1】
130がインバータ132に結合されているセット−リセットフリップフロップ124である。インバータはMOSFETトランジスタ116(スイッチング素子20)のベース、すなわち、制御入力端子に結合されている。フリップフロップ124はセット入力端子134及びリセット入力端子136を有する。ここで説明する実施例においては、フリップフロップ124はリセット優先、ハイトゥルーRS(リセット−セット)フリップフロップである。論理信号供給ノード138からプルアップ抵抗器140を介して供給される論理信号入力のために、リセット入力端子136は通常はハイ状態にある。線路130のハイ出力信号はトランジスタスイッチ116をオフ(非導通状態)に保持するためにインバータ132により反転される。
【0029】
閾値感知素子22のトランジスタ142が導通しているとき、フリップフロップ124のリセット入力端子136をロー状態にすることができる。トランジスタ142のベース−エミッタ接合が順方向バイアスされたとき、トランジスタ142は導通する。順方向バイアスは、抵抗器144を流れる電流がトランジスタ142のベースにトランジスタ142をターンオンするために必要な電圧以上の電圧が印加されるほど十分に大きいときに起こる。トランジスタ142をターンオンするために必要とされる電圧は零ではない電圧であるので、抵抗器144、146とトランジスタ142は協働して、抵抗器144を流れる電流が所定の閾値以上になる時点を検出する。図3に示すように、抵抗器144、146はトランジスタ142のエミッタ及びベースに結合されている。図7においても、抵抗器144及び146は使用されているが、その接続は以下に更に詳細に説明するように異なる。
【0030】
セット入力端子134は発振器40により供給される発振信号入力を受信する。発振器40はNANDゲート148と、ダイオード150と、抵抗器152、154と、コンデンサ156とを含む。抵抗器152、154及びコンデンサ156は、フリップフロップ124のセット入力端子134に供給されるNANDゲート148からの出力を所望の周波数(例えば、50KHz)で振動させるように選択された値を有する。抵抗器152、154の相対的な値は発振器40のデューティサイクルも設定する。
【0031】
図3のトランジスタ116の制御をその真理値表により要約することができる。真理値表において、「1」はハイ状態、すなわち、オン状態を指示し、「0」はロー状態、すなわち、オフ状態を指示し、「X」は先の状態を保持するドントケア状態を指示する。S入力は発振器から得られ、R入力は閾値感知素子から得られる。閾値に適合しない、又は閾値を越えないとき、R入力はハイである(すなわち、抵抗器144を流れる電流が閾値以下であるときに状態「1」は起こる)。出力はQ端子から得られ、トランジスタ116のゲートに接続する前に反転される。従って、図3の場合、閾値に適合するか又は閾値を越えたとき、トランジスタ116は常にオフ状態であり、閾値に適合しない又は閾値を越えないときには、トランジスタは発振器の1サイクル(例えば、20μS)以内にターンオンする。トランジスタ116は、ターンオンしたならば、閾値に適合するか又は閾値を越えるまでターンオフしない。
【0032】
【表1】
【0033】
図7は、インタフェース回路10の別の実施例を示す。図7は、以下に説明する点を除いて図3と同様である。フリップフロップ113のゲート128の出力を反転するインバータ132がなく、トランジスタ116はフリップフロップゲート126の出力端子に直接に、又はオプションである遅延素子200を介して接続されている。遅延素子200は伝搬遅延を補正するために使用される。電荷蓄積コンデンサ118の負端子はトランジスタ116と抵抗器144との間の点に接続されるのではなく、トランジスタ142と抵抗器144との間の点に接続されている。図7のその他の部分は図3と同一である。
【0034】
しかし、図7の回路の機能は図3と同じではない。この場合も、図7のトランジスタ116の制御をその真理値表により要約できる。真理値表において、「1」はハイ状態、すなわち、オン状態を指示し、「0」はロー状態、すなわち、オフ状態を指示し、「X」は先の状態を保持するドントケア状態を指示する。S入力は発振器から得られ、R入力は閾値感知素子から得られる。閾値に適合しない又は閾値を越えない場合、R入力はハイである(すなわち、抵抗器144を流れる電流が閾値以下であるときに状態「1」が起こる)。出力はQから得られ、
【外2】
からではない。Q出力端子はトランジスタ116のゲートに結合されている。従って、図7の場合、発振器がローであるとき、Qはハイであり、トランジスタは導通している。発振器がハイであり且つ閾値に適合する又は閾値を越えた場合には、トランジスタ116は導通しない。発振器がハイであり且つ閾値に適合しない又は閾値を越えない場合には、Qの出力は先の状態を保持する。従って、コンデンサ118の充電中にトランジスタ116が周期的に導通状態になるため、図3の実施例と比較して、この実施例は電力効率の点で劣る。発振器40の信号出力のデューティサイクルが非常に高いことにより、発振器40は非常に短い時間に限りトランジスタ116を導通させるだけであるので、電荷蓄積コンデンサ118により供給される電力の大半のサイフォン現象は回避される。
【0035】
【表2】
【0036】
オプションである遅延素子200を除いて、図7の回路を試験し、市販のトライアック位相調光器を固定負荷と首尾良く結合した。インタフェース回路の値は次の通りであった。
インダクタ112=1mH
コンデンサ158=1μF
コンデンサ160=1μF
コンデンサ156=1nF
コンデンサ118=47μF
抵抗器162=200KΣ
抵抗器152=3.9KΣ
抵抗器154=100KΣ
抵抗器140=100KΣ
抵抗器146=100Σ
抵抗器144=3Σ
抵抗器166=100KΣ
ツェナーダイオード164=10V(1N5240B)
ツェナーダイオード168=120V(1N4763A)
ダイオード150=1N4148
トランジスタ142=2N3904
【0037】
図3及び図7において、論理信号供給ノード138はゲート126、128、148に論理供給電圧を供給する。コンデンサ160、抵抗器162及びツェナーダイオード164は論理信号供給ノード138の電圧を調整するのを助ける。論理信号供給ノード138で電位を発生させるのに好都合な方法は、抵抗器166及びツェナーダイオード168を電荷蓄積コンデンサ118の正端子に直列に接続するという方法である。論理供給電圧はDC電圧を供給する何らかの方法により論理信号供給ノード138に供給されれば良い。
【0038】
電力変調器18を妨害することなくインタフェース回路10に十分な電荷を貯蔵するために、図3及び図7の整流器24の正端子と負端子とにまたがってオプションの減結合コンデンサ158を適用しても良い。
【0039】
本発明のインタフェース回路のもう1つの利点は、必要とされるゲートの数が4つだけということである。これにより、インタフェース回路を構成するためにわずか約8セントの価格のM4093カッド2入力NANDゲート又はそれに類似するチップを使用できる。その結果、回路の製造の費用効率は非常に高くなる。
【0040】
本発明を例として特定の実施例に関して説明したが、当業者には数多くの変形及び変更が明白であろう。従って、特許請求の範囲は本発明の範囲内に入るそのような全ての変形及び変更を包含すると理解すべきである。
【図面の簡単な説明】
【図1】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路のブロック線図。
【図2】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の拡張ブロック線図。
【図3】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の第1の実施例の概略回路図。
【図4】商用電源の信号タイミング図。
【図5】変調電源の信号タイミング図。
【図6】整流変調電源の信号タイミング図。
【図7】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の第2の実施例の概略回路図。
【符号の説明】
10…インタフェース回路、12…変調電源、14…容量性ランプコンバータ・ランプ負荷、16…交流電源、18…電力変調器、20…スイッチング素子、22…閾値感知素子、24…整流器、26…トライアック、28…ゲート制御回路、30…コントローラ、32…逆方向電流ブロック素子、34…電流制限器、40…発振器、42…電荷蓄積素子、112…インダクタ、114…ダイオード、116…MOSFETトランジスタ、118…蓄積コンデンサ、124…フリップフロップ、142…トランジスタ、144、146…抵抗器、α…電流経路、β…代替電流経路
【発明の属する技術分野】
本発明はインタフェース回路に関し、特に、変調電源を蛍光灯システムに結合するためのインタフェース回路、更に特定すれば、トライアック変調電源を小型蛍光灯システムと結合するためのインタフェース回路に関する。
【0002】
【発明の背景】
蛍光灯は照明を行うためにオフィスと家庭の双方で使用されている。通常、蛍光灯は普通はコンバータを含む蛍光灯システムの一部であり、従来の100〜120VAC商用電源などの電源により給電される。商用電源からの電力は、適切な周波数の電力入力を蛍光灯に供給するインバータに供給される。調光能力を提供するために、トライアック位相変調器などの変調器により商用電源からの電力を変調しても良い。
【0003】
トライアック位相変調器は、通常、抵抗負荷に供給される電力を変調するために使用される。しかし、トライアック位相変調器と、そのような変調器から変調電力を供給される容量性負荷との間には、例えば、トライアック位相変調器が一方の導通状態から他方の導通状態へ切り替わると想定されるときに継続する電流及び/又は蓄積電圧が存在することが原因となる不適合が現れる場合がある。そのような不適合の結果、トライアック又はその制御回路又はゲート回路、あるいはその双方にストレスが加わる可能性があり、それにより、トライアック位相変調器回路及び/又は容量性負荷、例えば、蛍光灯システムの動作及び寿命が劣化することもある。
【0004】
そのような変調電源から蛍光灯システムへ電力が転送されている間に電圧及び電流を制御するために、インタフェース回路が使用されてきた。しかし、従来のインタフェース回路は蛍光灯システムの容量性という性質を十分には補正せず、また、トライアック位相変調器及びインタフェース回路の様々な要素の電気的ストレス又は疲労を引き起こすおそれがあり、急速に変化する電圧及び電流も十分には補正しない。従って、場合によっては、その結果、変調器、インタフェース回路及び/又は蛍光灯システムに早期故障が起こる。そのようなインタフェース回路の一例は、トライアック調光器と小型蛍光灯との間に接続されたインタフェース回路を開示するJanczakの
【特許文献1】米国特許第5,994,848号に提示されている。
【0005】
【発明が解決しようとする課題】
従って、当該技術分野においては、トライアック位相変調器と蛍光灯、例えば、小型蛍光灯との間に適合性を提供するためのインタフェース回路が必要とされている。
【0006】
【課題を解決するための手段】
従って、変調電源を容量性負荷に結合するインタフェース回路であって、電流経路を選択的に形成するために変調電源に結合されたスイッチング素子と、スイッチング素子が電流経路を形成する時点を制御するように、閾値を越える時点を判定するためにスイッチング素子に結合された閾値感知素子とを具備する回路が特に必要とされている。
【0007】
従って、変調電源を電圧整流する電圧整流手段と、電圧整流手段に結合されたスイッチング手段と、スイッチング手段に結合された閾値感知手段とを具備するインタフェース回路が特に必要とされている。
【0008】
従って、変調電源を容量性光源負荷と結合する方法であって、変調負荷を容量性光源負荷に選択的に結合することと、変調電源に結合された感知素子を介して閾値電流を越えていないかを感知することと、閾値を越えていない場合に少なくとも1つの充電素子を放電することとから成る方法が特に必要とされている。
【0009】
【発明の実施の形態】
図面中、いくつかの図において同じ図中符号は同じ部分を示す。まず、図1のブロック線図を参照して説明する。インタフェース回路10は変調電源12とLPF CFLシステムなどの容量性ランプコンバータ・ランプ負荷14との間に結合されている。変調電源12は、例えば、50Hz〜60Hzの正規サイクルを有する交流電源16と、電力変調器18とを含む。以下に更に詳細に説明するが、電力変調器18の一例は位相変調スイッチングを実行するトライアック装置であり、インタフェース回路10は電力変調器18と容量性負荷14との適合性を改善するための特徴を有する。
【0010】
インタフェース回路10はスイッチング素子20及び閾値感知素子22を含み、これらの素子は協働して、電源16の半サイクルのうちの、容量性負荷14により変調電源12から電流が引き出されない部分の間に、変調電源12から継続して電流を引き出させる。電流は変調電源12により電流経路αを介して負荷14に供給されるか、スイッチング素子20を含む代替電流経路βに供給される。スイッチング素子20が代替電流経路を形成しなかったならば、電力が容量性ランプコンバータ・ランプ負荷14に結合されなくなった時点で、電流は急激に変調電源12から流れるのを停止しなければならないであろう。電流が急激に遮断されることと関連する大きな電流変化は電力変調器18の構成要素に電気的ストレス又は疲労を発生させる。従って、インタフェース回路10は、最小限の量の電力を消費しつつ、電力変調器18における電気的ストレスを軽減するために変調電源12から電力が流れる状態を継続させる。
【0011】
動作中、変調電源12から容量性ランプコンバータ・ランプ負荷14へ電力が転送されるのが停止したことを閾値感知素子22が感知するのに応答して、スイッチング素子20は動作状態になる。例えば、スイッチング素子20はターンオンする。閾値感知素子22は、例えば、抵抗器を通過する電流がある閾値に等しくないこと又はそれを越えないことを検出することにより、電力の転送が停止したことを感知する。スイッチング素子20はその機能を実行する中で、電力変調器18から容量性ランプコンバータ・ランプ負荷14への電力の転送が停止した時点で、電力変調器18から電力を流すための代替電力経路βを形成する。代替電力経路βは電力変調器18から引き出される電流の急激で大きな変化を防止する。従って、スイッチング素子20は、トライアック電流を維持するために、インタフェース回路10/負荷14の組み合わせにより引き出される電流を調整する。
【0012】
変調電源12から整流器24に大きな電圧が供給されるとき、電力は電流経路αに沿って負荷14へ転送される。電流経路αに沿って負荷14へ電力が転送されない場合、代替電流経路βが形成される。この代替電流経路βは、変調電源12がより低い電圧にあるときに形成される。電源16が正弦波形であるか、又は徐々に減少している場合、代替電流経路βは零交差に先立って形成される(零交差は、電源16の電圧の極性が一方の極性から他方の極性に変化するときに起こる)。これは、電力変調器18及びその他の素子を必要に応じて放電させることにより電力変調器18の適正な機能を確保するのに有用である。従って、電力変調器18は放電及びリセットが可能であったため、各サイクル又は半サイクルの開始時に新たに始動する。
【0013】
図2は、変調電源12を容量性ランプコンバータ・ランプ負荷14と結合するインタフェース回路10を示す拡張ブロック線図である。電源16は、通常、従来の60Hz、110〜125VACの商用電源、又は他の商用電源(例えば、50Hz、100VAC;50Hz、220〜240VACなど)であり、電力変調器18に接続されている。電力変調器18はトライアック位相変調器、固体スイッチ、光制御スイッチ、位相変調器、オン/オフ変調器、固体リレー又は他の何らかの変調器であれば良い。図示されている例の変調器18は、位相変調技法(場合によってはパルス幅変調と呼ばれる)により容量性ランプコンバータ・ランプ負荷14の光源の点灯及び/又は光振幅(輝度)を調整するために使用されるトライアック26又はその他の装置である。例えば、トライアック26は電源16からのAC信号の各半サイクルの開始から多少の時間をおいた後にターンオンする。トライアック26がターンオンする各半サイクル中の時間はゲート制御回路28により判定される。通常、トライアックは、電源からのAC信号が零交差するたびにターンオフする。
【0014】
本発明は、容量性負荷14に対する電力を制御するための位相変調(パルス幅変調)スイッチングを実行するために、トライアック26及びRCゲート制御回路28などのスイッチを採用する電力変調器18を使用していた従来のシステムにおける不適合の例を克服する。先に指示した通り、通常、トライアック26は、電源16からのAC入力電力の各半波サイクルの間にコンデンサ電流が零に向かうときにターンオフするものと予期されるであろう。しかし、従来のシステムでは、トライアック26を流れる電流は、逆方向電流ブロック素子32の電流阻止効果によって、電源16からのAC入力電力のそのような零交差以前に停止され、従って、零交差の間及びその後にRCゲート制御回路28のコンデンサに電荷が残留することがあり、これがトライアック26の確実なスイッチング動作に悪影響を与えていたと考えられる。
【0015】
そこで、インタフェース回路10は電源12からの電流に対して2つの電流経路のうちの1つを選択的に提供する。第1の電流経路αは容量性ランプコンバータ・ランプ負荷14に電力を結合し、第2の電流経路βは、例えば、容量性ランプコンバータ・ランプ負荷14に電力が結合されないときに放電する必要があるRCゲート制御回路28などの充電素子を放電させる。第2の電流経路βは、電流をスイッチング経路20を介して流すことにより選択的に形成される。充電素子の放電は、電力変調器18が周期的に動作し続けるように確保するのに有用である。加えて、第2の電流経路βは、容量性ランプコンバータ・ランプ負荷14への電力の結合が停止したときに代替電流経路を形成することにより、電力変調器の電流及び電圧が急速に変化するのを防止する。
【0016】
逆方向電流ブロック素子32の電流阻止効果によって容量性負荷14により電流を引き出すことが不可能である場合に、電流は電源12から整流器24及び電流制限器34を通過し、スイッチング素子20を介して流れる。しかし、電流が逆方向電流ブロック素子32を流れることができる場合には、そのような電流の流れは容量性ランプコンバータ・ランプ負荷14に電力を結合させる結果となる。従って、電源12からの電流が流れる2つの電流経路α及びβが存在することになる。電流が逆方向電流ブロック素子32を流れるとき、電力は容量性ランプコンバータ・ランプ負荷14に結合され(電流経路α)、逆方向電流ブロック素子が電流の流れを阻止するときには、充電素子を放電させて、電力変調器18をそれを通過する電流の量の大きな変化から保護するように、電流はスイッチング素子20を流れる(電流経路β)。
【0017】
スイッチング素子20はコントローラ30により制御される。コントローラ30は2つの入力36、38に従ってスイッチング素子20の導通状態を選択する。第1の入力36は、非常に高いデューティサイクルを有する(例えば、一実施例では、60Hzサイクルの90%を越えるときにハイ状態が起こる)発振器40から得られ、第2の入力38は閾値感知素子22から得られる。一実施例においては、発振器40によりコントローラ30に供給される第1の入力信号はハイ状態からロー状態に繰り返し変化し、コントローラの論理及び第2の入力の状態に従って、スイッチング素子20をターンオン又はターンオフさせる。しかし、一実施例では、閾値感知素子22の閾値を越えたとき、スイッチング素子20はターンオフされ、閾値感知素子の閾値を越えている間はオフ状態のままである。また、後述する別の実施例においては、閾値を越えたと閾値感知素子22により感知されたことを指示する信号であって、コントローラ30への第2の入力38の事前規定済み信号はコントローラ30がスイッチング信号20をターンオンすることを阻止するが、スイッチング素子20をターンオフしない。コントローラ30の機能については以下に更に詳細に説明する。
【0018】
図2に示すようなインタフェース回路10の一実施例においては、コントローラ30は第1の入力端子、すなわち、セット入力端子と、第2の入力端子、すなわち、リセット入力端子とを有するフリップフロップ、マイクロプロセッサなどである。適切なフリップフロップの例はR−Sフリップフロップ、J−Kフリップフロップ、又はセット及びリセットを有するその他の何らかのフリップフロップである。コントローラ30のセット入力端子は発振器40に接続され、コントローラ30のリセット入力端子は閾値感知素子22に接続されている。
【0019】
図2のインタフェース回路10では、図3及び図7の概略回路図に関して以下に更に詳細に説明するように、逆方向電流ブロック素子32の電流阻止効果によって、電流が変調電源12から流れているが、電源12から負荷14に電力が結合されていないときに、電流はスイッチング素子20を流れることができる。変調電源12からの電流は、変調電源12と負荷14との間の電流結合が停止した後の初期期間中にスイッチング素子20を流れ、この電流が閾値を越えたことが閾値感知素子22により感知されるまで流れ続ける。この初期期間とは、スイッチング素子20を介する代替電流経路が形成されなければ電力変調器18にストレスを発生させる大きな電流変化が起こる時間である。大きな電流変化は、通常、この初期期間中に起こり、電力変調器18にストレスを発生させるであろう。しかし、スイッチング素子20を介する代替電流経路βが形成されるために、そのような大きな電流変化は起こらない。
【0020】
閾値感知素子22は代替電流経路を形成すべき時点を判定する。閾値感知素子22により感知される電流が閾値と等しくない又は越えないとき、コントローラ30は発振器40の1回の発振の間にスイッチング素子20をターンオンする。スイッチング素子20は一度ターンオンされると、閾値感知素子22により感知される電流が閾値と等しい又はそれを越えたことを感知するまでオン状態のままである。閾値感知素子22により感知される電流が閾値と等しくなるか、又はそれを越えたとき、コントローラ30はスイッチング素子20をターンオフする。しかし、一実施例では、発振器40がロー状態であるのに応答して電流閾値と等しい又はそれを越えている間にスイッチング素子20は周期的にターンオンされる。
【0021】
閾値感知素子22は、例えば、抵抗器などの素子における電圧降下を検出し、電圧が電流閾値以上の電流に対応するか否かを判定することにより電流を感知する。この判定は比較器により実現されるか、又はトランジスタのゲート閾値電圧などの素子の固有閾値電圧を使用することにより実現されることが可能である。
【0022】
電力変調器18を介して供給される電力が電荷蓄積素子42を充電することにより負荷14に結合される場合、代替電力経路βは不要であり、スイッチング素子20はオフしている。しかし、電力変調器18を介して供給される電力が電荷蓄積素子42を充電しなくなっている場合には、代替電流経路βは必要である。電力が負荷14に結合されていないとき、逆方向電流ブロック素子32は、非導通状態になることにより、電荷蓄積素子42の放電を防止するためにインタフェース回路10を電荷蓄積素子42から遮断する。逆方向電流ブロック素子を電流が流れることが不可能であるため、閾値感知素子22により感知される電流は閾値以下に降下し、代替電流経路βを形成するためにコントローラ30にスイッチング素子20をターンオンさせる。代替電流経路は、電荷蓄積素子42を充電していた電流の流れを継続させることにより、電力変調器18に電気的ストレスを与えると考えられる急激で大きな電流の変化を防止する。
【0023】
スイッチング素子20を通過する電流の流れは、例えば、ゲート制御回路28などの、放電させなければならない充電素子を放電させ、それにより、例えば、所望の波形出力を維持するために電力変調器18が適正に動作するように保証する。例えば、当初、電源16からの波形サイクルの開始時に放電させるべき充電素子が存在していた場合、電力変調器18は不規則に動作するであろう。しかし、それらの回路素子にそれらを放電させることができる代替電力経路が設けられていれば、当初、サイクルの開始時に所望の波形を途絶させる可能性のある充電素子は存在しない。放電された電力は接地点へ流れ、抵抗損失として消散することができ、且つ/又は電流制限器34で吸収、蓄積される。電流制限器34に蓄積されたエネルギーは後に負荷14へ転送され、それにより、インタフェース回路10のエネルギー効率は改善されるであろう。
【0024】
図3は、蛍光灯などの容量性ランプ負荷14を点灯させるための点灯回路100で使用されるインタフェース回路10の一実施例の概略電気回路図である。インタフェース回路10に対する電力入力は、商用電流源16及び電力変調器18を含む変調電源12を介して供給される。図3に示す実施例では、電力変調器18は、関連するゲート制御回路28を有するトライアック26である。このようなトライアック系電力変調器は、公知である。通常、そのようなトライアックを利用する変調器は入力信号のパルス幅変調を実行して、入力より低い平均電力又はRMS電力の出力を発生する。図示されている実施例では、電源16は従来の60Hz商用電圧源(又は他の何らかの入力源)である。商用電源16により供給されるAC信号の一例は図4に図中符号102で表されている。曲線102は60Hzの周波数を有する正弦曲線である。
【0025】
曲線102により表される信号はトライアック利用電力変調器18に対する入力として供給される。ゲート制御回路28の設定に応じて、トライアック26は信号102の半サイクルごとにターンオンして、線路104に、図5で曲線106により表されているパルス幅変調電圧を供給する。図5において、t0からt1までの時間周期dは、周知のように、トライアック26が導通状態に切り替えられる前の線間電圧の各半サイクルにおける位相遅延を表す。典型的なゲート制御回路28は抵抗器・コンデンサ回路(RC回路)である。そのような回路の時定数、例えば、図5に示す位相遅延dの場合のように、その抵抗を調整する。典型的なトライアック利用電力変調器18においては、ゲート制御回路28のコンデンサは、通常、AC入力信号、例えば、信号102の零交差の前に又は零交差の時点で充電される。ゲート制御回路28の電荷レベルが放電に著しく長い時間を必要とするほど十分に大きい場合、位相遅延dの正確なタイミングを確保することは不可能である。しかし、線路104において電力変調器18の出力端子で所望のパルス幅変調信号を供給するように電力変調器18を適正に機能させるためにはそのような適正なタイミングをとることが望ましい。インタフェース回路10はゲート制御回路28のそのような放電を行う。
【0026】
線路104のパルス幅変調信号はブリッジ整流器24により全波整流されて、線路108に正パルス幅変調信号として現れる。整流後のパルス幅変調信号は図6に図中符号110により示されている。線路108の整流パルス幅変調信号110は、ここではインダクタ112として示されている電流制限器34により限流され、ここではダイオード114として示されている逆方向電流ブロック素子32を介する電流経路αから容量性負荷14に結合されるか、あるいは代替電流経路βを介し、ここではMOSFETトランジスタ116として示されているスイッチング素子20を介して結合されるかのいずれかである。
【0027】
図3に示す回路100の動作を要約すると、電源12と整流器24は、例えば、ゲート制御回路28の設定により判定される電圧又はレベルの全波整流パルス幅変調電力を線路108に供給する。線路108の信号を電流と考えると、その電流は蓄積コンデンサ118を充電するために電流経路αを流れるか、又は代替電流経路βを介してスイッチング素子20を流れる。蓄積コンデンサ118に蓄積された電圧はランプ負荷14のインバータを動作させるために使用され、インバータは蛍光灯を点灯させて、光出力を発生する。ダイオード114の陰極のノード120に現れる蓄積コンデンサ118の電圧がダイオード114の陽極のノード122の電圧を越えると、ダイオード114は逆バイアスされ、電流を導通しなくなる。本発明によれば、スイッチング素子20は、ノード122の電流が代替電流経路βを流れることができるように、ダイオード114が逆バイアスされたときに導通する。ダイオード114の逆バイアスは、電力変調器18のゲート制御回路28がまだ放電されていない時点で起こることができる。従って、スイッチング素子20を介する代替電力経路βにおける導通は、ゲート制御回路28と、線路108のパルス幅変調信号の次の半サイクルの前に放電されるのが好ましい回路100の他の素子に対して放電経路を形成する。充電素子の電荷はインダクタ112へ転送されるか、又は抵抗損失として消散されることが可能である。
【0028】
以上説明した通り、スイッチング素子20の導通状態及び非導通状態への切り替わり動作はコントローラ30により制御され、コントローラ30は発振器40及び閾値感知素子22からの入力に応答する。図3に示すように、コントローラ30は、一対のNANDゲート126、128により形成され且つ出力端子
【外1】
130がインバータ132に結合されているセット−リセットフリップフロップ124である。インバータはMOSFETトランジスタ116(スイッチング素子20)のベース、すなわち、制御入力端子に結合されている。フリップフロップ124はセット入力端子134及びリセット入力端子136を有する。ここで説明する実施例においては、フリップフロップ124はリセット優先、ハイトゥルーRS(リセット−セット)フリップフロップである。論理信号供給ノード138からプルアップ抵抗器140を介して供給される論理信号入力のために、リセット入力端子136は通常はハイ状態にある。線路130のハイ出力信号はトランジスタスイッチ116をオフ(非導通状態)に保持するためにインバータ132により反転される。
【0029】
閾値感知素子22のトランジスタ142が導通しているとき、フリップフロップ124のリセット入力端子136をロー状態にすることができる。トランジスタ142のベース−エミッタ接合が順方向バイアスされたとき、トランジスタ142は導通する。順方向バイアスは、抵抗器144を流れる電流がトランジスタ142のベースにトランジスタ142をターンオンするために必要な電圧以上の電圧が印加されるほど十分に大きいときに起こる。トランジスタ142をターンオンするために必要とされる電圧は零ではない電圧であるので、抵抗器144、146とトランジスタ142は協働して、抵抗器144を流れる電流が所定の閾値以上になる時点を検出する。図3に示すように、抵抗器144、146はトランジスタ142のエミッタ及びベースに結合されている。図7においても、抵抗器144及び146は使用されているが、その接続は以下に更に詳細に説明するように異なる。
【0030】
セット入力端子134は発振器40により供給される発振信号入力を受信する。発振器40はNANDゲート148と、ダイオード150と、抵抗器152、154と、コンデンサ156とを含む。抵抗器152、154及びコンデンサ156は、フリップフロップ124のセット入力端子134に供給されるNANDゲート148からの出力を所望の周波数(例えば、50KHz)で振動させるように選択された値を有する。抵抗器152、154の相対的な値は発振器40のデューティサイクルも設定する。
【0031】
図3のトランジスタ116の制御をその真理値表により要約することができる。真理値表において、「1」はハイ状態、すなわち、オン状態を指示し、「0」はロー状態、すなわち、オフ状態を指示し、「X」は先の状態を保持するドントケア状態を指示する。S入力は発振器から得られ、R入力は閾値感知素子から得られる。閾値に適合しない、又は閾値を越えないとき、R入力はハイである(すなわち、抵抗器144を流れる電流が閾値以下であるときに状態「1」は起こる)。出力はQ端子から得られ、トランジスタ116のゲートに接続する前に反転される。従って、図3の場合、閾値に適合するか又は閾値を越えたとき、トランジスタ116は常にオフ状態であり、閾値に適合しない又は閾値を越えないときには、トランジスタは発振器の1サイクル(例えば、20μS)以内にターンオンする。トランジスタ116は、ターンオンしたならば、閾値に適合するか又は閾値を越えるまでターンオフしない。
【0032】
【表1】
【0033】
図7は、インタフェース回路10の別の実施例を示す。図7は、以下に説明する点を除いて図3と同様である。フリップフロップ113のゲート128の出力を反転するインバータ132がなく、トランジスタ116はフリップフロップゲート126の出力端子に直接に、又はオプションである遅延素子200を介して接続されている。遅延素子200は伝搬遅延を補正するために使用される。電荷蓄積コンデンサ118の負端子はトランジスタ116と抵抗器144との間の点に接続されるのではなく、トランジスタ142と抵抗器144との間の点に接続されている。図7のその他の部分は図3と同一である。
【0034】
しかし、図7の回路の機能は図3と同じではない。この場合も、図7のトランジスタ116の制御をその真理値表により要約できる。真理値表において、「1」はハイ状態、すなわち、オン状態を指示し、「0」はロー状態、すなわち、オフ状態を指示し、「X」は先の状態を保持するドントケア状態を指示する。S入力は発振器から得られ、R入力は閾値感知素子から得られる。閾値に適合しない又は閾値を越えない場合、R入力はハイである(すなわち、抵抗器144を流れる電流が閾値以下であるときに状態「1」が起こる)。出力はQから得られ、
【外2】
からではない。Q出力端子はトランジスタ116のゲートに結合されている。従って、図7の場合、発振器がローであるとき、Qはハイであり、トランジスタは導通している。発振器がハイであり且つ閾値に適合する又は閾値を越えた場合には、トランジスタ116は導通しない。発振器がハイであり且つ閾値に適合しない又は閾値を越えない場合には、Qの出力は先の状態を保持する。従って、コンデンサ118の充電中にトランジスタ116が周期的に導通状態になるため、図3の実施例と比較して、この実施例は電力効率の点で劣る。発振器40の信号出力のデューティサイクルが非常に高いことにより、発振器40は非常に短い時間に限りトランジスタ116を導通させるだけであるので、電荷蓄積コンデンサ118により供給される電力の大半のサイフォン現象は回避される。
【0035】
【表2】
【0036】
オプションである遅延素子200を除いて、図7の回路を試験し、市販のトライアック位相調光器を固定負荷と首尾良く結合した。インタフェース回路の値は次の通りであった。
インダクタ112=1mH
コンデンサ158=1μF
コンデンサ160=1μF
コンデンサ156=1nF
コンデンサ118=47μF
抵抗器162=200KΣ
抵抗器152=3.9KΣ
抵抗器154=100KΣ
抵抗器140=100KΣ
抵抗器146=100Σ
抵抗器144=3Σ
抵抗器166=100KΣ
ツェナーダイオード164=10V(1N5240B)
ツェナーダイオード168=120V(1N4763A)
ダイオード150=1N4148
トランジスタ142=2N3904
【0037】
図3及び図7において、論理信号供給ノード138はゲート126、128、148に論理供給電圧を供給する。コンデンサ160、抵抗器162及びツェナーダイオード164は論理信号供給ノード138の電圧を調整するのを助ける。論理信号供給ノード138で電位を発生させるのに好都合な方法は、抵抗器166及びツェナーダイオード168を電荷蓄積コンデンサ118の正端子に直列に接続するという方法である。論理供給電圧はDC電圧を供給する何らかの方法により論理信号供給ノード138に供給されれば良い。
【0038】
電力変調器18を妨害することなくインタフェース回路10に十分な電荷を貯蔵するために、図3及び図7の整流器24の正端子と負端子とにまたがってオプションの減結合コンデンサ158を適用しても良い。
【0039】
本発明のインタフェース回路のもう1つの利点は、必要とされるゲートの数が4つだけということである。これにより、インタフェース回路を構成するためにわずか約8セントの価格のM4093カッド2入力NANDゲート又はそれに類似するチップを使用できる。その結果、回路の製造の費用効率は非常に高くなる。
【0040】
本発明を例として特定の実施例に関して説明したが、当業者には数多くの変形及び変更が明白であろう。従って、特許請求の範囲は本発明の範囲内に入るそのような全ての変形及び変更を包含すると理解すべきである。
【図面の簡単な説明】
【図1】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路のブロック線図。
【図2】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の拡張ブロック線図。
【図3】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の第1の実施例の概略回路図。
【図4】商用電源の信号タイミング図。
【図5】変調電源の信号タイミング図。
【図6】整流変調電源の信号タイミング図。
【図7】変調電源及び容量性ランプ負荷に結合された本発明のインタフェース回路の第2の実施例の概略回路図。
【符号の説明】
10…インタフェース回路、12…変調電源、14…容量性ランプコンバータ・ランプ負荷、16…交流電源、18…電力変調器、20…スイッチング素子、22…閾値感知素子、24…整流器、26…トライアック、28…ゲート制御回路、30…コントローラ、32…逆方向電流ブロック素子、34…電流制限器、40…発振器、42…電荷蓄積素子、112…インダクタ、114…ダイオード、116…MOSFETトランジスタ、118…蓄積コンデンサ、124…フリップフロップ、142…トランジスタ、144、146…抵抗器、α…電流経路、β…代替電流経路
Claims (20)
- 変調電源(12)を容量性負荷(14)に結合するインタフェース回路(10)において、
電流経路(β)を選択的に形成するために前記変調電源(12)に結合されたスイッチング素子(20)と、
閾値を越える時点を判定するために前記変調電源(12)に結合され且つ前記スイッチング素子(20)が電流経路(β)を形成する時点を制御するために前記スイッチング素子(20)に結合された閾値感知素子(22)とを具備する回路。 - 前記スイッチング素子(20)が電流経路(β)を形成する時点を判定するために前記スイッチング素子(20)に結合された発振器(40)を更に具備する請求項1記載の回路。
- 前記スイッチング素子(20)の導通状態を変化させるために前記発振器(40)及び前記閾値感知素子(22)を前記スイッチング素子(20)に結合するフリップフロップ(30)を更に具備する請求項2記載の回路。
- 前記フリップフロップ(30)はR−Sフリップフロップである請求項3記載の回路。
- 前記フリップフロップ(30)はリセット優先、ハイトゥルーフリップフロップである請求項3記載の回路。
- 前記発振器(40)は90%を越えるデューティサイクルを有する請求項3記載の回路。
- 前記スイッチング素子(20)と前記フリップフロップ(30)との間に接続され、前記閾値感知素子(22)及び前記フリップフロップ(30)の伝搬遅延を補正する遅延素子(200)を更に具備する請求項3記載の回路。
- 前記スイッチング素子(20)は、前記閾値感知素子(22)の閾値を越えない間は導通している請求項1記載の回路。
- 前記スイッチング素子(20)はトランジスタ(116)である請求項1記載の回路。
- 前記変調電源(12)はトライアック(26)を含む請求項1記載の回路。
- 前記容量性負荷(14)は蛍光灯を含む請求項1記載の回路。
- 前記変調電源(12)により供給される電流を制限するために前記変調電源(12)の1つの端子に結合された電流制限器(34)を更に具備する請求項1記載の回路。
- 前記インタフェース回路(10)の力率は約0.7である請求項1記載の回路。
- 変調電源(12)を電圧整流する電圧整流手段(24)と、
前記電圧整流手段(24)に結合されたスイッチング手段(20)と、
前記スイッチング手段(20)に結合された閾値感知手段(22)とを具備するインタフェース回路(10)。 - 発振手段(40)と、
フリップフロップを構成する手段(30)とを更に具備する請求項14記載の回路。 - 遅延手段(200)を更に具備する請求項14記載の回路。
- 電流制限手段(30)を更に具備する請求項14記載の回路。
- 前記インタフェース回路(10)の力率は約0.7である請求項14記載の回路。
- 変調電源(12)を容量性光源負荷(14)と結合する方法において、
前記変調負荷(12)を容量性光源負荷(14)に選択的に結合することと、
感知素子(22)を介して閾値電流を越えていないかを感知することと、
閾値を越えていない場合に少なくとも1つの充電素子を放電することとから成る方法。 - 少なくとも1つの充電素子を放電するためにスイッチング手段(20)を介する電流経路(β)を構成することを更に含む請求項19記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/630,303 US6373200B1 (en) | 2000-07-31 | 2000-07-31 | Interface circuit and method |
PCT/US2001/021617 WO2002011498A1 (en) | 2000-07-31 | 2001-07-10 | Interface circuit and method for dimming a fluorescent lamp |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004505593A true JP2004505593A (ja) | 2004-02-19 |
JP2004505593A5 JP2004505593A5 (ja) | 2008-08-28 |
Family
ID=24526627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002515465A Withdrawn JP2004505593A (ja) | 2000-07-31 | 2001-07-10 | インタフェース回路及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6373200B1 (ja) |
EP (1) | EP1308069B1 (ja) |
JP (1) | JP2004505593A (ja) |
DE (1) | DE60129708T2 (ja) |
WO (1) | WO2002011498A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798152B2 (en) * | 2002-08-21 | 2004-09-28 | Freescale Semiconductor, Inc. | Closed loop current control circuit and method thereof |
US7895003B2 (en) | 2007-10-05 | 2011-02-22 | Emerson Climate Technologies, Inc. | Vibration protection in a variable speed compressor |
US8950206B2 (en) | 2007-10-05 | 2015-02-10 | Emerson Climate Technologies, Inc. | Compressor assembly having electronics cooling system and method |
US20090241592A1 (en) * | 2007-10-05 | 2009-10-01 | Emerson Climate Technologies, Inc. | Compressor assembly having electronics cooling system and method |
US8418483B2 (en) | 2007-10-08 | 2013-04-16 | Emerson Climate Technologies, Inc. | System and method for calculating parameters for a refrigeration system with a variable speed compressor |
US8459053B2 (en) | 2007-10-08 | 2013-06-11 | Emerson Climate Technologies, Inc. | Variable speed compressor protection system and method |
US8539786B2 (en) | 2007-10-08 | 2013-09-24 | Emerson Climate Technologies, Inc. | System and method for monitoring overheat of a compressor |
US9541907B2 (en) | 2007-10-08 | 2017-01-10 | Emerson Climate Technologies, Inc. | System and method for calibrating parameters for a refrigeration system with a variable speed compressor |
US8448459B2 (en) | 2007-10-08 | 2013-05-28 | Emerson Climate Technologies, Inc. | System and method for evaluating parameters for a refrigeration system with a variable speed compressor |
US8810142B2 (en) | 2008-03-31 | 2014-08-19 | Nxp B.V. | Waveform detection and combined step and linear dim control |
US8344657B2 (en) * | 2009-11-03 | 2013-01-01 | Intersil Americas Inc. | LED driver with open loop dimming control |
US8866403B2 (en) * | 2010-12-09 | 2014-10-21 | General Electric Company | 3-way, phase-cut dimmable LED driver |
US8497636B2 (en) | 2011-03-11 | 2013-07-30 | General Electric Company | Auto-switching triac compatibility circuit with auto-leveling and overvoltage protection |
US8461774B2 (en) | 2011-03-15 | 2013-06-11 | General Electric Company | Lighting power circuit with peak current limiter for EMI filter |
US8547019B2 (en) * | 2011-08-02 | 2013-10-01 | General Electric Company | Lamp assembly and circuits for protection against miswiring in a lamp controller |
US11206743B2 (en) | 2019-07-25 | 2021-12-21 | Emerson Climate Technolgies, Inc. | Electronics enclosure with heat-transfer element |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4350935A (en) * | 1980-03-28 | 1982-09-21 | Lutron Electronics Co., Inc. | Gas discharge lamp control |
US5173643A (en) | 1990-06-25 | 1992-12-22 | Lutron Electronics Co., Inc. | Circuit for dimming compact fluorescent lamps |
US5101142A (en) * | 1990-09-05 | 1992-03-31 | Applied Lumens, Ltd. | Solid-state ballast for fluorescent lamp with multiple dimming |
US5583402A (en) * | 1994-01-31 | 1996-12-10 | Magnetek, Inc. | Symmetry control circuit and method |
US5559395A (en) | 1995-03-31 | 1996-09-24 | Philips Electronics North America Corporation | Electronic ballast with interface circuitry for phase angle dimming control |
US5751118A (en) * | 1995-07-07 | 1998-05-12 | Magnetek | Universal input dimmer interface |
US5729096A (en) * | 1996-07-24 | 1998-03-17 | Motorola Inc. | Inverter protection method and protection circuit for fluorescent lamp preheat ballasts |
US5818669A (en) * | 1996-07-30 | 1998-10-06 | Micro Linear Corporation | Zener diode power dissipation limiting circuit |
US5994848A (en) | 1997-04-10 | 1999-11-30 | Philips Electronics North America Corporation | Triac dimmable, single stage compact flourescent lamp |
US6020689A (en) * | 1997-04-10 | 2000-02-01 | Philips Electronics North America Corporation | Anti-flicker scheme for a fluorescent lamp ballast driver |
US6204613B1 (en) * | 2000-02-18 | 2001-03-20 | Bryce L. Hesterman | Protected dimming control interface for an electronic ballast |
-
2000
- 2000-07-31 US US09/630,303 patent/US6373200B1/en not_active Expired - Lifetime
-
2001
- 2001-07-10 DE DE60129708T patent/DE60129708T2/de not_active Expired - Fee Related
- 2001-07-10 EP EP01952550A patent/EP1308069B1/en not_active Expired - Lifetime
- 2001-07-10 WO PCT/US2001/021617 patent/WO2002011498A1/en active IP Right Grant
- 2001-07-10 JP JP2002515465A patent/JP2004505593A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1308069B1 (en) | 2007-08-01 |
WO2002011498A1 (en) | 2002-02-07 |
DE60129708D1 (de) | 2007-09-13 |
EP1308069A1 (en) | 2003-05-07 |
US6373200B1 (en) | 2002-04-16 |
DE60129708T2 (de) | 2008-04-30 |
WO2002011498A8 (en) | 2002-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1882396B1 (en) | Dimmer having a power supply monitoring circuit | |
TWI452938B (zh) | 調光器觸發電路、調光器系統及可調光元件 | |
US6392366B1 (en) | Traic dimmable electrodeless fluorescent lamp | |
US20080203934A1 (en) | Method and Circuit for Enabling Dimming Using Triac Dimmer | |
JP2004505593A (ja) | インタフェース回路及び方法 | |
WO2014179994A1 (en) | Power supply for led lamp with triac dimmer | |
US20110012523A1 (en) | Method and current control circuit for operating an electronic gas discharge lamp | |
JP2007280973A (ja) | フィラメント・ランプに出力電力を供給する電力半導体デバイスに制御信号を与えるための集積回路で履行される制御回路 | |
TW201334620A (zh) | 具有調光偵測的發光二極體驅動器系統 | |
CN110621103A (zh) | 调光装置 | |
CN107736080B (zh) | 调光装置 | |
JP4518475B2 (ja) | 容量性負荷の作動のためのインターフェース回路 | |
EP2890220B1 (en) | Bleeder circuit controller | |
JP2009140631A (ja) | 調光装置 | |
US8593078B1 (en) | Universal dimming ballast platform | |
WO2006056925A1 (en) | Gas discharge lamp driver circuit with lamp selection part | |
CA2478464A1 (en) | Ballast with inverter startup circuit | |
JP3735874B2 (ja) | 照明装置 | |
KR200292350Y1 (ko) | 조명 제어 장치 | |
US20100033104A1 (en) | Circuit configuration for starting and operating at least one discharge lamp | |
RU2066915C1 (ru) | Устройство для регулирования мощности | |
JPH11135288A (ja) | 放電灯点灯装置 | |
JPH0244698A (ja) | 放電ランプ点灯装置 | |
JPH0261995A (ja) | 放電灯点灯装置 | |
JPS60157192A (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080708 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090325 |