JP4518475B2 - 容量性負荷の作動のためのインターフェース回路 - Google Patents

Description

本発明は、電源回路、例えば低圧放電ランプ用安定器などの電源回路における容量性負荷の作動のためのインターフェース回路に関している。

低圧放電ランプの作動のための回路装置につていては、多岐に亘る実施例が公知であり、それらは、平滑コンデンサと称されるコンデンサの充電と交流電圧供給での整流のための整流回路を含んでいる。このコンデンサに印加される直流電圧は、インバータの供給のために用いられる。このインバータは低圧放電ランプを作動するものである。他のランプタイプに対する類似の構成も公知であり、例えばハロゲンランプ用の電子変換器の形態が挙げられる。本発明は容量性負荷の作動のためのさらに完全な一般タイプの回路装置に関するものであり、この場合の“容量性”の概念には、インバータ入力側のいわゆる平滑コンデンサが含まれる。この容量性負荷のもとでは、以下では特に次のようなランプを想定されたい。すなわち容量性の特性を有する電子的な安定器を備えた構成のランプである。

本発明が基礎とする技術的な課題は、電源回路における容量性負荷の作動のための回路装置において、負荷、特に電気的なランプに対する汎用的適用性をさらに向上させるべく改善を行うことである。

前記課題は本発明により、制御回路が設けられており、該制御回路は、電源回路によって生成された信号を評価し、かつ前記第１のトランジスタのディーティ比に基づいてそれに比例する負荷の電力消費制御のための信号を生成するように構成されており、さらに、前記制御回路は、第３の抵抗と、第３のトランジスタと、；該第３のトランジスタのベースは第１のトランジスタのベースに接続されており、平滑コンデンサと、第４の抵抗とからなる直列回路で構成された並列回路を有しており、前記並列回路は、第５の抵抗と直列に接続されており、この場合負荷の電力消費制御のために制御信号のタップが、第４の抵抗と第５の抵抗の間に設けられるように構成されて解決される。

本発明は、例示的に位相制御調光器における前述したような形式のランプ作動のための集積されたインターフェース回路を備えたランプ用の電子的な安定器に向けられる。このランプについては有利には低圧放電ランプが挙げられるが、しかしながら本発明は、その他のランプ形式、例えば高圧放電ランプやハロゲンランプにももちろん適用が可能である。

本発明は、調光ないし容量性負荷における出力制御の可能性の向上に値する知識に基づいている。特に低圧放電ランプ（ＣＦＬ）のような容量性負荷（これは電源電圧供給回路において作動される）は、出力供給が一定していない場合には（例えば調光の際）、不安定になる傾向が強い。このことは特に低圧放電ランプのもとではフリッカー現象として現れ、これは一般的にわずらわしい障害と感じられる。

低圧放電ランプＣＦＬの場合では、これまでは複雑なポンプ回路（これは電源電流の高調波の低減のための回路として公知である）が用いられてきていたが、比較的長い電流通流角（current conduction angle）、つまり一時的に安定化される電流消費と、それに伴った調光性の向上が可能となる。しかしながらこの場合顕著な欠点として現れるのは、当該ポンプ回路が部品コストと無線障害抑圧の面で非常に多くの支出を強いられることである。この場合さらに欠点として、使用されるポンプ回路が次のように構成しなければならないことも挙げられる。すなわちこれらのランプを調光なしで作動する際には、発生する電源電流高調波が有効な限界値を超えないように構成しなければならない。またさらなる欠点は、大抵のポンプ回路の場合に、ポンプ出力が直流電圧インターフェース回路の目下の電圧に依存しているため、順次連続する２つの主電源半波周期の間の調光における非対称性が使用されるポンプ回路の結合特性に基づいて増加されてしまうことである。このことも著しいフリッカー現象を引き起す。

本発明の基本的な考察は、前述したような容量性負荷に、調光回路を備えたインターフェース回路によって汎用性を与え、さらに前述したような不安定性を回避することにある。この場合本発明は特に位相制御調光器における作動に向けられており、そこでは容量性負荷の一時的に不安定となる電流消費に続いて（例えば印加された交流電圧の瞬時値がコンデンサに印加された電圧よりも大きくなった場合）容量性負荷のもとに問題が引き起される。本発明によるインターフェース回路では、そのような場合残りの時間においても電流通流が位相制御調光器によって可能となり、その際には調光器内に含まれるタイミング素子をこの電流が通流する。

これに対しては、スイッチ、有利には第１のトランジスタが設けられており、これがインターフェース回路を常にスイッチオンする。それと同時に交流電源電圧がその零交差を達成する。このトランジスタのスイッチオンは、代替的に零交差の後に短時間だけ行われてもよい。第１のスイッチは有利には、電源電圧の瞬時値が負荷に印加されると同時にスイッチオフされる。それにより、調光器での利用の際に、調光器内部のタイミングコンデンサの充電に要する電流をタイミング素子の抵抗値だけで定めることが可能となり、ほぼ減衰のない負荷の通流が可能となる。このことは実質的に付加的な電流減衰を生じさせない。スイッチの制御は有利には、第２のスイッチ、特に第２のトランジスタを介して行われる。有利にはこの第２のトランジスタの負荷入力側は２つの抵抗を介して主電源自身に（すなわち整流前に）接続される。これによって、第１のトランジスタは、負荷における入力電圧を実質的に“読取り”、電源供給が行われている時を確定し、スイッチは、整流回路による障害若しくは何らかのフィルタキャパシタンスによる障害を引き起すことなくスイッチオン・オフされる。

本発明によるインターフェース回路は、さらに制御回路を有しており、この制御回路は供給電源から供給された信号、有利には供給電圧自体を評価する。これに対しては例えば第１のトランジスタのデューティ比が評価され、これに比例する信号が生成される。この信号は、負荷の電力消費の制御に利用できる。

この制御回路の有利な実施形態によれば、前記制御回路が、第３の抵抗と第３のトランジスタを有する。この場合第３のトランジスタのベースは第１のトランジスタのベースに接続される。さらに前記制御回路は、平滑コンデンサと、第４の抵抗からなる直列回路で構成された並列回路を有しており、前記並列回路は、第５の抵抗と直列に接続され、この場合負荷の電力消費制御のために制御信号のタップが、第４の抵抗と第５の抵抗の間に設けられる。この場合第５の抵抗は、負荷と平行に、前記並列回路と直列に接続されてもよい。また代替的に、第５の抵抗を例えば負荷の給電のために設けられたインバータ内に集積化させてもよい。また第５の抵抗が高抵抗でなければならない最初のケースとは反対に別のケースにおいて第５の抵抗を低抵抗にし、それによって電圧ロスを低減させることも可能である。説明については図５による実施例が参照される。

前述してきた機能原理は、負荷の実際の入力回路に依存することなく全ての通常の電源電圧に対して適用が可能である。これは、入力側におけるブリッジ整流機能や個々のフィルタ若しくは平滑化キャパシタンスを有する負荷にも、その他の入力回路、例えば少なくとも２つのダイオードと少なくとも２つの平滑コンデンサを有する入力回路（いわゆる“３Ｄ−２Ｃ回路”（図４ｂ参照）または倍電圧器（図４ｃ参照））に対しても適している。“２Ｃ−３Ｄ回路”のもとでは、唯一の平滑コンデンサに代わって、２つのコンデンサと３つのダイオードからなる配置構成が用いられる。倍電圧器のもとでは、２つのコンデンサが２つのダイオードを介して電源側に接続され、インバータ回路と接続される。これによって負荷が全体で二倍の電源ピーク電圧を得られ、このことは例えば、２２０Ｖ電源用に構成されているランプを、１１０Ｖ電源網において作動させることを可能にする。

本発明によるインターフェース回路は、固有のケーシング内で例えば調光器における複数の容量性の部分負荷に並列に接続させるべく、別個に配置してもよい。それにより、調光器において統合化されているインターフェース機能なしで複数の容量性負荷を低コストで作動させることが可能となる。

またインターフェース回路は有利には、電子的安定器と共に小型の蛍光ランプに集積化させることも可能である。

次に本発明を図面に基づき以下の明細書で詳細に説明する。

本発明によるインターフェース回路の使用例は、図１に示されている。ここに示されている回路では、小型蛍光ランプＣＦＬがＡＣ電圧源を介して作動されている。この負荷ＣＦＬは、この電圧源から、位相制御調光器（回路点ＮとＰの間）を介して供給されている。位相制御調光器は、周期的な電圧供給を負荷に施し、負荷は可変タイミング素子Ｄｉａｃ，ＴＲ，ＴＣを介してパワースイッチＴｒｉａｃの点弧によってトリガされる。本発明によるインターフェース回路によれば、タイミング素子がパワースイッチの非導通状態（つまり電源電圧が負荷に達していない状態）においても動作する。実際の負荷は、タイミング素子に対する電力供給なしでは存在し得ない。そのため実際の負荷の回路装置は、パワースイッチの点弧過程に対する影響を持たない。そのため何らかの位相ずれの生じることは避けられる。この位相ずれは、各半波周期毎に点弧時点をずらし、さらに負荷のもとでは不所望なフリッカー現象を引き起す。

パワースイッチＴｒｉａｃとタイミング素子（これはダイアックＤｉａｃとコンデンサＴＣと可変抵抗ＴＲで形成されている）の他に、位相制御調光器内には、通常はさらヒューズＦと、平滑化及び電波障害抑圧のために、コンデンサＣとインダクタンスＬが設けられている。インターフェース回路はランプＣＦＬの安定器の中に集積化されてもよい。この実施例は図４ａと図４ｂにその詳細が示されている。負荷ＣＦＬは、別個のインターフェース回路でも作動可能である。図３には、唯一の調光器のもとで別個のインターフェース回路ＩＦを用いた複数のランプＣＦＬ（ＣＦＬ１，ＣＦＬ２，ＣＦＬ３）の作動のためのそのような構造が概略的に示されている。

インターフェース回路の機能は、図４ａに基づいて説明する。この例では前述したような機能原理が実現されている回路構造が例示的に示されている。

電源電圧は、整流器ＧＬにおいてパルス脈動的直流電圧に変換される。

コンデンサＣ１は、ダイオードＤ１と整流器ＧＬを介して、負荷に印加される入力電圧のピーク値まで充電され、例えばここでは詳細に説明しないインバーターＩＮＶ（若しくにて直流電圧が得られて、この直流電圧が、所定のランプ電流を有する低圧放電ランプＣＦＬに供給するための高周波交流電圧に変換される。

本発明によるインターフェース回路ＩＦは、図４に示されている実施例では、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，ダイオードＤ１，抵抗Ｒ５，Ｒ６，トランジスタＴ１，Ｔ２によって形成されている。第１のトランジスタＴ１のスイッチング区間は、ダイオードＤ１には直列に、平滑コンデンサＣ１には並列に接続している。この平滑コンデンサＣ１は、ランプＣＦＬの高周波交流電圧を生成するインバーター回路ＩＮＶに必要な電圧を供給している。このトランジスタは、負荷の供給入力側を短絡する。第２のトランジスタＴ２は、トランジスタＴ１のスイッチオンないしオフのために用いられ、そのコレクタは（抵抗Ｒを介して）トランジスタＴ１のベースに接続されている。第２のトランジスタＴ２のスイッチング区間は、この場合抵抗Ｒ５と第１のトランジスタＴ１の制御区間からなる直列回路に並列に接続されている（つまりＴ２はＴ１のオン/オフを切替える）。それにより、第１のトランジスタは第２のトランジスタのスイッチオンで遮断され得る。

次に当該回路の動作を説明する。トランジスタＴ１は、スイッチオンされた状態でブリッジ整流器ＧＬを介して２つの主要電源入力端子の間の短絡を形成する。ダイオードＤ１の極性は、トランジスタＴ１がスイッチオン状態においてコンデンサＣ１も短絡することを阻止する。ブリッジ整流器ＧＬの出力側におけるトランジスタＴ１の配置構成によって、負荷（ＣＦＬ）の入力インピーダンスが電源交流電圧（図１ＶＳ参照）の正の半波においても負の半波においても最小（“短絡”）に低減されることが達成される。

抵抗Ｒ１，Ｒ２，Ｒ３によって、当該回路の瞬間入力電圧のイメージが形成され、抵抗Ｒ４を介してトランジスタＴ２のベースに供給される。

抵抗Ｒ１およびＲ２の配置構成（本発明では電源側に接続されている）は、電源入力電圧の零交差（ＶＳの極性の反転）が、確実にかつ、場合によって存在するフィルタキャパシタンス若しくは寄生キャパシタンスに依存することなく検出可能となる。

トランジスタＴ１は、トランジスタＴ２のスイッチオフのもとで抵抗Ｒ５及びＲ６を介してスイッチオンされる。しかしながらトランジスタＴ１は、コンデンサＣ１の代わりに、抵抗Ｒ６及びＲ５を介して、負荷ないしはインバーターＩＮＶで得られる時間連続信号（例えばインバーターＩＮＶ内に既存の制御ＩＣの供給）によってもスイッチオンが可能である。

トランジスタＴ２が、抵抗Ｒ３における十分に大きな正の電圧降下によって抵抗Ｒ４を介してスイッチオンされると、トランジスタＴ１はスイッチオフされる。この場合抵抗Ｒ４とＲ５は、トランジスタＴ２とＴ１の回路特性の向上に用いられる。

トランジスタＴ２の反転機能によって、トランジスタＴ１が期間ｔａ（図２参照）の間は、常にスイッチオンされることが達成される。その場合電源交流電圧ＶＳの瞬時値が調光器を介して存在し、調光器内にスイッチング素子として設けられたトライアックＴｒｉａｃが非導通状態となる。トライアックＴｒｉａｃが調光器内で点弧され（図２中の時点ｔ２）、それによって電源電圧ＶＳの瞬時値が負荷（ＣＦＬ）に印加されると、トランジスタＴ１はスイッチオフされ、コンデンサＣ１がダイオードＤ１を介して負荷（ＣＦＬ）の入力電圧のピーク値まで充電される（図２ｂの期間ｔｂ参照）。

トランジスタＴ１として、小電力トランジスタが利用される。これは最大電源電圧ＶＳよりも大きな降伏電圧を有していなければならないが、電流容量と電流利得に関するどんな臨界的な要求も出されない。

スイッチングトランジスタとして動作するトランジスタＴ２は、通常は約０.６Ｖの小さなベース/エミッタ電圧で作動する。しかしながらこの電圧は、温度に依存しており、そのため回路の作動とそれに伴う温度変動のために、回路電圧は可変とされる（例えば０.４Ｖ〜０.６Ｖ）。そのため場合によっては、制御電圧の温度依存性の変動を補償する手段を講じなければならなくなる。例えばこの目的に対してツェナーダイオードを図４ａに示されている抵抗Ｒ４に直列に接続させる。それによって、抵抗Ｒ３を介して降下する電圧（例えば２０Ｖ）は高められる。それにより、トランジスタＴ２のスイッチオンのために必要な電圧の相対的変動は縮小される。

本発明によるインターフェース回路は、ランプのために利用される入力回路に依存することなく機能する。図４ｂは入力回路の変化実施例を示しており、ここでは図４ａに示した唯一のコンデンサＣ１がダイオードＤ２〜Ｄ４と２つのコンデンサＣ１ａ，Ｃ１ｂ（“２Ｃ−３Ｄ回路”）からなる回路に置換される。作動中は、この（バッファ）回路の中で２つのコンデンサの連続的な充電が行われる。

図３に示されているように、インターフェース回路を別個の機器として負荷なしで構築するならば、トランジスタＴ１のスイッチオンに必要な電流を抵抗を介して付加的なコンデンサから給電する必要がある。このケースでは、このコンデンサは比較的僅かなキャパシタンスを有するものでよい。なぜならこのコンデンサは、負荷を給電するためのエネルギではなく、抵抗Ｒ６を介してトランジスタＴ１を制御するためのエネルギを供給するだけでよいからである。この種の回路に対する例は、図４ｃに示されている。この場合負荷は、２つのダイオードＤ１，Ｄ３と２つのコンデンサＣ１ａ，Ｃ１ｂからなる、“倍電圧器”として用いられる入力回路を介して電圧源と接続される。このインターフェース回路は、それに対して並列に接続され（前述したように）コンデンサＣ３を含んでいる。この“倍電圧器”回路では、コンデンサＣ１ａ，Ｃ１ｂが交互に（つまり一方は正の電源電圧の半波周期によりそして他方は負の電源電圧半波周期により）電源網ピーク電圧まで充電される。総体的に、負荷ＩＮＶ，ＣＦＬは、二倍の電源網ピーク電圧を得られる。この回路は、例えば２２０Ｖ電源用に構成されたランプＣＦＬを１１０Ｖ電源（例えば米国用）で作動させるのに有用となる。

本発明は、負荷の電力消費の制御のためにも用いることができる。負荷（ＣＦＬ）の電力消費の制御のために、ないしは低圧放電ランプ（ＣＦＬ）の輝度の制御のためには、調光器内で設定された位相角に比例する信号を生成することが必要とされる。この信号は例えばランプ電流の制御のために、インバータにおいて目標値として必要とされる。

有利には、この場合目標値の振幅は、位相角に反比例するものであり（すなわち位相角が小さい場合目標値は大きくなる）、このようにして図５に示されている配置構成のもとでは、“少ない”調光（すなわちランプにおける高い輝度）では高い目標値が得られ、、“多い”調光では低い目標値が得られる。しかしながら位相角と目標値の間で正比例の特性比を作り出すことも可能である。

本発明によれば、前記信号は、トランジスタＴ１のデューティー比から導出される。このデューティー比は、電源電圧半波周期内の期間ｔａ（トライアックＴｒｉａｃスイッチオフ）とｔｂ（トライアックＴｒｉａｃスイッチオン）のデューティー比に相応する（図２ａ参照）。

この制御を実現するための例示的な回路は図５に示されている。ここで示されている実施形態では、インターフェース回路ＩＦ（図４参照）が負荷に集積され、整流器ＧＬと平滑コンデンサＣ１の間に接続されている。このインターフェース回路ＩＦと平滑コンデンサＣ１の間には、制御回路ＲＥＧがインターフェース回路ＩＦの一部としてあるいはこのインターフェース回路とは別個に接続されている。この制御ユニットは第３のトランジスタＴ３を含んでおり、そのベースは（抵抗Ｒ７を介して）第２のトランジスタＴ２のコレクタに接続され、第３のトランジスタは抵抗Ｒ９と直列な関係にあり、さらなる平滑コンデンサＣ２と抵抗Ｒ１０からなる並列回路の一部である。この並列回路は、さらなる抵抗Ｒ８と直列に接続され、そのためこの直列回路は、平滑コンデンサＣ２と並列に接続する。ランプＣＦＬの電力消費の制御のために、コンデンサＣ２によって平滑化される電圧降下は、制御信号ＤＬとして線路を介して出力結合される。

その振幅がデューティー比ｔａ/ｔｂに比例する直流電圧信号の形成のために、抵抗Ｒ７，Ｒ８，Ｒ９，Ｒ１０並びに平滑コンデンサＣ２及びトランジスタＴ３が使用される。

抵抗Ｒ８とＲ１０の抵抗値の比によって、インバータＩＮＶに転送される信号ＤＬに対する最大値が定められる。この信号ＤＬは、インバータにおいて負荷の電力消費の閉ループ制御ないし開ループ制御のための目標値変数（variable）として、ないしはランプＣＦＬの輝度の閉ループ制御ないし開ループ制御のための目標値変数として用いられる。この変数ＤＬは、引き続きインバータＩＮＶにおいて、例えばランプＣＦＬの電力消費（輝度）を相応に制御する集積回路を介して処理される。抵抗Ｒ８及びＲ１０によって定められるＤＬの最大値は、負荷の最大電力消費若しくはランプの最大輝度を定める。

トランジスタＴ３が連続的にスイッチオンされている場合には、Ｒ８との抵抗値と、Ｒ１０及びＲ９の並列回路の合計抵抗値の比から、インバータＩＮＶに転送される信号ＤＬの最小値が定まる。

トランジスタＴ３のスイッチングによって（これは一時的にトランジスタＴ１のスイッチングに相応する）、ＤＬに対してトランジスタＴ１，Ｔ３のデューティー比に依存しコンデンサＣ２によって平滑化された直流電圧が確立される。

コンデンサＣ１から抵抗Ｒ８を介した信号ＤＬの給電の代わりに、ここでは詳細には説明しなかったインバータ回路ＩＮＶに存在する他の信号を用いることも可能である。

容量性負荷が作動される従来方式の位相制御調光器の回路図である 図４ａによるインターフェース回路の電圧−電流特性経過を示した図であり、ａ）は負荷の電源電圧の経過、ｂ）は負荷における平滑コンデンサの充電電流、ｃ）は第２のトランジスタの制御経過、ｄ）は第２のトランジスタのコレクタにおける電圧経過を時間の関数で示した図である 別個のインターフェース回路を有する本発明による回路装置を示した図である 本発明によるインターフェース回路の例示的構造を示した図である 図４ａに類似した別のインターフェース回路の構造を示した図である 倍電圧回路と接続された図３による実施形態の例示的回路装置を示した図である 調光器の位相ゲーティング角度に比例した信号を形成するための制御回路（ＲＥＧ）を有する本発明によるさらなる回路装置を示した図である

符号の説明

ＣＦＬ 負荷
Ｃ コンデンサ
Ｌ インダクタンス
Ｆ ヒューズ
ＩＮＶ インバータ
Ｔ トランジスタ
ＧＬ ブリッジ整流器

Claims (8)

1. 電源回路、特に位相制御調光器などの電源回路における容量性負荷（ＣＦＬ）の作動のためのインターフェース回路（ＩＦ）であって、
   前記インターフェース回路（ＩＦ）は、第１のトランジスタ（Ｔ１）を有しており、該第１のスイッチ（Ｔ１）は、前記負荷（ＣＦＬ）の入力側への電源供給が行われていない場合に、前記負荷（ＣＦＬ）の入力側を短絡させる形式のインターフェース回路において、
   制御回路（ＲＥＧ）が設けられており、該制御回路（ＲＥＧ）は、電源回路によって生成された信号を評価し、かつ前記第１のトランジスタ（Ｔ１）のディーティ比に基づいてそれに比例する負荷（ＣＦＬ）の電力消費制御のための信号を生成するように構成されており、さらに、
   前記制御回路（ＲＥＧ）は、
   第３の抵抗（Ｒ９）と、
   第３のトランジスタ（Ｔ３）と、；該第３のトランジスタのベースは第１のトランジスタ（Ｔ１）のベースに接続されており、
   平滑コンデンサ（Ｃ２）と、
   第４の抵抗（Ｒ１０）とからなる直列回路で構成された並列回路を有しており、
   前記並列回路は、第５の抵抗（Ｒ８）と直列に接続されており、この場合負荷の電力消費制御のために制御信号（ＤＬ）のタップが、第４の抵抗（Ｒ１０）と第５の抵抗（Ｒ８）の間に設けられていることを特徴とするインターフェース回路。
2. さらに第２のスイッチ（Ｔ２）が設けられており、該第２のスイッチ（Ｔ２）は、前記負荷（ＣＦＬ）の入力側への電源供給が行われている場合に、前記負荷（ＣＦＬ）の入力側の短絡を終了させる、請求項１記載のインターフェース回路。
3. 前記第２のスイッチは、第２のトランジスタ（Ｔ２）である、請求項２記載のインターフェース回路。
4. 第２のトランジスタ（Ｔ２）のベースは、第１及び第２の抵抗（Ｒ１，Ｒ２）を介して整流器（ＧＬ）のそれぞれ１つの電源側入力側に接続されている、請求項３記載のインターフェース回路。
5. 前記電源回路の信号は、供給電圧（ＶＳ）である、請求項１記載のインターフェース回路。
6. 前記インターフェース回路は、負荷（ＣＦＬ１，ＣＦＬ２，ＣＦＬ３）と電源から別々に分離された構成で実施されている、請求項１から５いずれか１項記載のインターフェース回路。
7. パワースイッチ（Ｔｒｉａｃ）とタイミング素子（Ｄｉａｃ，ＴＲ，ＴＣ）を備えた位相制御調光器と容量性負荷（ＣＦＬ）を有する、電源回路における特に低圧放電ランプなどの容量性負荷の作動のための回路装置において、
   前記負荷（ＣＦＬ）と位相制御調光器の間に、請求項１から６いずれか１項記載のインターフェース回路が設けられていることを特徴とする回路装置。
8. 位相制御調光器における作動のための請求項１から６いずれか１項記載のインターフェース回路が集積されていることを特徴とするランプ用電子安定器。

Images