JP3125414B2 - 再生装置及び記録装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル化された映像
・音声信号等を記録再生する記録・再生装置に関するも
のである。

【０００２】

【従来の技術】近年、映像・音声信号をアナログ信号の
まま磁気テープに記録するアナログＶＴＲにかわって、
高画質化、ダビング時の劣化防止等を目的とした、映像
・音声信号をアナログからデジタル信号に変換し、デジ
タル信号のまま信号処理を施し記録するデジタルＶＴＲ
の開発・商品化が進められ、このデジタル化にともなっ
て高能率符号化技術が重要になってきている。高能率符
号化とは映像情報の持つ冗長成分を除去してデータ量を
圧縮する手段である。高能率符号化の有効な手段として
直交変換符号化が代表的であり、最近よく使用され始め
ている。直交変換とは入力される時系列信号を直交する
成分（例えば周波数成分）に変換するもので、フーリエ
変換、離散コサイン変換（以下ＤＣＴと略す）、アダマ
ール変換等が有名である。特にＤＣＴは映像情報に適し
た直交変換として注目されている。

【０００３】この圧縮方法を使用した記録装置として
は、特願平２−２０８６０５号、特願平３−３０５６３
号に記されている。これらの装置の構成は図１１のブロ
ック図で示される。同図の１００は小ブロック化部、１
０１は大ブロック化部、１０２は直交変換器、１０３は
量子化部、１０４は可変長符号化器、１０６はデータ制
御部、１０８、１０９、１１０、１１１、１１４、１１
５、１２０、１２１はＲＡＭ、１０６はデータ制御部、
１２３は伝送部、１０５、１０７、１１２、１１３、１
１６、１１７、１１９、１２２はスイッチ（以下ＳＷと
いう）である。

【０００４】以下にその動作を説明する。小ブロック化
部１００は入力される１フレーム単位の映像信号を水平
８画素・垂直８画素の合計６４画素の標本値からなる小
ブロック（この小ブロックが以降の信号処理の最小単位
となる）に分割する。各小ブロックは大ブロック化部１
０１で３０個の小ブロックの集合毎に１つの大ブロック
にまとめられる。図１２は大ブロック化部の構成図で、
２００は輝度（Ｙ）信号入力部、２０１は色差信号Ｒ−
Ｙ（Ｃ_R）入力部、２０２は色差信号Ｂ−Ｙ（Ｃ_B）入力
部、２０３はフレームメモリ、２０４はアドレスコント
ローラである。輝度（Ｙ）信号入力部２００、色差信号
Ｒ−Ｙ（Ｃ_R）入力部２０１、色差信号Ｂ−Ｙ（Ｃ_B）入
力部２０２より入力される小ブロック毎の標本値はフレ
ームメモリ２０３に一度蓄積された後、アドレスコント
ローラ２０４に従って３０個の小ブロックからなる大ブ
ロック毎に、Ｙ→Ｙ→Ｃ_R→Ｙ→Ｙ→Ｃ_B→Ｙ→Ｙ→Ｃ_R
→Ｙ→Ｙ→Ｃ_B→ ・・・・・・ →Ｙ→Ｙ→Ｃ_Bの順で直交変換
器１０２に出力される。

【０００５】ここで図１３の斜線で示されるブロックが
小ブロックを示しており、画面上のさまざまな位置のこ
の小ブロックをシャフリングするように３０個集めて１
つの大ブロック（以下この単位をビデオセグメントとい
う）を構成する。このようにシャフリングすることによ
って画面上の情報量が分散されるため、各ビデオセグメ
ントに含まれる情報量は大体等しくなる。従って画面上
で場所によって情報量に偏りがある場合にも効率よく圧
縮出来るようになっている。

【０００６】直交変換器１０２は、入力される小ブロッ
ク化された標本値をその単位毎にディスクリート・コサ
イン変換（ＤＣＴ）によって２次元の直交変換を行う。
この直交変換器１０２では、まず小ブロックの水平方向
にＤＣＴされ、次に水平方向にＤＣＴされた直交成分
は、直交変換器１０２に内蔵された水平垂直並べ換え部
（図示せず）で垂直方向に並べ換えられた後垂直方向に
ＤＣＴされる。このＤＣＴされた周波数成分を周波数の
低い成分から順に並べたものが図１４である。図１４で
は左上を水平垂直ともに最も低い周波数に対応する直交
成分を配置し、右側ほど水平方向に高い周波数を表わす
直交成分を、また左側ほど低い周波数を表わす直交成分
を配置している。ここで、直流（ＤＣ）成分は番号１に
配置されている。

【０００７】このようにして２次元ＤＣＴされた小ブロ
ック（以下ＤＣＴブロックという）毎の直交成分は、水
平方向、垂直方向共に低域を表す直交成分から図１４の
番号順に量子化器１０３にビデオセグメント単位で出力
される。

【０００８】図１５はＤＣＴブロックの出力順番を示し
た図で、大ブロック化部から入力される順に直交変換器
１０２は処理するので、出力もＹ→Ｙ→Ｃ_R→Ｙ→Ｙ→
Ｃ_B→のＤＣＴブロックの順に出力される（以下、図に
示すように、ＤＣＴNo.０〜ＤＣＴNo.１４までを前半１
５ＤＣＴブロック、ＤＣＴNo.１５〜ＤＣＴNo.２９まで
を後半１５ＤＣＴブロックという。）。

【０００９】量子化器１０３に入力された直交成分はＤ
Ｃ成分を除いて量子化される（以下ＤＣ成分以外の直交
成分をＡＣ成分という）。この量子化とは符号化後のデ
ータ量を制御するために直交成分の値を丸める動作を呼
ぶ。ＤＣＴブロックの番号順に量子化されたＡＣ成分の
量子化データは、高能率符号化を行なう可変長符号化器
１０４に出力される。可変長符号化器１０４では、周知
の２次元ハフマン符号等のアルゴリズム（ゼロランの数
とそれに続く０でない値から符号語を決定するもので、
入力データにゼロの数が多いほどそのＤＣＴブロックの
符号語数は少なくなる）とに従って、ＤＣ成分以外の量
子化データの０ラン長と振幅値をもとにそれぞれ可変長
の符号語データに変換する。ここで、符号語データの最
大長さは１６ｂｉｔで発生確率の非常に小さい比較的大
きな振幅値の符号語データに割り当てられ、ゼロラン長
を表す最大の符号長は１５ｂｉｔである。

【００１０】可変長符号器１０４で符号化されたデータ
は図１６に示す３つのシンクブロック（syncblock0,syn
cblock1,syncblock2）に以下に説明する規則に従ってフ
ォーマットされ、伝送部１２３によってエラー訂正符号
やＩＤ等の情報信号が付加された後、不図示の変調器に
よって変調されてテープに記録される。

【００１１】次に可変長符号のシンクブロックへのフォ
ーマットについて説明する。３つのシンクブロックは図
１６に示すように８bitのデータ幅を持ち、syncblock0
とsyncblock1は１０byteの固定ブロック（領域）１０個
と５byteの固定ブロック（領域）５個、syncblock2は１
２５byteのフリー領域からなる。可変長符号器１０４で
符号化された可変長の符号語データは図１６の３つのシ
ンクブロック（syncblock0,syncblock1,syncblock2）に
分けて書き込まれる。syncblock0とsyncblock1の固定ブ
ロックは図１６の様に番号が付され、固定ブロック０、
１、３、４、６、７、９、１０、１２、１３、１５、１
６、１８、１９、２１、２２、２４、２５、２７、２８
が１０byteの固定ブロック、ブロック２、５、８、１
１、１４、１７、２０、２３、２６、２９が５byteの固
定ブロックである。この固定ブロックにはその番号に対
応したＤＣＴブロックの符号語データを優先的に書き込
み、またsyncblock0（０〜１４の固定ブロック）には前
半１５ＤＣＴブロックの符号語データを、syncblock1
（１５〜２９の固定ブロック）には後半１５ＤＣＴブロ
ックの符号語データを優先的に書き込むフォーマットに
なっている。

【００１２】図１７はそれぞれの固定ブロック表す構成
図で(ａ)が１０byte、(ｂ)が５byteのブロックを表し、
それぞれの先頭にはその番号に対応したＤＣＴブロック
のＤＣ成分のデータ（本装置では１０bitとする）が、
それに続いてＡＣ成分の符号語データがＬＳＢから順に
書き込まれる。

【００１３】図１８はシンクブロックに符号語データが
書き込まれている様子を示しており、この例では、ＡＣ
成分の符号語データ量はＤＣＴ０が７０bit以上（固定
ブロック０から溢れる）、ＤＣＴ１は７０bit以内、Ｄ
ＣＴ２は４０bit以上（固定ブロック２から溢れる）あ
る場合である。

【００１４】まず、ＤＣＴ０のＤＣ成分のデータをブロ
ック０に書き込み、続いてＤＣＴ０のＡＣ成分の符号語
データを順に書き込む。この時、固定ブロック０の領域
が一杯になると、ＤＣＴ０のデータの書き込みを一時中
断し、次にＤＣＴ１のデータを固定ブロック１に書き込
む。ＤＣＴ１の符号語データ全てが書き込まれて、まだ
固定ブロック１に空き領域が有っても、この空き領域を
飛ばして、次のＤＣＴ２のデータを固定ブロック２の先
頭から書き始める。このようにして、まず全ての固定ブ
ロックをその番号に対応したＤＣＴブロックの符号語デ
ータで埋める。次にＤＣＴ０のデータがまだ全て書き込
まれていないので、固定ブロック１の空いた領域に残り
の符号語データを書き込む。ＤＣＴ０のデータを全て書
き込んだら、次にまだ全ての符号語データを書き込んで
いないＤＣＴ２のデータ処理に移る。図１８のように固
定ブロック１にまだ空き領域が有れば、そこから残りの
符号語データを書き込み、固定ブロック１の領域が一杯
になると、次に空いている固定ブロックの空き領域に残
りの符号語データを書き込む。これらの動作を繰り返し
て、各ＤＣＴブロックのデータをシンクブロックに書き
込んでいく（ＤＣＴ番号順に、番号の小さい固定ブロッ
クの空いた領域から順にデータを書き込む）。

【００１５】上述したように、syncblock0には前半１５
ＤＣＴブロックのデータを、syncblock1には後半１５Ｄ
ＣＴブロックのデータを、優先的に書き込んだ後、まだ
書き込んでいない符号語データがある場合、syncblock0
もしくはsyncblock1にまだ空き領域があれば、その部分
に残りの符号語データを書き込み、syncblock0、syncbl
ock1のどちらにも空き領域が無い場合は、syncblock2に
書き込んでいく。ただし、syncblock2には前半１５ＤＣ
Ｔブロックのデータが優先的に書き込まれる。またsync
block2ではsyncblock0やsyncblock1と異なり、１BYTEの
領域に異なるＤＣＴブロックの符号語データが混在する
事は禁止されている。図１８に示すように、固定ブロッ
クの番号と同一番号のＤＣＴブロックの符号語データを
低域データ（ＬＡＣ）、他の番号のデータ及びsyncbloc
k2に書き込まれた符号語データを高域データ（ＨＡＣ）
と呼んでいる。

【００１６】このように可変長符号（以下ＶＬＣとい
う）した符号語データをフォーマットする場合、可変長
符号化器１０４から次々に出力される符号語データ毎
に、ＬＡＣやＨＡＣに分けてそれぞれの固定ブロックに
書き込む処理や、前半／後半１５ＤＣＴブロックのデー
タをそれぞれのsyncblockに優先的に書き込む等の処理
をしてフォーマットすることはタイミング的に難しいの
で、可変長符号化器１０４の出力を１度バッファＲＡＭ
に格納した後、符号語データの並び換えを行っている。

【００１７】このバッファＲＡＭは図１１において、Ｄ
ＲＡＭ１１４、１１５、ＶＲＡＭ１０８、１１１、ＦＲ
ＡＭ１２０、１２１である。ＤＲＡＭ１１４、１１５は
ＤＣ成分のデータを格納するＲＡＭ、ＶＲＡＭ１０８、
１１１はＶＬＣしたデータを格納するＲＡＭ、ＦＲＡＭ
はフォーマットしたデータを一時格納するバッファＲＡ
Ｍである。これらのＲＡＭは２個づつ用意され片方が書
き込みモードの時は、必ず他方が読み出しモードになる
よう構成されている（所謂ピンポン型の構成である）。
この読み出し／書き込み動作は各ＳＷ１１３、１１６、
１０７、１１２、１１９、１２２によって切り換えら
れ、この切り換えは１ビデオセグメント単位毎に行われ
る。次にこれらの動作について説明する。ここで、今、
ＳＷ１１３、１１６、１０７、１１２、１１９、１２２
は黒丸側の接点が選択されているとして説明する。

【００１８】各ＤＣＴブロックでは可変長符号化器１０
４からまずＤＣ成分が出力される。この時、ＳＷ１０５
は可変長符号化器１０４の指令でｂ側が選択され、ＤＣ
成分はＳＷ１１３を介してＤＲＡＭ１１５に書き込まれ
る。可変長符号化器１０４はＤＣ成分を出力した後、Ｓ
Ｗ１０５を接点ａ側に切り換え、ＡＣ成分のデータをデ
ータ制御部１０６に出力する。データ制御部１０６はＳ
Ｗ１０７を介して、図１９（ｂ）に示すように、ＶＲＡ
Ｍ１０８に１アドレス（１word=１６bit）毎に１符号語
データを書き込み、各ＤＣＴブロックの最後を示す符号
語データであるｅｏｂ（end of block）符号を検出する
と、ｅｏｂ符号を書き込んだ次のアドレス値を次のＤＣ
Ｔブロックの先頭アドレスとしてポインタＲＡＭ１０９
に格納する。図１９（ａ）に示すようにＤＣＴブロック
のデータが書き込まれるとポインタＲＡＭには０、８、
１４、１７、３０、・・・・の値が順に格納されること
になる。ＶＲＡＭの１wordのbit幅は符号語データのビ
ット長さに依存し、本従来装置では符号語の最大ビット
長が１６bitであるので、ＶＲＡＭ１０８、１１１の１w
ordは１６bitとなる。

【００１９】上記のように可変長符号化器１０４からの
データをＤＲＡＭ１１４やＶＲＡＭ１０８にデータを書
き込んでいる間、ＤＲＡＭ１１６やＶＲＡＭ１１１は読
みだしモードになっており、それらのＲＡＭからは１つ
前のビデオセグメント期間に書き込まれたデータがデー
タ制御部１１８の制御によって読み出される。データ制
御部１１８は、各ＤＣＴブロックのデータの処理を行う
とき、まずＳＷ１１７をｃ側に接続し、ＤＲＡＭ１１５
から読みだしたＤＣ成分を、図１８の様にＦＲＡＭ１２
１の固定ブロックの先頭部分に書き込む。次にデータ制
御部１１８はＳＷ１１７をｄ側に接続し、ＶＲＡＭ１１
１に書き込まれているＡＣ成分のデータをポインタＲＡ
Ｍ１１０の値を基にＤＣＴブロックの先頭から順に上記
した規則に従ってＦＲＡＭ１２１にデータを詰めて書き
込んでいく。

【００２０】この時ＦＲＡＭ１２０は読みだしモードで
あり、先頭のアドレスから順にＳＷ１２２を介して、伝
送部１２３にデータを出力する。

【００２１】１ビデオセグメント分のデータ処理期間が
経過すると、ＳＷ１０７、１１２、１１３、１１６、１
１９、１２２は反対の接点（白丸）に切り換わり、それ
ぞれのＲＡＭのモードが切り換わって後は上記した動作
を繰り返す。

【００２２】次に上記の記録装置でテープ上に記録され
たデータ列を再生する場合について説明する。図２０は
再生装置のブロック図である。再生時のデータの流れは
記録時の逆で、また各ＲＡＭの構成は記録装置と同じく
ピンポン型の構成になっている。ＳＷ１２５、１２８、
１３１、１３２、１３７、１３９は１ビデオセグメント
期間単位で切り換わり、各ＲＡＭはそれによって書き込
み／読みだしモードが切り換わる。今各ＳＷは黒丸の接
点が選択されているとして以下説明を行う。

【００２３】記録装置同様不図示の再生増幅器、復調器
を通って復調されたデータは伝送部１２４に入力され
る。伝送部１２４ではエラー訂正を行った後付加されて
いるINDEX等の情報信号を取り除き画像に関する（可変
長符号）データをＳＷ１２５を介してＦＲＡＭ１２７に
書き込む。データ制御部１２９はＦＲＡＭ１２６から１
つ前のビデオセグメント期間に書き込まれたデータの読
みだしをＳＷ１２８を介して行う。データ制御部１２９
は各ＤＣＴ毎のデータの処理を行う際、まずＳＷ１３０
をｅ側に切り換え、ＤＣ成分をＤＲＡＭ１３４に書き込
み、その後ＳＷ１３０をｆ側に切り換えてＦＲＡＭ１２
６に詰め込まれたＡＣ成分のデータを符号語単位毎に切
り出し図１９（ｂ）に示したように１アドレス毎に１符
号語データをＶＲＡＭ１３６に書き込んでいく。と同時
にＤＣＴブロックの先頭データを書き込むＶＲＡＭ１３
６のアドレスをポインタＲＡＭに書き込む。可変長符号
復号器１４３はＳＷ１４２の接点をｈ側に切り換えて、
まずＤＲＡＭ１３３からこれから復号処理を行うＤＣＴ
ブロックのＤＣ成分を読みだし、続いてＳＷ１４２をｇ
側に切り換えて、１つ前のビデオセグメント期間に書き
込まれたＡＣ成分のデータをポインタＲＡＭ１３８が示
すＶＲＡＭのアドレスから順次レジスタ１４１を介して
読みだし、ゼロラン長と振幅値に復号して後、ＤＣ成分
から順に逆量子化器１４４に出力する。逆量子化器１４
４は復号データの逆量子化を行い、直交逆変換器１４５
に逆量子化データを出力する。逆直交変換器１４５は入
力する逆量子化データの逆ＤＣＴを行い、周波数領域の
データから時間領域のデータに変換してにブロック組立
部１４６に出力する。ブロック組立部１４６では入力す
るブロック毎のデータを逆シャフリングしながらバラバ
ラにされていた画像データを元の１フレーム分のデータ
に組み立てた後不図示のＤ／Ａコンバータに出力し、ア
ナログの映像信号に変換してモニタテレビ等に出力して
いる。

【００２４】

【発明が解決しようとしている課題】以上のような装置
において、１ＤＣＴブロック当たり最大の符号語数とな
るのは、ＤＣ成分を除く直交成分（ＡＣ成分）の量子化
後の値が全て０でない（ゼロランがゼロで全ての量子化
データにゼロ以外の値を持つ）ときで、この時ＡＣ成分
の数にｅｏｂ符号（１ＤＣＴブロックの最後を示す符
号）を加えた符号語の数が存在することになる。図１４
のように１ＤＣＴブロックのＡＣ成分が６３個ある場
合、最大の符号語数はｅｏｂ符号を含めて６４個であ
る。

【００２５】ところで、上記装置ではＶＲＡＭへのデー
タの書き込みは１アドレスに１符号語データを割り当
て、更にＤＣＴブロック０から順番にＶＲＡＭの先頭ア
ドレスから順にデータを書き込んでいるので、１つのＶ
ＲＡＭの記憶容量は、処理単位であるビデオセグメント
に３０個のＤＣＴブロックが存在することから、 ６４×３０×１６＝３０７２０ (bit) 必要である。この値は実際に記録されるデータ量２７０
０bit（上記装置の場合、１２５×８×３−１０×３０
＝２７００）に比べ１０倍以上もの記憶容量となる。こ
のように実際記録しない無効なデータのためにメモリを
用意する従来のＶＲＡＭの構成は、コスト的にも、回路
面積（規模）的にも問題があり、特にＩＣ化を図る上で
大きな問題となっていた。

【００２６】本発明は、かかる点に鑑み、使用するメモ
リの容量を少なくする記録・再生装置を提供することを
目的とする。

【００２７】

【課題を解決するための手段】第１の本発明は、入力信
号の標本値を集めてｍ×ｎの画素毎に小ブロックを構成
する小ブロック化手段と、前記小ブロック毎に直交変換
する直交変換手段と、前記直交変換手段で得られた直交
成分を量子化する量子化手段と、前記量子化手段の出力
を可変長符号データに符号化する可変長符号化手段とを
備え、前記可変長符号データを所定のフォーマットで記
録する記録再生装置であって、前記各小ブロック毎の可
変長符号データのみを格納し前記各小ブロック固有の固
定ワード長の格納領域群と該固定ワード長の格納領域に
格納しきれない前記可変長符号データを格納する前記小
ブロック全てに共有の格納領域を備えたメモリ手段とを
備えた記録再生装置である。

【００２８】第２の本発明は、入力信号の標本値を集め
てｍ×ｎの画素毎に小ブロックを構成する小ブロック化
手段と、前記小ブロックを所定数集めてＡ、Ｂ２つのグ
ループに分けるグループ化手段と、前記小ブロック毎に
直交変換する直交変換手段と、前記直交変換手段で得ら
れた直交成分を量子化する量子化手段と、前記量子化手
段の出力を可変長符号データに符号化する可変長符号化
手段とを備え、前記可変長符号データを所定のフォーマ
ットで記録する記録再生装置であって、前記各小ブロッ
ク毎の可変長符号データのみを格納し前記各小ブロック
固有の固定ワード長の格納領域群と該固定格納領域に格
納しきれない前記可変長符号データを格納する前記小ブ
ロック全てに共有の格納領域を備え、前記共有の格納領
域に格納する際、前記Ａのグループに属する前記小ブロ
ックの可変長符号データは前記共有の格納領域の先頭番
地から最終番地に向かって格納し、前記Ｂのグループに
属する前記小ブロックの可変長符号データは前記最終番
地から前記先頭番地に向かって格納するよう構成したメ
モリ手段を備えた記録再生装置である。

【００２９】第３の本発明は、デジタル情報信号を可変
長符号データに符号化し所定のフォーマットで記録する
記録再生装置であって、前記可変長符号データの符号長
を検出する手段と、前記符号長を累積加算する加算手段
と、前記加算手段の出力によって出力値を選択するセレ
クタ手段を備え、前記セレクタ手段が、前記可変長符号
データと前記セレクタ手段の１時刻前の出力データを入
力信号とし、前記加算手段の出力に応じて前記入力信号
から所定のワード長のデータを選択する記録再生装置で
ある。

【００３０】第４の発明は、デジタル情報信号を可変長
符号語に符号化し所定のフォーマットで記録された信号
を再生する記録再生装置であって、所定ワード単位に詰
め込まれた符号データを一時記憶するレジスタＡと、前
記レジスタＡの値を１時記憶するかもしくは１時刻前の
値をホールドするかが選択可能なレジスタＢと、前記レ
ジスタＡと前記レジスタＢの出力値を基に前記符号デー
タから前記可変長符号語を切り出すセレクタ手段と、前
記セレクタ手段によって切り出された前記可変長符号語
の符号長を検出する符号長検出手段と、前記符号長検出
手段の出力である符号長を累積加算しその出力によって
前記セレクタのセレクト位置及び前記レジスタＢの前記
選択動作を制御する加算手段とを備えた記録再生装置で
ある。

【００３１】

【作用】上記した構成により、第１もしくは第２の発明
では各小ブロックの可変長符号データをまずそれぞれメ
モリ手段の小ブロック固有の格納領域に順次書き込み、
次にこの固有の格納領域に書き込めなかった符号データ
を共有の格納領域に順次書き込む。ここで固有の格納領
域には他の小ブロックの可変長符号データは書き込まな
い。特に第２の発明では２つのグループに分かれた小ブ
ロックの可変長符号データを少なくとも共有の格納領域
に書き込む際、一方のグループに属する小ブロックの可
変長符号データはこの領域の先頭番地から番地の増加す
る方向に、他方のグループに属する小ブロックの可変長
符号データは逆に最終番地から番地の減少する方向に書
き込み、メモリの縮小化を図る。

【００３２】また、第３の発明では、記録時可変長符号
データをその符号長を検出して、符号長を累積加算しな
がらその結果を基にセレクタ手段のセレクト位置を決定
することにより、入力される可変長符号データを所定の
ワード長単位に詰め込み、メモリ手段に書き込むワード
数の削減を図る。

【００３３】更に、第４の発明では、再生時、加算手段
の出力によってセレクタ手段のセレクト位置を制御する
ことにより、所定ワード長単位に詰め込まれたデータを
記憶し１つのデータ列を構成するレジスタＡ、Ｂの出力
から符号語を切り出し、第３の発明によってワード長単
位に詰め込まれた符号語の復号を可能とする。

【００３４】

【実施例】図１は本発明の一実施例における記録装置の
データ制御部を示すブロック図である。本実施例の装置
において従来装置と同様の動作を行うブロックは従来例
と同一の番号を付し、その説明は省略する。

【００３５】図１において、２はデータ制御部１に入力
する符号語データの符号長とｅｏｂ符号、更に符号語の
サインビットの有無を検出する符号長テーブル、３は入
力する符号語データの符号長をレジスタ６と共に累積加
算する４bitの加算器、５は加算器３のキャリー出力を
ラッチするキャリーレジスタ、６は加算器３の加算結果
をラッチするレジスタ、７はキャリーレジスタ５、レジ
スタ６の出力値によって入力する符号語データ、レジス
タ９、１０の出力データから１６bitのデータを選択す
るセレクタ、８はセレクタ８の出力値によって符号語デ
ータの一部を選択するセレクタ、９、１０はそれぞれセ
レクタ７、８の出力をラッチするレジスタである。図２
は、時刻毎の符号語データの並び換えの様子を示した状
態図、図３は本実施例におけるＶＲＡＭの構成を示す構
成図である。また、図４は本実施例における記録装置の
ＶＲＡＭ制御部のブロック図であり、１２はアドレスの
先頭値を設定する先頭値設定部、１３は先頭値設定部１
２で設定された値からアドレスをカウントアップするた
めのアップカウンタ、１４はそれらの動作を制御するア
ドレスコントローラである。先頭値設定部１２、アップ
カウンタ１３、アドレスコントローラ１４でアドレス制
御部１１が構成される。図５は入力される符号語データ
とＶＲＡＭに書き込まれる位置を示す関係図である。以
下に、本発明の実施例の動作について、これらの図面を
参照しながら説明する。

【００３６】今、あるＤＣＴブロックのデータがＤＣ成
分から順に可変長符号化器１０４から出力される場合を
例に挙げて説明する。このＤＣＴブロックのデータはＤ
Ｃ成分と図２に示すようなａ、ｂ、ｃ、ｄ、ｅ、ｆの６
つの符号語からなり、それぞれ、ａは６bitのサイン付
き符号語（符号長 ５、サインフラグ １）、ｂは10bit
のサイン無し符号語（符号長 10、サインフラグ ０）、
ｃは８bitのサイン付き符号語（符号長 ７、サインフラ
グ １）、ｄは12bitのサイン付き符号語（符号長 11、
サインフラグ １）、ｅは４bitのサイン無し符号語（符
号長 ４、サインフラグ ０）、ｆは14bitのサイン付き
符号語（符号長 13、サインフラグ １）、で、ｅｏｂは
６bitのサイン無し符号語であるとする。

【００３７】ＤＣ成分が出力されてＤＲＡＭ１１４に書
き込まれた後、図２に示すように最初の６bitの符号語
データａが時刻ｔ₀に可変長符号化器１０４から入力さ
れると、符号長テーブル２は符号長５を加算器３の一方
の加算端子に、サインフラグ１を加算器３のキャリーイ
ン（以下Cinという）端子に出力する。加算器３の他方
の加算端子には、レジスタ６の出力が加えられており、
レジスタ６の出力は、ＤＣＴブロックの最初の符号語が
入力される時刻ｔ₀では初期値15が設定される。従って
加算器３では、時刻ｔ₀で、５＋１５＋１＝２１の加算
を行い、その結果をキャリーレジスタ５とレジスタ６に
出力する。即ち時刻ｔ₁におけるキャリーレジスタ５の
出力値は１、レジスタ６の出力値は５となる。

【００３８】セレクタ７、８は、レジスタ９とレジスタ
１０を１つにしてレジスタ９のＬＳＢから各ビット位置
に図２に示すように番号を付けたとき、レジスタ６の出
力値に＋１した位置から上位ビット（ＭＳＢ側）に向か
って、符号語データがレジスタ９、１０にラッチ（レジ
スタ６の出力値＋１の位置に符号語データのＬＳＢが入
る）されるように、更にレジスタ９の下位ビット位置
（レジスタ６の出力が示す値からＬＳＢ側）には、キャ
リーレジスタ５の出力が０の時はレジスタ９の同一ビッ
ト位置の出力がフィードバックされ、またキャリーレジ
スタ５の出力が１の時はレジスタ１０の同一ビット位置
の出力がラッチされるように動作する。

【００３９】従って、上記した符号語データａ、ｂ、
ｃ、・・・ がデータ制御部１に入力されると、図２に
示すように、時刻ｔ₀では、レジスタ６の値は15、キャ
リーレジスタ５の値は０であるので、レジスタ１０のビ
ット16の位置から上位に符号語データａが入力され、時
刻ｔ₁にレジスタ１０にラッチされる。

【００４０】時刻ｔ₁では、レジスタ６の値が５で、キ
ャリーレジスタ５の値が１であるので、レジスタ９のビ
ット５の位置から下位側にはレジスタ１０のビット５の
位置から下位側のデータ即ち符号語データａが、レジス
タ９のビット６の位置から上位側は符号語データｂが入
力され、時刻ｔ₂にレジスタ９にラッチされる。

【００４１】時刻ｔ₂では、時刻ｔ₁における加算器３で
の加算結果（１０＋５＝１５）から、レジスタ６の値が
15で、キャリーレジスタ５の値が０であるので、レジス
タ９のビット15の位置から下位側にはレジスタ９のフィ
ードバック値が、レジスタ１０のビット16の位置から上
位側は符号語データｃが入力され、時刻ｔ₃にレジスタ
９、１０にラッチされる。

【００４２】データ制御部１では以上の動作を符号語デ
ータが入力される毎に上記規則に従って繰り返し、図２
に示すように、レジスタ９、１０を使って符号語データ
を１６bit毎に詰める動作を行い、また図２から分かる
ようにキャリーレジスタ５の出力が１になると、レジス
タ９は符号語データで１６bit全て詰まったことを示し
ており、この信号で後記するＶＲＡＭ１６、１７のアド
レスの更新を制御することが可能となる。時刻ｔ₁にお
いて、レジスタ９には符号語データで全て埋まっていな
いのにキャリーレジスタ５の出力は１になるが、これは
新しいＤＣＴブロックに処理が移ったことを示すもの
で、やはりアドレスを更新する信号に使用できる。（以
下レジスタ９の出力を符号データという。）以上のよう
に、本実施例のように、符号語データを１６bit単位で
詰め込んで、ＶＲＡＭに書き込むことは、従来の１アド
レス毎に１符号語データを書き込む場合に比べ、例えば
３bitの符号語データに１６bitのエリアを割り当てるよ
うなことがなく、即ちＶＲＡＭの最低必要量を考えると
き符号語数単位でなくビット単位で考えられるので、Ｖ
ＲＡＭの容量を大幅に削減でき非常に大なる効果があ
る。

【００４３】次に本実施例の装置におけるＶＲＡＭの構
成の第１の実施例について説明する。図３に示すように
各ＤＣＴブロック毎にそのＤＣＴブロックのみの符号デ
ータを書き込む固定領域（ＦＩＸ部）を設け、Ｙ信号に
相当するＤＣＴブロックには５word、色差信号Ｃ_R、Ｃ_B
に相当するＤＣＴブロックには２word割り当てる。この
ように、各ＤＣＴブロック毎にＦＩＸ部を設けること
は、ＦＲＡＭ１２０、１２１に符号データを移す際、ポ
インタＲＡＭ無しでそれぞれのＤＣＴブロックの先頭ア
ドレスを容易に知ることができるためと、各ＤＣＴブロ
ックの低域部のデータ（ＬＡＣ）を確保しつつＶＲＡＭ
の縮小化を図るためである。何故なら、シンクブロック
への符号データの書き込みはそれぞれの固定ブロックの
番号と同一の番号のＤＣＴブロックの符号データが優先
されるが、そこに書き込めない符号データは前半１５Ｄ
ＣＴブロック、後半ＤＣＴブロックとも番号の小さいＤ
ＣＴブロックのデータが優先してＨＡＣ部に書きこま
れ、３つのシンクブロックの許容（記録される）データ
量（本実施例ではＤＣ成分を除いて２７００bit）をオ
ーバーした時点で、後の符号データは破棄される。従っ
て本実施例のように各ＤＣＴブロックの固定ブロックに
書き込むデータ（ＬＡＣ）量を確保した後、ＦＩＸ部に
書き込めなかった符号データが最大何ビットで許容デー
タ量を越えるかを考えることにより以下に記すＯＶＦ部
の容量を設定すれば、従来に比べＶＲＡＭの容量を大幅
に削減できるのである。

【００４４】ところで、固定ブロックに書き込める符号
データの容量（ＤＣ成分を除いた）はＹ信号に相当する
ＤＣＴブロックが７０bit、Ｃ_R、Ｃ_B信号が３０bitであ
るので、上記したことからＦＩＸ部を５word（８０bi
t）と２word（３２bit）に本実施例では設定した。ここ
で、符号語の最大符号長は１６bitであり、処理速度を
上げる点から符号長の検出等の処理を１時刻（クロッ
ク）で行うために、データ処理単位を１６bitとしてい
る。従ってＶＲＡＭの１wordも１６bitにしている。

【００４５】次に、ＦＩＸ部を越える符号データについ
ては、図３に示すようにＯＶＦ部を設け、ここに各ＤＣ
Ｔブロックの符号データともＦＩＸ部に書き込めなかっ
た符号データをＤＣＴブロックの番号の小さいものから
順に書き込んでいく。また、ＯＶＦ部は前半１５ＤＣＴ
ブロックの符号データを書き込む部分と、後半１５ＤＣ
Ｔブロックのデータを書き込む部分を分けて設けてい
る。即ちそれぞれの先頭アドレスが決まっている。この
ようにＯＶＦ部を前半１５ＤＣＴブロックと後半１５Ｄ
ＣＴブロックとに分けているのは先記したようにsyncbl
ock0、1にそれぞれ前半１５ＤＣＴ／後半１５ＤＣＴの符
号データを優先的に書き込むときその先頭アドレスを容
易に知るためである。

【００４６】次にＯＶＦ部の必要ｗｏｒｄ数について説
明する。 (1) ＶＲＡＭにはＦＩＸ部には、それぞれ１つのＤＣＴ
ブロックのデータしか書き込まない。

【００４７】(2) ＶＲＡＭの各ＤＣＴブロックのＦＩＸ
部の容量はＹ信号に比べ、色差信号Ｃ_R、Ｃ_Bの容量の方
が少ない。

【００４８】(3) 更に記録されるＤＣ成分を除いた符号
データ量が２７００bitである。 の３つの条件から、ＯＶＦ部を１番多く使用する１ビデ
オセグメント単位の符号データのパターンは、色差信号
の３つのＤＣＴブロックのデータ量が非常に多く、それ
以外の２７個のＤＣＴブロックの符号データはｅｏｂだ
けというパターンであり、このときＯＶＦ部には、 ２７００ − ６×２７ − ３２×３ ＋ １５ × ２ ＝ ２４７２ (bit) eob : 符号長は6bit 必要で、即ち、 ２４７２ ÷ １６ ＝ １５４.５ で、１５５word必要になる。上の式で１５×２は、ＯＶ
Ｆ部では同じアドレスに異なったＤＣＴブロックの符号
データを混在させないようにしているための余裕分（最
悪最後の符号データのみ１bitで１word分を占有するこ
とがあるためで、２はＤＣＴブロックが３つの場合を考
えているため）である。この色差信号が３つとも前半１
５ＤＣＴブロックにある場合と、後半１５ＤＣＴブロッ
クにある場合が考えられるので、本実施例では、ＯＶＦ
部を図３に示すように前半／後半それぞれ１５５word用
意し、１つのＶＲＡＭの容量はＦＩＸ部も含めて、４３
０word（６８８０bit）になる。

【００４９】以上のように本実施例のＶＲＡＭ構成によ
れば、従来の３０７２０bitに比べ約１／４.５になり、
かなりの容量削減になる。

【００５０】上記のように構成したＶＲＡＭへの書き込
み方について、次に説明する。データ制御部１で１６bi
t単位に詰められた符号データは、図４に示すようにＳ
Ｗ１０７を介してＶＲＡＭ１６、１９に出力されるが、
同時にｅｏｂ検出信号とキャリー信号をアドレス制御部
１１に出力する。本実施例でも従来と同様ＶＲＡＭ１
６、１９への書き込みや読み出しはピンポン型の構成を
とっており、今、ＳＷ１０７、１７、１８は黒丸の接点
が選択されているとして以下説明する。アドレス制御部
１１はデータ制御部１から出力されるｅｏｂ検出信号に
よって、１つのＤＣＴブロックの符号データの処理の終
了を知り、そして次に入力されるキャリー信号が１のと
きＶＲＡＭ１６のアドレスが次に処理されるＤＣＴブロ
ックの先頭アドレスになるようにアドレスコントローラ
１４の指示を受けて先頭値設定部１２はアップカウンタ
１３を初期設定し、ＳＷ１７を介してＶＲＡＭ１６にア
ドレスを与える。その後、先記したようにデータ制御部
１のレジスタ９に符号データが１６bit全て埋まるとキ
ャリー信号が１になるので、キャリー信号が１になる毎
に、レジスタ９の出力をＶＲＡＭ１６に書き込んだ後、
アドレスコントローラ１４はアップカウンタ１３を動作
させてアドレスを１更新させ次の書き込みに備える。従
って、例えば図５(ａ)のようなＤＣＴブロック１の符号
語データ列は、同図(ｂ)に示すようにＶＲＡＭのアドレ
ス５番地から書き込まれる。もし更に符号データが存在
しＦＩＸ部に書けないときは、アドレス制御部１１はＶ
ＲＡＭ１６のアドレスをＯＶＦ部に飛ばし、ＯＶＦ部に
続きの符号データを書き込むように制御する。ＶＲＡＭ
１９はこの時読み出しモードになっておりアドレス制御
部２０の制御によってＳＷ１８を介してアドレスが与え
られ、従来と同じくデータ制御部１１８によって所定の
規則に従ってＦＲＡＭにデータを並び換えて書き込まれ
る。

【００５１】以上のように、本実施例によれば、符号語
データを１６bit単位毎に並び換え（詰め込んで）、更
にＶＲＡＭをＦＩＸ部とＯＶＦ部に分けた構成にする事
により、従来に比べ大幅なＶＲＡＭの容量の削減がで
き、更に各ＤＣＴブロックの先頭アドレスを記憶するポ
インタＲＡＭは全く必要なく、この面でも回路規模の削
減が出来る。

【００５２】図６は本装置におけるＶＲＡＭの構成の第
２の実施例を示す構成図である。先の実施例では、読み
出し時の先頭アドレスを容易に知るためと、前半／後半
どちらのデータ量が多くなるか分からないために、ＯＶ
Ｆ部を前半１５ＤＣＴブロック分と後半１５ＤＣＴブロ
ック分用意したが、実際、記録可能な総データ量は決ま
っており、そのデータ量のために必要なＯＶＦ部のｗｏ
ｒｄ数は、先に説明したように、１５５wordであった。
そして、前半／後半の先頭アドレスが容易に分かり、後
から書き込む後半１５ＤＣＴブロックの符号データが破
棄されることなくsyncblock1に書き込むデータ量が確保
できれば、ＶＲＡＭのＯＶＦ部は前半／後半別々に分け
る必要はなく１５５word分１つ用意すればよいことにな
る。

【００５３】ところで、syncblock1全てに後半１５ＤＣ
Ｔブロックの符号データが書き込まれる場合、ＯＶＦ部
に必要な後半１５ＤＣＴブロックの符号データに対する
ｗｏｒｄ数は、先に計算したのと同じ考え方で、１４個
のＤＣＴブロックがｅｏｂ符号のみで、１個の色差信号
のＤＣＴブロックに多くのデータが集中しているパター
ンで、このときＯＶＦ部には、 ８５０ − ６×１４ − ３２ ＝ ７３４ (bit) eob : 符号長は6bit syncblock1 : 850bitのACテ゛ータが書ける 必要で、即ち、 ７３４ ÷ １６ ＝ ４５.８７５ で、４６word必要になる。従って、最低４６wordはＯＶ
Ｆ部に後半１５ＤＣＴブロックの符号データを書き込む
優先領域を確保する必要がある。

【００５４】図６に示すＶＲＡＭの構成は、ＦＩＸ部は
第１の実施例と同じ構成（アドレス空間）であるが、図
３と異なるのは前半１５ＤＣＴブロックのＯＶＦ部と後
半１５ＤＣＴブロックのＯＶＦ部（１５５word）を共有
化した点と、ＯＶＦ部において前半１５ＤＣＴブロック
のデータの書き込み／読み出しアドレスの順番と後半１
５ＤＣＴブロックのデータの書き込み／読み出しアドレ
スの順番を逆にしている点である。このように構成した
ＶＲＡＭへの符号データの書き込み方は、まず前半１５
ＤＣＴブロックの符号データをＦＩＸ部に書き込み、Ｆ
ＩＸ部に書き込めなっかた符号データをＯＶＦ部にアド
レス１２０から矢印Ａの方向（アドレス増加の方向）に
順次書き込んでいく。次に後半１５ＤＣＴブロックのＦ
ＩＸ部に書き込めなかった符号データは、ＯＶＦ部のア
ドレス２７４から矢印Ｂの方向（アドレス減少の方向）
に書き込んでいき、アドレス２２９までは前半１５ＤＣ
Ｔブロックの符号データが先に書き込まれていてもオー
バーライトして、書き換えていく。それ以降は、まだ符
号データが残っている場合、前半１５ＤＣＴブロックの
符号データが書き込まれていないアドレスまで符号デー
タを書き込んでいく。ここでアドレス２７４からアドレ
ス２２９までが上記した後半１５ＤＣＴブロックの符号
データの優先領域である。

【００５５】次にこのＶＲＡＭへの書き込み方について
説明する。図７は第２の実施例のＶＲＡＭを用いた記録
装置のＶＲＡＭ制御部のブロック図であり、２２はアド
レスの先頭値を設定する先頭値設定部、２３は先頭値設
定部１２で設定された値からアドレスをカウントアップ
するためのアップカウンタ、２４は先頭値設定部１２で
設定された値からアドレスをカウントダウンするための
ダウンカウンタ、２５はそれらの動作を制御するアドレ
スコントローラ、２６はアドレスコントローラ２５の制
御でアップカウンタ２３とダウンカウンタ２４の出力を
切り換えるＳＷである。先頭値設定部２２、アップカウ
ンタ２３、ダウンカウンタ２４、アドレスコントローラ
２５、ＳＷ２６でアドレス制御部２１が構成される。２
７、２８は本実施例のＶＲＡＭである。

【００５６】データ制御部１で１６bit単位に詰められ
た符号データは、図７に示すようにＳＷ１０７を介して
ＶＲＡＭ２７、２８に出力されるが、同時にｅｏｂ検出
信号とキャリー信号をアドレス制御部２１に出力する。
本実施例でも従来と同様ＶＲＡＭ２７、２８への書き込
みや読み出しはピンポン型の構成をとっており、今、Ｓ
Ｗ１０７、１７、１８は黒丸の接点が選択されていると
して以下説明する。アドレス制御部２１はデータ制御部
１から出力されるｅｏｂ検出信号によって、１つのＤＣ
Ｔブロックの符号データの処理の終了を知り、そして次
に入力されるキャリー信号が１のときＶＲＡＭ２７のア
ドレスが次に処理されるＤＣＴブロックの先頭アドレス
になるようにアドレスコントローラ２４の指示を受けて
先頭値設定部２２はアップカウンタ２３を初期設定し、
ＳＷ２６、１７を介してＶＲＡＭ１６にアドレスを与え
る。また先頭値設定部２２は後半１５ＤＣＴブロックの
データ処理を行っている間はＯＶＦ部の次のアドレスを
設定する。

【００５７】その後、先記したようにデータ制御部１の
レジスタ９に符号データが１６bit全て埋まるとキャリ
ー信号が１になるので、キャリー信号が１になる毎に、
レジスタ９の出力をＶＲＡＭ１６に書き込んだ後、ＦＩ
Ｘ部もしくは前半１５ＤＣＴブロックの符号データをＯ
ＶＦ部に書き込んでいるときはアドレスコントローラ１
４はアップカウンタ１３を動作させてアドレスを１更新
させ次の書き込みに備える。また後半１５ＤＣＴブロッ
クの符号データをＯＶＦ部に書き込む時、アドレスコン
トローラ２５はＳＷ２６をｊ側に切り換えダウンカウン
タ２４の出力をＶＲＡＭ２７のアドレスとして与える。
以上の動作を繰り返すことにより、ＶＲＡＭ２７、２８
のＦＩＸ部、ＯＶＦ部に符号データを書き込んでいく。

【００５８】以上のように本装置に本実施例のＶＲＡＭ
構成を用いることにより、その必要容量は２７５word
（４４００bit）でよく、先の第１の実施例のＶＲＡＭ
構成に比べ更に１５５word（２４８０bit）削減可能
で、従来に比べ約１／７になり、また本構成においても
各ＤＣＴブロックの先頭アドレスを記憶するポインタＲ
ＡＭは全く必要なく、この面でも回路規模の削減が出
来、その効果は大なるものがある。

【００５９】図８は本装置におけるＶＲＡＭの構成の第
３の実施例を示す構成図である。同図において、先の第
２の実施例と異なるところは、後半１５ＤＣＴブロック
のＦＩＸ部もＯＶＦ部同様、データの書き込み／読み出
しアドレスの順番を前半１５ＤＣＴブロックとは逆にし
ている点である。即ち、図８に示すように、後半１５Ｄ
ＣＴブロックのＦＩＸ部はアドレス２７４がＤＣＴ１５
のＦＩＸ部の始まりで、アドレス２１５がＤＣＴ２９の
ＦＩＸ部の最後のアドレスである。従って、前半１５Ｄ
ＣＴブロックのデータの書き込み／読み出しは矢印Ｃの
方向（アドレス増加の方向）、後半１５ＤＣＴブロック
のデータの書き込み／読み出しは矢印Ｄの方向（アドレ
ス減少の方向）となり、ＯＶＦ部はアドレス６０〜２１
４の１５５wordが割り当てられている。本実施例では、
ＲＡＭ容量は第２の実施例のＶＲＡＭ構成と同じである
が、アドレスの制御を行う場合、前半１５ＤＣＴブロッ
クのデータ処理時はアップカウントのみ、後半１５ＤＣ
Ｔブロックのデータ処理時はダウンカウントのみで行え
るので、アドレス制御部の構成が先の第２の実施例に比
べ簡単になるメリットがある。

【００６０】次に、再生時、１６bit単位で詰め込まれ
ＶＲＡＭに格納された符号データを符号語データ単位に
切り出す方法について説明する。図９が上記したＶＲＡ
Ｍから符号語データ単位に切り出すデータ制御部のブロ
ック図である。図１０はこのデータ制御部での時刻毎の
符号データの並び換えの様子を示した状態図である。

【００６１】図９において、２９は加算器３４のキャリ
ー信号（以下単にキャリー信号という）が０の時接点ｌ
が、１の時接点ｋが選択されるＳＷ、３０はＶＲＡＭか
らの符号データをラッチするレジスタ、ここでＶＲＡＭ
のアドレスは上記した記録時のアドレス制御の動作と同
様、キャリー信号が１のとき次の時刻で更新される。３
１はＳＷ２９の切り換えによって、キャリー信号が１の
時レジスタ３０の出力を、キャリー信号が０のとき自分
自身のフィードバック出力を次の時刻でラッチするレジ
スタ、３２はレジスタ３０、３１の計３２bitの出力を
１つにしてレジスタ３１のＬＳＢからレジスタ３０のＭ
ＳＢに向かって各ビット位置に図１０のように番号を付
けたとき、レジスタ３５の出力値に＋１したビット位置
から上位１６bitを選択するセレクタ、３３はセレクタ
３２によって切り出されＬＳＢ側から詰まっている符号
語データからその符号長及びサインビットの有無を示す
サインフラグを出力し更にｅｏｂ符号で有ればｅｏｂ検
出信号を１にする符号長テーブルで、このｅｏｂ検出信
号は記録時と同様次の時刻から新しいＤＣＴブロックの
処理が開始されることを示すフラグである。３４はセレ
クタ３２によって切り出された符号語データの符号長及
びＣinに入力されるサインフラグからレジスタ３５と共
に累積加算する４bitの加算器、３５は加算器３４の加
算結果を次の時刻にラッチし、また各ＤＣＴブロックの
先頭では初期値１５を出力するレジスタである。

【００６２】今、図５(b)のようにＶＲＡＭに詰め込ま
れた符号語データａ、ｂ、ｃ、ｅ、ｆ、ｅｏｂを切り出
すことを例に説明する。

【００６３】このＤＣＴブロックの先頭であるＶＲＡＭ
の５番地の内容が、図９に示すように、最初時刻ｔ
₀で、レジスタ３０にラッチされるとレジスタ３５の出
力は初期値１５であるのでセレクタ３２はレジスタ３０
のビット位置１６から上位側のビットを選択して、可変
長符号復号器１４３と符号長テーブル３３に出力する。
このセレクタ３２がレジスタ３５の示す値に＋１したレ
ジスタ３０、３１のビット位置から上位側のビットを選
択する事が即ち符号語の切り出しを行うことである。図
１０に示すように時刻ｔ₀において、符号語ａが切り出
されたことになる。この時、図１０のようにセレクタ３
２の出力のＬＳＢと符号語のＬＳＢは必ず一致するよう
になる。可変長符号復号器１４３では、この符号語ａか
らゼロランと振幅値に復号する。また符号長テーブル３
３はセレクタ３２の出力のＬＳＢ側から詰まっている符
号語ａの符号長５とサインフラグ１を加算器３４に出力
する。加算器３４は、この値とレジスタ３５の出力値の
加算、５＋１５＋１＝２１を行い、キャリー信号及び４
bitの加算結果を出力する。加算結果５は次の時刻ｔ₁で
レジスタ３５にラッチされる。

【００６４】時刻ｔ₁では、時刻ｔ₀でキャリー信号が１
であったので、レジスタ３０にはＶＲＡＭの次のアドレ
ス６番地の内容がラッチされ、またレジスタ３１にはレ
ジスタ３０の出力がラッチされる。この時レジスタ３５
の出力値は５を示しているので、セレクタ３２はレジス
タ３０、３１のビット位置６から上位１６ビットを選択
する事により、図１０に示すように符号語ｂが切り出さ
れたことになる。符号長テーブル３３は符号語ｂの符号
長１０を出力し、加算器３４は１０＋５＝１５の計算を
行う。この時加算結果に桁上がりがないのでキャリー信
号は０である。この計算結果１５は次の時刻ｔ₂でレジ
スタ３５にラッチされる。

【００６５】時刻ｔ₂では、時刻ｔ₁でキャリー信号が０
であったので、ＶＲＡＭのアドレスは更新されずレジス
タ３０には６番地の内容が再度ラッチされ、またレジス
タ３１にはＳＷ２９が接点ｌが選択されるので自分自身
のフィードバック値がラッチされる。この時レジスタ３
５の出力値は５を示しており、セレクタ３２はレジスタ
３０、３１のビット位置１６から上位１６ビットを選択
する事により、図１０に示すように符号語ｃが切り出さ
れたことになる。符号長テーブル３３は符号語ｃの符号
長７とサインフラグ１を出力し、加算器３４は１５＋７
＋１＝２３の計算を行う。この時加算結果に桁上がりが
生じキャリー信号は１となる。この加算結果７は次の時
刻ｔ₃でレジスタ３５にラッチされる。以上の様な手順
で本データ制御部は動作を繰り返し、時刻ｔ₆までに図
１０に示すように符号語ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｅｏ
ｂを順に切り出し可変長符号復号器１４３に出力する。

【００６６】以上のように本実施例を用いることによ
り、記録時図５(b)のように１６bit単位に詰め込まれた
符号データから容易に符号語データを切り出すことが出
来る。ここで加算器３４や符号長テーブル３３は、記録
装置の符号長テーブル２や加算器３と共有することも可
能である。

【００６７】以上の説明から明らかなように、符号語を
１６ビット単位に詰め込むこと、ＶＲＡＭをＦＩＸ部と
ＯＶＦ部に分けて構成すること、更にＯＶＦ部への書き
込み／読みだしを前半１５ＤＣＴブロックと後半１５Ｄ
ＣＴブロックで更新するアドレス方向を逆にすること、
符号語を１６ビット単位に詰め込まれた符号データから
符号語を切り出すこと、により従来に比べ大幅にＶＲＡ
Ｍの容量を削減することが出来、回路規模の大幅な縮小
化、コストの削減に大なる効果を奏する。

【００６８】なお、本実施例では、最大符号長が１６bi
tであると仮定したため、ＶＲＡＭの１wordや処理単位
を１６bitにしたが、最大符号長が１６bitで無い場合で
も、それに合わせてＶＲＡＭのｗｏｒｄ長や処理単位ビ
ット長を変更するだけで本発明が採用できるのは言うま
でもないことである。

【００６９】

【発明の効果】以上説明したように、本発明によれば、
可変長符号語を一時的に格納するバッファメモリの容量
を従来に比べ大幅に削減することができ、そのためコス
ト的にも、回路面積的にも従来に比べ非常に有利な記録
・再生装置を提供することができ、その効果は大なるも
のがある。

【図面の簡単な説明】

【図１】本発明の一実施例における記録装置のデータ制
御部を示すブロック図

【図２】同装置における時刻毎の符号語データの並び換
えの様子を示した状態図

【図３】同装置における第１の実施例のＶＲＡＭの構成
を示す構成図

【図４】同装置における第１の実施例のＶＲＡＭを制御
する制御部のブロック図

【図５】入力される符号語データとＶＲＡＭに書き込ま
れる位置を示す関係図

【図６】同装置における第２の実施例のＶＲＡＭの構成
を示す構成図

【図７】同装置における第２の実施例のＶＲＡＭを制御
する制御部のブロック図

【図８】同装置における第３の実施例のＶＲＡＭの構成
を示す構成図

【図９】本発明の一実施例における再生装置のデータ制
御部を示すブロック図

【図１０】同装置における時刻毎の符号語データの並び
換えの様子を示した状態図

【図１１】従来の記録装置のブロック図

【図１２】大ブロック化部の構成図

【図１３】画像信号の１フレームとＤＣＴブロックの関
係を示す模式図

【図１４】ＤＣＴされた周波数成分の出力順を示す模式
図

【図１５】ビデオセグメント化されたＤＣＴブロックの
伝送順番を示す図

【図１６】３つのシンクブロック（syncblock0,syncblo
ck1,syncblock2）の構成図

【図１７】シンクブロックにおける固定ブロックの構成
図

【図１８】シンクブロックへのデータの並び方の一例を
示した模式図

【図１９】従来のＶＲＡＭの構成図

【図２０】従来の再生装置のブロック図

【符号の説明】

１ データ制御部 ２、３３ 符号長テーブル ３、３４ 加算器 ６、９、１０ レジスタ ７、８、３２ セレクタ １１、２１ アドレス制御部 １６、１９、２７、２８ ＶＲＡＭ ３０、３１、３５ レジスタ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 デジタル情報信号を可変長符号語データ
   に符号化し所定のフォーマットで記録された信号を再生
   する再生装置であって、所定ワード長単位に詰め込まれた符号データを一時記憶
   する一時記憶手段と、 前記一時記憶手段から前記可変長符号語データを切り出
   す セレクタ手段と、 前記切り出された 可変長符号語データの符号長を検出す
   る符号長検出手段と、 前記符号長を累積加算する加算手段とを備え、 前記セレクタ手段は前記加算手段の出力に基づき前記一
   時記憶手段から次に切り出す前記可変長符号語データの
   位置を選択することを特徴とする再生装置。
2. 【請求項２】 デジタル情報信号を可変長符号語に符号
   化し所定のフォーマットで記録された信号を再生する再
   生装置であって、 所定ワード長単位に詰め込まれた符号データを一時記憶
   するレジスタＡと、 前記レジスタＡの値を一時記憶するかもしくは一時刻前
   の値をホールドするかが選択可能なレジスタＢと、 前記レジスタＡと前記レジスタＢの出力値を基に前記符
   号データから前記可変長符号語を切り出すセレクタ手段
   と、 前記セレクタ手段によって切り出された前記可変長符号
   語の符号長を検出する符号長検出手段と、 前記符号長検出手段の出力である符号長を累積加算しそ
   の出力によって前記セレクタのセレクト位置及び前記レ
   ジスタＢの前記選択動作を制御する加算手段とを備えた
   ことを特徴とする再生装置。
3. 【請求項３】 デジタル情報信号を可変長符号語データ
   に符号化し所定のフォーマットで記録する記録装置であ
   って、 前記可変長符号語データの符号長を検出する符号長検出
   手段と、 前記符号長を累積加算する加算手段と、 前記可変長符号語データを一時記憶する一時記憶手段
   と、 前記加算手段の出力により前記一時記憶手段に前記可変
   長符号語データを格納する位置を選択するセレクタ手段
   とを備えたことを特徴とする記録装置。
4. 【請求項４】 デジタル情報信号を可変長符号語データ
   に符号化し所定のフォ ーマットで記録する記録装置であ
   って、 前記可変長符号語データの符号長を検出する符号長検出
   手段と、 前記符号長を累積加算する加算手段と、 前記可変長符号データを所定単位まで詰め込む第一のレ
   ジスタと、 前記第一のレジスタが所定単位を超えた場合に前記可変
   長符号語データをラッチする第二のレジスタと、 前記加算手段の出力により第一のレジスタと第二のレジ
   スタのどの位置に前記可変長符号語データをラッチする
   かを選択するセレクタ手段とを備え、 前記セレクタ手段は、前記第二のレジスタに可変長符号
   語データをラッチした一時刻後に前記第一のレジスタに
   前記第二のレジスタの可変長符号語データをラッチする
   ことを特徴とする記録装置。