JPH05183440A

JPH05183440A - 符号化装置及び復号化装置

Info

Publication number: JPH05183440A
Application number: JP3358751A
Authority: JP
Inventors: Michio Nagai; 道雄永井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-12-28
Filing date: 1991-12-28
Publication date: 1993-07-23

Abstract

(57)【要約】【構成】符号化回路１４は、変換係数を符号化して、
有効データ長がＬビットであって、ビット長が１７ビッ
トの符号化データを形成する。カウンタ５２は有効デー
タ長Ｌ_iをｍｏｄ３２により累積する。デコーダ５３
は、この累積値に基づいて切換スイッチ５１を制御す
る。切換スイッチ５１は、符号化データからビット長が
１７−Ｌビットの無効データを除去し、有効データのみ
が連続して記憶されるように、符号化回路１４からの符
号化データを切り換え選択してメモリＦＩＦＯ_mに供給
する。読出制御回路５６は、メモリＦＩＦＯ_mに記憶さ
れた有効データを番号ｍが若い順に読み出すようにメモ
リＦＩＦＯ_mを制御する。【効果】無効データを記憶しないので、メモリＦＩＦ
Ｏ_mの容量を少なくでき、また、可変長符号化データの
出力タイミングを周期的することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、符号化装置及び復号化
装置に関し、特にデータを可変長符号化する符号化装
置、及び可変長符号化データを復号化する復号化装置に
関する。

【０００２】

【従来の技術】データの伝送や記録において、例えば画
像データの伝送や、画像データの磁気テープ等の記録媒
体への記録において、画像情報圧縮のために種々の符号
化が採用されている。例えば所謂予測符号化、変換符号
化、ベクトル量子化等が知られており、さらに、例えば
予測符号化により得られる予測誤差信号、変換符号化に
より得られる変換係数等に適切な符号割り当てを行って
情報量の圧縮を行う可変長符号化が知られている。

【０００３】ところで、上記変換符号化は、画像信号の
有する相関性を利用し、標本値（以下画像データとい
う）を相互に直交する軸に変換して画像データ間の相関
を無相関化し、データ量の削減を行うものであり、所謂
基底ベクトルが互いに直交し、変換前の平均信号電力の
総和と直交変換により得られる所謂変換係数の平均電力
の総和が等しく、かつ低域成分への電力集中度に優れた
直交変換が採用されており、例えば所謂アダマール変
換、ハール変換、カールネン・ルーベ（Ｋ−Ｌ）変換、
離散余弦変換（以下ＤＣＴ：Discrete Cosine Transfor
m という）、離散正弦変換（以下ＤＳＴ：Discrete Sin
e Transform という）、傾斜（スラント）変換等が知ら
れている。

【０００４】ここで、上記ＤＣＴについて簡単に説明す
る。ＤＣＴは、画像を空間配置における水平・垂直方向
ともにｎ個（ｎ×ｎ）の画素からなる画像ブロックに分
割し、画像ブロック内の画像データを余弦関数を用いて
直交変換するものである。このＤＣＴは、高速演算アル
ゴリズムが存在し、画像データの実時間変換を可能にす
る１チップの所謂ＬＳＩが出現したことにより、画像デ
ータの伝送や記録に広く用いられるようになっている。
また、ＤＣＴは、符号化効率として、効率に直接影響す
る低域成分への電力集中度の点で最適な変換である上記
Ｋ−Ｌ変換と殆ど同等の特性を有するものである。した
がって、ＤＣＴにより得られる変換係数を、電力が集中
する成分のみを符号化することにより、全体として情報
量の大幅な削減が可能となる。

【０００５】具体的には、ｎ×ｎ個の画像データをＤＣ
Ｔして得られる変換係数を例えばＣ_ij（ｉ＝０〜ｎ−
１，ｊ＝０〜ｎ−１）で表すと、変換係数Ｃ₀₀は画像ブ
ロック内の平均輝度値を表す直流成分に対応し、その電
力は、通常、他の成分に比べてかなり大きくなる。そこ
で、この直流成分を粗く量子化した場合、視覚的に大き
な画質劣化として感じられる直交変換符号化特有の雑音
である所謂ブロック歪みが生じるところから、変換係数
Ｃ₀₀に多くのビット数（例えば８ビット以上）を割り当
てて均等量子化し、直流成分を除く他の成分（以下交流
成分という）の変換係数Ｃ_ij（Ｃ₀₀を除く）には、例え
ば視覚の空間周波数が高域では低下するという視覚特性
を利用して、高域成分ほどビット数の割り当てを減少さ
せて量子化するようになっている。

【０００６】そして、画像データの伝送や記録では、画
像データをＤＣＴして得られる変換係数Ｃ_ijを上述のよ
うに量子化した後、さらに圧縮を行うために、例えば所
謂ハフマン符号化（Huffman coding）やランレングス符
号化（Run Lengthcoding ）等の可変長符号化を行い、
得られる可変長符号化データに同期信号やパリティ等を
付加して伝送や記録を行うようになっている。

【０００７】ところで、可変長符号化、例えばハフマン
符号化を行う符号化装置は、従来、例えば所謂ＲＯＭ
（Read Only Memory）等からなり、ハフマン符号則を記
憶している符号テーブル回路と、該符号テーブル回路か
ら供給される符号化データから無効データを除去し、有
効データが連続した可変長符号化データ出力するパッキ
ング回路とから構成される。

【０００８】そして、符号テーブル回路は、変換係数Ｃ
_ijを量子化した量子化データをアドレスとし、１つの変
換係数Ｃ_ijに対して、有効データ長がＬ_ijビットであっ
てビット長（幅）が最大符号長であるＮビットの符号化
データを出力するようになっている。

【０００９】また、パッキング回路は、バッファメモリ
等からなり、符号テーブル回路から供給されるビット長
がＮビットの符号化データを一旦記憶し、Ｎ−Ｌ_ijビッ
トの無効データを除去し、有効データのみが連続してい
る可変長符号化データを出力するようになっている。

【００１０】したがって、従来の符号化装置では、パッ
キング回路のバッファメモリに無効データも記憶するた
め、バッファメモリの容量が大きくなり、また、バッフ
ァメモリの読出制御が複雑となり、さらに、パッキング
回路から可変長符号化データが出力されるタイミングが
不定期となり、この符号化装置の後段に接続されている
回路が待たされる等の問題があった。

【００１１】一方、上述のように可変長符号化された可
変長符号化データを復号化する復号化装置は、従来、ビ
ット幅を８ビット（以下１バイトという）するバッファ
メモリと、例えばＲＯＭ（Read Only Memory）等からな
り、逆のハフマン符号則を記憶している復号テーブル回
路とから構成される。

【００１２】そして、バッファメモリは、可変長符号化
データを１バイト単位で一旦記憶し、復号テーブル回路
は、バッファメモリからバイト単位で読み出される可変
長符号化データを復号化するようになっている。

【００１３】したがって、従来の復号化装置では、可変
長符号データのデータ長が８ビットよりも長いときは、
バッファメモリからの読出が２回以上必要となり、すな
わち１つの可変長符号データを復号化する時間が不定と
なり、換言すると復号化のタイミングを能動的に制御す
ることができず、この復号化装置に後段に接続される回
路が待たされる等の問題があった。

【００１４】

【発明が解決しようとする課題】このように、従来の符
号化装置では、パッキング回路のバッファメモリの容量
が大きくなり、また、バッファメモリの読出制御が複雑
となり、さらに、符号化装置から可変長符号化データを
出力するタイミングが不定期となる等の問題があり、ま
た、従来の復号化装置では、バッファメモリのビット幅
を８ビットとしているために、可変長符号データのデー
タ長が８ビットよりも長いときは、バッファメモリから
の読出が２回以上必要となり、１つの可変長符号データ
を復号化する時間が不定となる等の問題があった。

【００１５】本発明は、このような実情に鑑みてなされ
たものであり、従来の装置に比して回路規模が小さく、
すなわちコストが安く、有効データのみが連続した可変
長符号化データを周期的に出力することができる符号化
装置の提供を目的とする。

【００１６】また、復号化されたデータを周期的に出力
することができる符号化装置の提供を目的とする。

【００１７】

【課題を解決するための手段】本発明では、上記課題を
解決するために、データを符号化して、有効データ長が
Ｌ_i（ｉ＝１、２、３・・・）ビットであって、ビット
長が最大符号長であるＮビットの符号化データを形成す
ると共に、符号化データの有効データ長Ｌ_iを出力する
符号化手段と、それぞれの入出力データ幅がＢビットで
あって並列に接続された第１〜第Ｍのメモリからなり、
全体の入力データ幅（Ｂ×Ｍ）が最大符号長Ｎよりも大
きく、Ｂビット単位で書込及び読出が可能な記憶手段
と、上記符号化手段からの符号化データを切り換え選択
して上記記憶手段に供給する切換手段と、上記符号化手
段からの符号化データの有効データ長Ｌ_iを累積し、該
累積値に基づいて、上記符号化手段から供給される有効
データ長がＬ_iビットの符号化データを含む記憶データ
をＢビット単位に分割し、該記憶データのＢビットに満
たないビット長がｌ_i（ｌ_i＜Ｂ）ビットの余りビット
と次の有効データ長がＬ_i+1ビットの符号化データを結
合してデータ長がｌ_i＋Ｌ_i+1ビットからなる次の記憶
データを形成すると共に、Ｂビット単位に分割された記
憶データを上記記憶手段に上記第１〜第Ｍのメモリ順に
供給するように上記切換手段を制御し、累積値のＢ毎に
書込を許可する制御信号を上記記憶手段に上記第１〜第
Ｍのメモリ順に供給して、符号化データからＮ−Ｌ_iビ
ットの無効データが除去された有効データを連続して記
憶するように上記記憶手段を制御する書込制御手段と、
有効データを上記第１〜第Ｍのメモリ順に読み出し、可
変長符号化データとして出力するように上記記憶手段を
制御する読出制御手段とを有することを特徴とする。

【００１８】また、本発明では、上記課題を解決するた
めに、それぞれの入出力データ幅がＢビットであって並
列に接続された第１〜第Ｍのメモリからなり、全体の入
力データ幅（Ｂ×Ｍ）がＮ＋Ｂ−１（Ｎは最大符号長）
よりも大きく、Ｂビット単位で書込及び読出が可能な記
憶手段と、可変長符号化データを第１〜第Ｍのメモリ順
に記憶するように上記記憶手段を制御する書込制御手段
と、可変長符号化データを復号化してデータを再生する
と共に、可変長符号化データのデータ長Ｌ_i（ｉ＝１、
２、３・・・）を検出する復号化手段と、上記記憶手段
から読み出された可変長符号化データを切り換え選択し
て上記復号化手段に供給する切換手段と、上記復号化手
段からの可変長符号化データのデータ長Ｌ_i基づいて、
上記記憶手段からの可変長符号化データを上記復号化手
段に、先頭ビットが上記復号化手段の所定ビットに対応
すると共に少なくとも最大符号長Ｎ単位で供給するよう
に上記記憶手段の読出及び切換手段を制御する読出制御
手段とを有することを特徴とする。

【００１９】

【作用】本発明に係る符号化装置では、符号化手段によ
って得られる有効データ長がＬ_iビットであって、ビッ
ト長が最大符号長であるＮビットの符号化データから、
有効データ長Ｌ_iに基づいて無効データを除去し、有効
データのみをｍビット単位で記憶手段に記憶し、この記
憶手段に記憶された有効データをｍビット単位で読み出
し、可変長符号化データとして出力する。

【００２０】また、本発明に係る復号化装置では、可変
長符号化データを連続して記憶手段に記憶し、この記憶
手段に記憶された可変長符号化データを、可変長符号化
データの各データ長Ｌ_iに基づいて、その先頭ビットが
復号化手段の所定ビットに対応すると共に少なくとも最
大符号長Ｎ単位で読み出し、読み出した可変長符号化デ
ータを復号化手段で復号化して、データ再生する。

【００２１】

【実施例】以下、本発明に係る符号化装置及び復号化装
置の一実施例を図面を参照しながら説明する。図１は、
本発明を適用した符号化装置の回路構成を示すものであ
り、図２は、本発明を適用した復号化装置の回路構成を
示すものであり、図３は、上記符号化装置を適用したデ
ィジタルビデオテープレコーダ（以下単にＶＴＲとい
う）の記録系の回路構成を示すものであり、図４は、上
記復号化装置を適用したＶＴＲの再生系の回路構成を示
すものである。

【００２２】まず、このＶＴＲについて説明する。この
ＶＴＲは、図２に示すように、アナログ映像信号をディ
ジタル信号に変換し、得られる画像データに所謂変換符
号化及び可変長符号化等のデータ処理を施してデータ圧
縮を行った後、磁気ヘッド２１を介して磁気テープ１に
記録する記録系と、図４に示すように、磁気テープ１か
ら磁気ヘッド３１によって再生される再生信号を２値化
すると共に、可変長復号化及び逆の変換符号化等のデー
タ処理を施した後、アナログ信号に変換してアナログ映
像信号を再生する再生系とから構成される。

【００２３】上記記録系は、上述の図２に示すように、
映像信号をサンプリングし、ディジタル信号に変換して
画像データを形成するアナログ／ディジタル変換器（以
下Ａ／Ｄ変換器という）１１と、該Ａ／Ｄ変換器１１か
らの画像データを空間配置におけるｎ×ｎ個を１ブロッ
クとする画像ブロックＧ_h（ｈ＝０〜Ｈ、Ｈは１フレー
ムあるいは１フィールドの画素数及び画像ブロックの画
素数ｎ²に依存する）に分割するブロック化回路１２
と、該ブロック化回路１２からの画像データを余弦関数
を用いて直交変換（以下ＤＣＴ：Discrete Cosine Tran
sform という）して各画像ブロックＧ_hの変換係数Ｃ_ij
（ｉ＝０〜ｎ−１，ｊ＝０〜ｎ−１）を算出する離散余
弦変回路（以下ＤＣＴ回路という）１３と、該ＤＣＴ回
路１３からの変換係数Ｃ_ijを符号化して、有効データ長
がＬ_ijビットであって、ビット長が最大符号長であるＮ
ビットの符号化データを形成すると共に、符号化データ
の有効データ長Ｌ_iを出力する符号化回路１４と、該符
号化回路１４から供給される符号化データからＮ−Ｌ_ij
ビットの無効データを除去し、有効データが連続した可
変長符号化データを形成するパッキング回路１５と、該
パッキング回路１５からの可変長符号化データに、例え
ばエラー検出やエラー訂正のためのパリティをデータ処
理や記録の１単位となる処理単位毎に付加するパリティ
付加回路１７と、該パリティ付加回路１７からのパリテ
ィが付加された可変長符号化データに、同期信号等を処
理単位毎に付加して伝送データを形成する同期信号挿入
回路１８と、該同期信号挿入回路１８からパラレルデー
タとして送られてくる伝送データをシリアルデータに変
換するパラレル／シリアル（以下Ｐ／Ｓという）変換器
１９と、該Ｐ／Ｓ変換器１９からの伝送データに記録に
適した変調を施して記録信号を生成し、上記磁気ヘッド
２１に供給するチャンネルエンコーダ（以下ＥＮＣとい
う）２０とから構成される。

【００２４】そして、この記録系は、端子２を介してア
ナログ信号として供給される映像信号を画像データに変
換した後、例えば１フレームあるいは１フィールド分の
画像データを画像ブロックＧ_hに分割し、各画像ブロッ
クＧ_hの画像データをＤＣＴして変換係数Ｃ_ijを算出
し、この変換係数Ｃ_ijを可変長符号化して、可変長符号
化データを形成するようになっている。また、この記録
系は、可変長符号化データに同期信号等を処理単位毎に
付加して伝送データを形成した後、この伝送データに記
録に適した変調、例えばスクランブルやＮＲＺＩ変調処
理を施し、磁気ヘッド２１よって磁気テープ１に記録す
るようになっている。

【００２５】かくして、本発明に係る符号化装置は、符
号化回路１４〜パッキング回路１５から構成され、具体
的には、以下のようになっている。

【００２６】ブロック化回路１２は、例えば１フレーム
あるいは１フィールド分の記憶容量を有するメモリ等か
ら構成され、例えば所謂輝度信号Ｙ及び色差信号Ｕ、Ｖ
として供給される画像データを順次記憶し、上述のよう
に空間配置における画像データのｎ×ｎ個、例えば８×
８個を１ブロックとする画像ブロックＧ_hに分割して読
み出し、読み出した画像データをＤＣＴ回路１３に供給
する。

【００２７】ＤＣＴ回路１３は、例えば所謂ＤＳＰ（Di
gital Signal Processor）等から構成され、ブロック化
回路１２から画像ブロックＧ_h毎に供給される画像デー
タを上述のように余弦関数を用いて直交変換して変換係
数Ｃ_ijを算出し、この変換係数Ｃ_ijを符号化回路１４に
供給する。

【００２８】符号化回路１４は、ハフマン符号化則を記
憶している例えば所謂ＲＯＭ（ReadOnly Memory）等か
らなり、例えば図１に示すように、ＤＣＴ回路１３から
端子４を介して供給される変換係数Ｃ_ijをアドレスと
し、有効データ長がＬ_ijビットであって、ビット長が最
大符号長であるＮビットの符号化データを形成し、この
符号化データと符号化データの有効データ長Ｌ_ijをパッ
キング回路１５に供給する。ここで、パッキング回路１
５に供給される有効デコーダ長Ｌ_ijの添字を、供給され
る順番に従ってｉ（ｉ＝１、２、３・・・）で表すこと
にし、説明を続ける。

【００２９】パッキング回路１５は、例えば上述の図１
に示すように、例えば所謂ＦＩＦＯ（First In First O
ut）メモリからなり、それぞれの入出力データ幅がＢビ
ットの複数のメモリＦＩＦＯ_m（ｍ＝１〜Ｍ）と、上記
符号化回路１４からの符号化データを切り換え選択して
上記メモリＦＩＦＯ_mに供給する切換スイッチ５１と、
上記符号化回路１４からの符号化データの有効データ長
Ｌ_iを累積するカウンタ５２と、該カウンタ５２からの
累積値をデコーダし、上記切換スイッチ５１を制御する
デコーダ５３と、上記カウンタ５２からの累積値を閾値
ＴＨ₁〜ＴＨ₃（ＴＨ₁＜ＴＨ₂＜ＴＨ₃）とそれぞれ
比較する比較器５４ａ、５４ｂ、５４ｃと、比較器５４
ａ、５４ｂ、５４ｃからの比較結果に基づいて、書込を
許可する所謂ライトイネーブル信号ＷＥ_mを形成するエ
ンコーダ５５と、該エンコーダ５５からのライトイネー
ブル信号ＷＥ_mをそれぞれ負論理として上記メモリＦＩ
ＦＯ_mに供給するナンドゲートＮＡＮＤ_mと、記憶され
た有効データを番号ｍが若い順に読み出すように上記メ
モリＦＩＦＯ_mを制御する読出制御回路５６と、上記メ
モリＦＩＦＯ_mからの読み出された有効データを連続し
て出力するためのフリップフロップＦＦ_mとから構成さ
れる。

【００３０】ところで、上述の最大符号長ＮとメモリＦ
ＩＦＯ_mの数Ｍとの関係は、メモリＦＩＦＯ_mを並列に
接続した全体の入力データ幅（Ｂ×Ｍ）が最大符号長Ｎ
よりも大きく、最大符号長の符号化データを１回の書込
動作で書込可能となっており、この図１では、最大符号
長Ｎを１７ビットとし、メモリＦＩＦＯ_mの入出力デー
タ幅Ｂを８ビットとし、メモリＦＩＦＯ_mの数Ｍを４個
としている。

【００３１】カウンタ５２は、Ｂ×Ｍ進カウンタであ
り、符号化回路１４からの有効データ長Ｌ_iをカウント
し、値がＢ×Ｍとなったとき、再び１からカウントを開
始するようになっている。具体的には、例えば所謂ｍｏ
ｄ３２のカウンタであり、カウント値をデコーダ５３及
び比較器５４ａ、５４ｂ、５４ｃに供給する。

【００３２】デコーダ５３は、このカウント値に基づい
て、符号化回路１４から供給される有効データ長がＬ_i
ビットの符号化データを含む記憶データをＢビット単位
に分割し、記憶データのＢビットに満たないビット長が
ｌ_i（ｌ_i＜Ｂ）ビットの余りビットと次の有効データ
長がＬ_i+1ビットの符号化データを結合してデータ長が
ｌ_i＋Ｌ_i+1ビットからなる次の記憶データを形成する
と共に、Ｂビット単位に分割された記憶データをメモリ
ＦＩＦＯ_mに番号ｍが若い順に供給するように切換スイ
ッチ５１を制御する。

【００３３】具体的には、例えば図５ａに示すように、
符号化回路１４から、有効データＬ₁〜Ｌ₉が最大符号
長である１７ビットから順に２ビットづつ少なくなる９
個の符号化データが供給され、有効データ長Ｌ₁₀〜Ｌ₁₈
が０から順に２２ビットづつ多くなる９個の符号化デー
タが供給されると、切換スイッチ５１は、デコーダ５３
の制御のもとに、例えば図５ｂに示すように、有効デー
タ長が１７（Ｌ₁）ビットの符号化データを８ビット単
位に分割し、先頭ビットを含む上位８ビットをメモリＦ
ＩＦＯ₁に供給し、次の８ビットをメモリＦＩＦＯ₂に
供給すると共に、ビット長が１（＝１７−８×２）ビッ
トの余りビットと次の有効データ長が１５（Ｌ₂）ビッ
トの符号化データを結合してデータ長が１６（＝１＋１
５）ビットからなる次の記憶データを形成する。つぎ
に、この１６ビットの記憶データを８ビット単位に分割
し、上位８ビットをメモリＦＩＦＯ₃に供給し、残りの
８ビットをメモリＦＩＦＯ₄に供給すると共に、余りビ
ット長が０となっているので、次の有効データ長が１３
（Ｌ₃）ビットの符号化データを次の記憶データとす
る。つぎに、この１３ビットの記憶データを８ビット単
位に分割し、８ビットをメモリＦＩＦＯ₁に供給すると
共に、ビット長が５（＝１３−８）ビットの余りビット
と次の有効データ長が１１（Ｌ₄）ビットの符号化デー
タを結合してデータ長が１６（＝５＋１１）ビットから
なる次の記憶データを形成する。以下、同様な動作を新
たな符号化データが供給される毎に繰り返す。

【００３４】一方、比較器５４ａ、５４ｂ、５４ｃは、
カウンタ５２からのカウント値を閾値ＴＨ₁〜ＴＨ
₃（ＴＨ₁＜ＴＨ₂＜ＴＨ₃）とそれぞれ比較し、比較
結果をエンコーダ５５に供給する。具体的には、閾値Ｔ
Ｈ₁〜ＴＨ₃の各値は、メモリＦＩＦＯ_mの入出力デー
タ幅の整数倍となっており、閾値ＴＨ₁の値は８、閾値
ＴＨ₂の値は１６、閾値ＴＨ₃の値は２４となってい
る。したがって、例えば表１に示すように、カウンタ５
２からのカウント値が８以下のときは全ての比較器５４
ａ、５４ｂ、５４ｃの出力は例えば０となり、９以上で
あって１６以下のときは比較器５４ａの出力は１になる
と共に、比較器５４ｂ、５４ｃの出力は０となり、１７
以上であって２４以下のときは比較器５４ａ、５４ｂの
出力は１になると共に、比較器５４ｃの出力は０とな
り、２５以上のときは全ての比較器５４ａ、５４ｂ、５
４ｃの出力は１になる。

【００３５】

【表１】

【００３６】エンコーダ５５は、比較器５４ａ、５４
ｂ、５４ｃからの比較結果に基づいて、書込を許可する
ライトイネーブル信号ＷＥ_mを上記メモリＦＩＦＯ_mに
順次供給する。具体的には、エンコーダ５５は、比較器
５４ａ、５４ｂ、５４ｃの出力の組合せに基づいた４状
態、例えば上述の表１に示すように、比較器５４ａ、５
４ｂ、５４ｃの出力が全て０のときはＥ１となり、比較
器５４ａの出力が１であって、比較器５４ｂ、５４ｃの
出力が０のときはＥ２となり、比較器５４ａ、５４ｂの
出力が１であって、比較器５４ｃの出力が０のときはＥ
３となり、比較器５４ａ、５４ｂ、５４ｃの出力が全て
１のときはＥ４となるポインタエリア信号を生成する。
そして、このポインタエリア信号の遷移に基づいて、書
込を許可するライトイネーブル信号ＷＥ_mを生成する。
例えば、カウンタ５２に有効データ長Ｌ_iが１７ビッ
ト、１５ビット、１３ビット、・・・の符号化データが
供給されると、カウンタ５２のカウント値が変化すると
共に、比較器５４ａ、５４ｂ、５４ｃの出力が変化し、
ポインタエリア信号がＥ１からＥ３、Ｅ１、Ｅ２、・・
・と遷移し、メモリＦＩＦＯ_mへの記憶データの入力に
同期すると共に、例えば表２に示すように、ポインタエ
リア信号がＥ１からＥ３に遷移すると、ライトイネーブ
ル信号ＷＥ₁、ＷＥ₂はハイレベル（以下Ｈレベルとい
う）となり、ライトイネーブル信号ＷＥ₃、ＷＥ₄はＬ
レベルとなる。また、ポインタエリア信号がＥ３からＥ
１に遷移すると、ライトイネーブル信号ＷＥ₁、ＷＥ₂
はＬレベルとなり、ライトイネーブル信号ＷＥ₃、ＷＥ
₄はＨレベルとなる。また、ポインタエリア信号がＥ１
からＥ２に遷移すると、ライトイネーブル信号ＷＥ₁は
Ｈレベルとなり、ライトイネーブル信号ＷＥ₂、Ｗ
Ｅ₃、ＷＥ₄はＬレベルとなる。すなわち、エンコーダ
５５は、任意のメモリＦＩＦＯ_mの入力が８ビット揃っ
た時点でそのメモリＦＩＦＯ_mに対するライトイネーブ
ル信号ＷＥ_mをＨレベルとし、メモリＦＩＦＯ_mの書込
を制御する。このエンコーダ５５からのライトイネーブ
ル信号ＷＥ_mは、ナンドゲートＮＡＮＤ_mにより、負論
理とされ、上述の図５ｃに示すように、メモリＦＩＦＯ
_mにそれぞれ供給される。

【００３７】

【表２】

【００３８】メモリＦＩＦＯ_mは、ライトイネーブル信
号ＷＥ_mの負論理がＬレベルのとき、記憶データの記憶
を行う。かくして、メモリＦＩＦＯ_mには、例えば図６
ａに示すように、有効データのみが連続して記憶され
る。

【００３９】読出制御回路５６は、上述のようにして記
憶された有効データを番号ｍが若い順に読み出すように
上記メモリＦＩＦＯ_mを制御する。具体的には、読出制
御回路５６は、例えば図６ｂに示すように、処理単位の
先頭において、読出リセット信号ＲＲをＬレベルとし、
メモリＦＩＦＯ_mの読出をリセットした後、例えば図６
ｃに示すように、全てのメモリＦＩＦＯ_m及びフリップ
フロップＦＦ_mに、所定の周期でＬレベルとなる所謂リ
ードイネーブル信号ＲＥを供給する。この結果、メモリ
ＦＩＦＯ_mから有効データが対応するフリップフロップ
ＦＦ_mに記憶された順番で転送される。

【００４０】また、読出制御回路５６は、例えば図６ｄ
に示すように、上記所定の周期でＬレベルとなり、番号
ｍが若いほど位相が進んだ所謂チップセレクト信号ＣＥ
をフリップフロップＦＦ_mに供給する。フリップフロッ
プＦＦ_mの出力は、例えば所謂トライステートとなって
いると共に、それらは所謂ワイアードオア接続され、チ
ップセレクト信号ＣＥがＬレベルのとき有効データを出
力するようになっている。この結果、端子５からは、例
えば図６ｅに示すように、無効データが除去され、有効
データのみがパッキングされた可変長符号化データが連
続して出力される。

【００４１】以上のように、パッキング回路１５のメモ
リを、それぞれの入出力データ幅が８ビットであって並
列に接続されたメモリＦＩＦＯ₁〜メモリＦＩＦＯ₄か
らなり、全体の入力データ幅（３２ビット）が最大符号
長１７ビットよりも大きく、８ビット単位で書込及び読
出ができるようにし、また、符号化回路１４からの符号
化データの有効データ長Ｌ_iをｍｏｄ３２でカウント
し、このカウント値に基づいて、符号化回路１４から供
給される有効データ長がＬ_iビットの符号化データを含
む記憶データを８ビット単位に分割し、この記憶データ
の８ビットに満たないビット長がｌ_i（ｌ_i＜８）ビッ
トの余りビットと次の有効データ長がＬ_i+1ビットの符
号化データを結合してデータ長がｌ_i＋Ｌ_i+1ビットか
らなる次の記憶データを形成すると共に、８ビット単位
に分割された記憶データをメモリＦＩＦＯ_mに番号ｍが
若い順に供給するように切換スイッチ５１を制御し、さ
らに、カウント値の８ビット毎に書込を許可するライト
イネーブル信号ＷＥ_mをメモリＦＩＦＯ_mに番号ｍが若
い順に供給することにより、符号化データからＮ−Ｌ_i
ビットの無効データが除去された有効データを連続して
記憶することができ、すなわち無効データを記憶しない
ようにすることができ、従来の装置に比してメモリの容
量を少なくすることができる。換言すると、回路規模を
小さくし得、コストを安くすることができる。また、上
述のようにしてメモリＦＩＦＯ_mに記憶された有効デー
タをメモリＦＩＦＯ_mの番号ｍが若い順に読み出すこと
により、有効データが連続した可変長符号化データを周
期的に出力することができる。

【００４２】そして、このパッキング回路１５は、上述
のようにして読み出した可変長符号化データをパリティ
付加回路１７に供給する。パリティ付加回路１７は、可
変長符号化データにパリティを処理単位毎に付加し、同
期信号挿入回路１８に供給する。同期信号挿入回路１８
は、パリティが付加された可変長符号化データに同期信
号を付加する。この結果、同期信号挿入回路１８から
は、例えば、１処理単位が先頭から順に同期信号、Ｉ
Ｄ、所定数の画像ブロックＧ_hの可変長符号化データ、
パリティからなる伝送データが出力される。そして、こ
の伝送データが、所定の変調を施されて磁気テープ１に
記録される。

【００４３】つぎに、このＶＴＲの再生系について説明
する。この再生系は、上述の図４に示すように、磁気テ
ープ１から磁気ヘッド３１によって再生される再生信号
に例えばＮＲＺＩ復調等の信号処理を施して伝送データ
を再生するチャンネルデコーダ（以下単にＤＥＣとい
う）３２と、該ＤＥＣ３２からシリアルデータとして送
られてくる伝送データをパラレルデータに変換するシリ
アル／パラレル（以下Ｓ／Ｐという）変換器３３と、該
Ｓ／Ｐ変換器３３からの伝送データの同期を引き込むと
共に、可変長符号化データを再生する同期信号検出回路
３４と、該可変長符号化データの再生の際に生じる時間
軸の変動を補正する時間軸補正回路（以下ＴＢＣ：Time
Base Corrector という）３５と、該ＴＢＣ３５からの
可変長符号化データのエラー訂正を行うと共に、エラー
訂正できなかった可変長符号化データに対してエラーフ
ラグＥＦをセットするエラー訂正回路３６と、該エラー
訂正回路３６からの可変長符号化データを切り換え選択
して後述する復号化回路３８に供給するアンパッキング
回路３７と、該アンパッキング回路３７からの可変長符
号化データを復号化して変換係数Ｃ_ijを再生すると共
に、可変長符号化データのデータ長Ｌ_i（ｉ＝１、２、
３・・・）を検出する復号化回路３８と、該復号化回路
３８からの変換係数Ｃ_ijを直交変換して画像データを再
生する逆離散余弦変換回路（以下ＩＤＣＴ回路という）
３９と、該ＩＤＣＴ回路３９から画像ブロックＧ_h毎に
供給される画像データから１フレームあるいは１フィー
ルド分の画像データを形成する逆ブロック化回路４０
と、上記エラー訂正回路３６からのエラーフラグＥＦに
基づいて上記逆ブロック化回路４０からの画像データに
エラー補正を施すエラー補正回路４１と、該エラー補正
回路４１からの画像データをアナログ信号に変換して出
力するディジタル／アナログ変換器（以下Ｄ／Ａ変換器
という）４２とから構成される。

【００４４】そして、ＤＥＣ３２は、磁気テープ１から
磁気ヘッド３１によって再生される再生信号を２値化し
た後、例えばＮＲＺＩ復調すると共に、ディスクランブ
ル処理を施して伝送データを再生し、この伝送データを
Ｓ／Ｐ変換器３３を介して同期信号検出回路３４に供給
する。

【００４５】同期信号検出回路３４は、Ｓ／Ｐ変換器３
３でパラレルデータに変換された伝送データから同期信
号を検出して同期を引き込むと共に、可変長符号化デー
タを再生し、この可変長符号化データをＴＢＣ３５に供
給する。

【００４６】ＴＢＣ３５は、可変長符号化データの時間
軸補正を行い、再生の際に生じる時間軸の変動を吸収
し、この時間軸補正された可変長符号化データをエラー
訂正回路３６に供給する。

【００４７】エラー訂正回路３６は、可変長符号化デー
タのエラー訂正を記録の際に付加されたパリティを用い
て行うと共に、エラー訂正能力を超えたエラーを有する
可変長符号化データに対してエラーフラグＥＦをセット
し、エラー訂正された可変長符号化データをアンパッキ
ング回路３７に供給する。

【００４８】アンパッキング回路３７は、例えば図３に
示すように、例えばＦＩＦＯメモリからなり、それぞれ
の入出力データ幅がＢビットの複数のメモリＲＦＩＦＯ
_m（ｍ＝１〜Ｍ）と、例えば複数のフリッププロップＲ
ＦＦ_mからなり、上記エラー訂正回路３６からの可変長
符号化データを上記メモリＲＦＩＦＯ_m（ｍ＝１〜Ｍ）
に並列（パラレル）的に供給するシフトレジスタ６１
と、可変長符号化データをメモリＲＦＩＦＯ_mの番号ｍ
が若い順に記憶するように該メモリＲＦＩＦＯ_mを制御
する書込制御回路６２と、上記メモリＲＦＩＦＯ_mから
読み出された可変長符号化データを切り換え選択して上
記復号化回路３８に供給する切換スイッチ６３と、上記
復号化回路３８からの可変長符号化データのデータ長Ｌ
_iに基づいて、上記メモリＲＦＩＦＯ_mからの可変長符
号化データを該復号化回路３８に、先頭ビットが該復号
化回路３８の所定ビットに対応すると共に少なくとも最
大符号長Ｎ単位で供給するように上記メモリＲＦＩＦＯ
_mの読出及び切換スイッチ６３を制御する制御回路６４
とから構成される。

【００４９】ところで、上述の最大符号長ＮとメモリＲ
ＦＩＦＯ_mの数Ｍの関係は、メモリＲＦＩＦＯ_mを並列
に接続した全体の入力データ幅（Ｂ×Ｍ）がＮ＋Ｂ−１
よりも大きく、最大符号長Ｎの可変長符号化データを多
くとも２回の読出動作で読出可能となっており、この図
３では、最大符号長Ｎを１７ビットとし、メモリＲＦＩ
ＦＯ_mの入出力データ幅Ｂを８ビットとし、メモリＲＦ
ＩＦＯ_mの数Ｍを４個としている。

【００５０】シフトレジスタ６１は、端子６を介して供
給される可変長符号化データを３２バイト毎に一旦記憶
し、記憶した可変長符号化データを並列にメモリＲＦＩ
ＦＯ_mに供給する。

【００５１】一方、書込制御回路６２は、例えば図７ｃ
に示すように、可変長符号化データの４バイト周期でＨ
レベルとなるライトイネーブル信号ＷＥをメモリＲＦＩ
ＦＯ_mに供給する。

【００５２】メモリＲＦＩＦＯ_mは、例えば図７ｂに示
すように、処理単位の先頭でＨレベルとなるライトリセ
ット信号ＷＲによって、書込がリセットされた後、書込
制御回路６２からのライトイネーブル信号ＷＥによっ
て、シフトレジスタ６１から並列に供給される可変長符
号化データを記憶する。具体的には、例えば図７ａに示
すように、端子６を介してデータ長Ｌ_iが、１７ビッ
ト、１５ビット、１３ビット、・・・の可変長符号化デ
ータが供給されると、例えば図７ｄに示すように、供給
される順番であって、データ長がＬ₁の可変長符号化デ
ータの先頭ビットがメモリＲＦＩＦＯ₁の最下位ビット
になるように記憶する。

【００５３】以上のようにしてメモリＲＦＩＦＯ_mに記
憶された可変長符号化データは、制御回路６４の制御の
もとに読み出される。

【００５４】具体的には、制御回路６４は、上述の図３
に示すように、上記復号化回路３８からの可変長符号化
データのデータ長Ｌ_iを累積するカウンタ６４ａと、該
カウンタ６４ａの累積値をデコードし、上記切換スイッ
チ６３を制御するデコーダ６４ｂと、上記カウンタ６４
ａの累積値に基づいて、読出を許可するレードイネーブ
ル信号ＲＥ_mを上記メモリＲＦＩＦＯ_mに順次供給する
読出制御回路６４ｃとから構成される。

【００５５】そして、カウンタ６４ａは、Ｂ×Ｍ進カウ
ンタであり、復号化回路３８からのデータ長Ｌ_iをカウ
ントし、値がＢ×Ｍとなったとき、再び１からカウント
を開始するようになっている。具体的には、例えば上述
した記録系のカウンタ５２と同様に、ｍｏｄ３２のカウ
ンタであり、カウント値をデコーダ６４ｂ及び読出制御
回路６４ｃに供給する。

【００５６】読出制御回路６４ｃは、上述の記録系のエ
ンコーダ５５と同様の機能を有し、カウンタ６４ａから
のカウント値に基づいて、上述の表１に示すポインタエ
リア信号を生成し、ポインタエリア信号の遷移に基づい
て、読出を許可するリードイネーブル信号ＲＥ_mを生成
する。具体的には、上述の表２に示すように、ポインタ
エリア信号がＥ１からＥ３に遷移すると、ライトイネー
ブル信号ＲＥ₁、ＲＥ ₂をＨレベルとし、リードイネー
ブル信号ＲＥ₃、ＲＥ₄をＬレベルとする。また、ポイ
ンタエリア信号がＥ３からＥ１に遷移すると、リードイ
ネーブル信号ＲＥ₁、ＲＥ₂をＬレベルとし、リードイ
ネーブル信号ＲＥ₃、ＲＥ₄をＨレベルとする。また、
ポインタエリア信号がＥ１からＥ２に遷移すると、リー
ドイネーブル信号ＲＥ₁をＨレベルとし、リードイネー
ブル信号ＲＥ₂、ＲＥ₃、ＲＥ₄をＬレベルとする。そ
して、この読出制御回路６４ｃは、このようにして生成
したリードイネーブル信号ＲＥ_mをメモリＲＦＩＦＯ_m
に供給する。

【００５７】メモリＲＦＩＦＯ_mは、リードイネーブル
信号ＲＥ_mがＨレベルのとき、記憶している可変長符号
化データを読み出し、すなわち、例えば復号化が終了し
た可変長符号化データのみを出力しているメモリＲＦＩ
ＦＯ_mは、新たな可変長符号化データを読み出す。

【００５８】一方、デコーダ６４ｂは、カウンタ６４ａ
からのカウント値に基づいて、可変長符号化データの先
頭ビットがいずれのメモリＲＦＩＦＯ_mの第何番目のビ
ットに記憶されているかを判断し、この判断結果に基づ
いて、メモリＲＦＩＦＯ_mから読み出された可変長符号
化データの先頭ビットが復号化回路３８の所定のビット
に対応するように、切換スイッチ６３を制御する。

【００５９】かくして、復号化回路３８に可変長符号化
データを、その先頭ビットが復号化回路３８の所定ビッ
トに対応すると共に少なくとも最大符号長Ｎ単位で可変
長符号化データを供給することができる。換言すると、
メモリＲＦＩＦＯ_mから１つの可変長符号化データを１
回の読出動作で読み出すことができ、可変長符号化デー
タを周期的に復号化回路３８に供給することができる。

【００６０】復号化回路３８は、ハフマン符号化則の逆
の変換則を記憶している例えばＲＯＭ等からなり、先頭
ビットが所定のビット、例えばアドレスの最上位ビット
に対応する共に少なくとも最大符号長Ｎ単位に供給され
る可変長符号化データをアドレスとして、記憶されてい
る変換係数Ｃ_ijを読み出し、この変換係数Ｃ_ijを端子７
を介してＩＤＣＴ回路３９に供給する。ところで、上述
したように復号化回路３８には可変長符号化データを周
期的に供給することができ、この結果、復号化回路３９
から変換係数Ｃ_ijを周期的に出力するようにすることが
でき、後段に接続されるＩＤＣＴ回路３９が待たされる
とを防止することができる。

【００６１】ＩＤＣＴ回路３９は、記録の際に用いられ
た変換行列に対応する転置行列を用いて変換係数Ｃ_ijを
直交変換して画像データを画像ブロックＧ_h毎に再生
し、この画像データを逆ブロック化回路４０に供給す
る。

【００６２】逆ブロック化回路４０は、画像ブロックＧ
_h毎に再生される画像データから１フレームあるいは１
フィールド分の画像データを形成してエラー補正回路４
１に供給する。

【００６３】エラー補正回路４１は、例えば、上述のエ
ラー訂正回路３６においてエラー訂正できなった画像デ
ータの近隣のエラーがない画像データを用いて補間処理
を行うことにより、エラー訂正できなった画像データの
エラー補正を行い、このエラーが補正された画像データ
をＤ／Ａ変換器４２に供給する。

【００６４】Ｄ／Ａ変換器４２は、エラー補正された画
像データをアナログ信号に変換し、端子３を介してアナ
ログ映像信号を例えば輝度信号Ｙ及び色差信号Ｕ、Ｖと
して出力する。

【００６５】

【発明の効果】以上の説明でも明らかなように、本発明
では、符号化手段によって得られる有効データ長がＬ_i
ビットであって、ビット長が最大符号長であるＮビット
の符号化データから、有効データ長Ｌ_iに基づいて無効
データを除去し、有効データのみをｍビット単位で記憶
手段に記憶し、この記憶手段に記憶された有効データを
ｍビット単位で読み出することにより、無効データを記
憶手段に記憶しないようにすることができ、従来の装置
に比してメモリの容量を少なくすることができる。換言
すると、回路規模を小さくし得、コストを安くすること
ができる。また、有効データが連続した可変長符号化デ
ータを周期的に出力することができる。

【００６６】また、本発明では、可変長符号化データを
連続して記憶手段に記憶し、この記憶手段に記憶された
可変長符号化データを、可変長符号化データの各データ
長Ｌ_iに基づいて、その先頭ビットが復号化手段の所定
ビットに対応すると共に少なくとも最大符号長Ｎ単位で
読み出し、読み出した可変長符号化データを復号化手段
に供給することにより、可変長符号化データを復号化し
て再生したデータを周期的に出力することができる。

【図面の簡単な説明】

【図１】本発明を適用した符号化装置の回路構成を示す
ブロック図である。

【図２】上記符号化装置を適用したディジタルビデオテ
ープレコーダの記録系の回路構成を示すブロック図であ
る。

【図３】本発明を適用した復号化装置の回路構成を示す
ブロック図である。

【図４】上記復号化装置を適用したディジタルビデオテ
ープレコーダの再生系の回路構成を示すブロック図であ
る。

【図５】上記符号化装置を構成するメモリの書込動作を
説明するためのタイムチャートである。

【図６】上記符号化装置を構成するメモリの読出動作を
説明するためのタイムチャートである。

【図７】上記復号化装置を構成するメモリの書込動作を
説明するためのタイムチャートである。

【符号の説明】

１４・・・符号化回路１５・・・パッキング回路ＦＩＦＯ_m・・・メモリ５１・・・切換スイッチ５２・・・カウンタ５３・・・デコーダ５４ａ、５４ｂ、５４ｃ・・・比較器５５・・・エンコーダ５６・・・読出制御回路３７・・・アンパッキング回路３８・・・復号化回路ＲＦＩＦＯ_m・・・メモリ６２・・・書込制御回路６３・・・切換スイッチ６４・・・制御回路

Claims

【特許請求の範囲】

【請求項１】データを符号化して、有効データ長がＬ
_i（ｉ＝１、２、３・・・）ビットであって、ビット長
が最大符号長であるＮビットの符号化データを形成する
と共に、符号化データの有効データ長Ｌ_iを出力する符
号化手段と、それぞれの入出力データ幅がＢビットであって並列に接
続された第１〜第Ｍのメモリからなり、全体の入力デー
タ幅（Ｂ×Ｍ）が最大符号長Ｎよりも大きく、Ｂビット
単位で書込及び読出が可能な記憶手段と、上記符号化手段からの符号化データを切り換え選択して
上記記憶手段に供給する切換手段と、上記符号化手段からの符号化データの有効データ長Ｌ_i
を累積し、該累積値に基づいて、上記符号化手段から供
給される有効データ長がＬ_iビットの符号化データを含
む記憶データをＢビット単位に分割し、該記憶データの
Ｂビットに満たないビット長がｌ_i（ｌ_i＜Ｂ）ビット
の余りビットと次の有効データ長がＬ_i+1ビットの符号
化データを結合してデータ長がｌ_i＋Ｌ_i+1ビットから
なる次の記憶データを形成すると共に、Ｂビット単位に
分割された記憶データを上記記憶手段に上記第１〜第Ｍ
のメモリ順に供給するように上記切換手段を制御し、累
積値のＢ毎に書込を許可する制御信号を上記記憶手段に
上記第１〜第Ｍのメモリ順に供給して、符号化データか
らＮ−Ｌ_iビットの無効データが除去された有効データ
を連続して記憶するように上記記憶手段を制御する書込
制御手段と、有効データを上記第１〜第Ｍのメモリ順に読み出し、可
変長符号化データとして出力するように上記記憶手段を
制御する読出制御手段とを有することを特徴とする符号
化装置。
【請求項２】それぞれの入出力データ幅がＢビットで
あって並列に接続された第１〜第Ｍのメモリからなり、
全体の入力データ幅（Ｂ×Ｍ）がＮ＋Ｂ−１（Ｎは最大
符号長）よりも大きく、Ｂビット単位で書込及び読出が
可能な記憶手段と、可変長符号化データを第１〜第Ｍのメモリ順に記憶する
ように上記記憶手段を制御する書込制御手段と、可変長符号化データを復号化してデータを再生すると共
に、可変長符号化データのデータ長Ｌ_i（ｉ＝１、２、
３・・・）を検出する復号化手段と、上記記憶手段から読み出された可変長符号化データを切
り換え選択して上記復号化手段に供給する切換手段と、上記復号化手段からの可変長符号化データのデータ長Ｌ
_i基づいて、上記記憶手段からの可変長符号化データを
上記復号化手段に、先頭ビットが上記復号化手段の所定
ビットに対応すると共に少なくとも最大符号長Ｎ単位で
供給するように上記記憶手段の読出及び切換手段を制御
する読出制御手段とを有することを特徴とする復号化装
置。