JP3124697B2 - 低温焼成セラミック回路基板 - Google Patents

低温焼成セラミック回路基板

Info

Publication number
JP3124697B2
JP3124697B2 JP07065359A JP6535995A JP3124697B2 JP 3124697 B2 JP3124697 B2 JP 3124697B2 JP 07065359 A JP07065359 A JP 07065359A JP 6535995 A JP6535995 A JP 6535995A JP 3124697 B2 JP3124697 B2 JP 3124697B2
Authority
JP
Japan
Prior art keywords
conductor
low
wire
bonding
fired ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07065359A
Other languages
English (en)
Other versions
JPH08264959A (ja
Inventor
耕次 柴田
典栄 稲生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP07065359A priority Critical patent/JP3124697B2/ja
Publication of JPH08264959A publication Critical patent/JPH08264959A/ja
Application granted granted Critical
Publication of JP3124697B2 publication Critical patent/JP3124697B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ボンディングワイヤを
接合する基板表層導体の構成を改良した低温焼成セラミ
ック回路基板に関するものである。
【0002】
【従来の技術】従来より、セラミック回路基板の表層導
体を高導電率のAg系導体で形成し、これに各種の実装
部品の端子を半田付けしたり、半導体チップをワイヤボ
ンディング法により実装したものがある。このもので
は、端子用の半田付パットとワイヤボンディング用パッ
ドとを全てAg系導体で形成すると、ボンディングワイ
ヤの接合強度が弱かったり、Auワイヤではワイヤボン
ディングできない等の問題があるため、ワイヤボンディ
ング用パッドについてはAu系導体で形成するようにし
ている。
【0003】
【発明が解決しようとする課題】近年、融点の低いAg
系導体をセラミック基板と1000℃以下で同時焼成で
きる低温焼成セラミック基板が開発されているが、この
低温焼成セラミック基板においては、セラミックとこれ
に同時焼成したAu系導体との接合強度が弱く、ボンデ
ィングワイヤの接合部のAu系導体が比較的小さな外力
で剥がれてしまうクレータリングが発生することがあ
る。本来、セラミック/Au系導体間の接合強度は、ボ
ンディングワイヤ破断強度やボンディングワイヤ/Au
系導体間の接合強度(ワイヤボンディング強度)に比べ
て十分に強いことが必要であるが、クレータリングが発
生するということは、セラミック/Au系導体間の接合
強度が不足することを意味し、ワイヤボンディングの信
頼性の点で問題となる。このようなクレータリングの問
題は、Alワイヤ超音波ボンディングやAuワイヤ超音
波熱圧着ボンディングを採用した場合に一層顕著に現れ
る傾向がある。このため、従来は、クレータリングを抑
えるために超音波の出力を上げることができず、ワイヤ
ボンディング条件の自由度が狭められてしまうという問
題もあった。
【0004】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、ワイヤボンディング
の信頼性を向上できるとともに、ワイヤボンディング条
件の自由度も拡大することができる低温焼成セラミック
回路基板を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明の低温焼成セラミック回路基板は、1000
℃以下で焼成されたAg導体を内層導体及びビアホール
導体とした低温焼成セラミック基板の表面に、Ag系の
表層導体が同時焼成され、このAg系の表層導体上に、
Au系導体でワイヤボンディング用のパッドが形成され
ることで、基板表面のうちの低温焼成セラミック上に前
記Ag系の表層導体と前記Au系導体との2層構造のパ
ッドが形成されている構成となっている(請求項1)。
【0006】この場合、前記低温焼成セラミック基板
は、CaO−SiO2 −Al2 3 −B2 3 系ガラス
粉末とAl2 3 粉末との混合物を800〜1000℃
で焼成したものを用いると良い(請求項2)。
【0007】
【作用】本発明によれば、低温焼成セラミック基板の表
面に直接Au系導体のパッドを形成するのではなく、低
温焼成セラミック基板の表面に同時焼成されたAg系の
表層導体上にAu系導体のパッドを形成することで、基
板表面のうちの低温焼成セラミック上にAg系の表層導
体とAu系導体との2層構造のパッドを形成する。この
構成では、Au系導体/Ag系導体間の接合強度と、A
g系導体/低温焼成セラミック間の接合強度は、いずれ
もAu系導体/低温焼成セラミック間の接合強度より強
いため、本発明のパッドの接合構造であるAu系導体/
Ag系導体/低温焼成セラミックの接合強度もAu系導
体/低温焼成セラミック間の接合強度より強くなり、ク
レータリングの問題が解消される。ここで、Ag系導体
はAgの他、Ag−Pd、Ag−Pt等、Agを主体と
する導体を意味し、同様に、Au系導体はAuの他、A
u−Pt等、Auを主体とする導体を意味する。
【0008】また、低温焼成セラミック基板材料とし
て、CaO−SiO2 −Al2 3 −B2 3 系ガラス
粉末とAl2 3 粉末との混合物を用いると、焼成過程
においてアノーサイト若しくはアノーサイト+ケイ酸カ
ルシウムの部分結晶化を起こさせて、酸化雰囲気(空
気)中で800〜1000℃の低温焼成を可能にするだ
けでなく、焼成過程における微細パターンのずれを上述
した部分結晶化により抑えながら、焼成時間の短時間化
が可能となる。また、基板材料に鉛を全く含まず、低公
害性の要求も満たされる。
【0009】
【実施例】まず、本発明の一実施例における低温焼成セ
ラミック回路基板の構成を図1に基づいて説明する。低
温焼成セラミック基板11は、後述する組成の低温焼成
用のグリーンシート12を複数枚積層して焼成して一体
化したものである。各層のグリーンシート12の所定位
置には、0.05〜1.00mmφ程度のビアホール1
3が打ち抜き形成され、層間を電気的に接続できるよう
に、各ビアホール13にビアホール用Agペーストを使
用してビアホール導体14が充填されている。更に、内
層のグリーンシート12の表面には、配線用Agペース
トで内層導体15がスクリーン印刷され、表層のグリー
ンシート12の表面には、Ag−Pdペーストで表層導
体16がスクリーン印刷されている。これらAg導体の
ビアホール導体14と内層導体15及びAg系導体の表
層導体16は、グリーンシート12の積層体を低温焼成
する際に同時に焼成されている。
【0010】一方、低温焼成セラミック基板11表面の
Ag系の表層導体16上の所定位置には、ボンディング
ワイヤ用のパッド17がAu系導体ペーストで印刷・焼
成されている。Ag系の表層導体16上には、半導体チ
ップ18がダイボンディングされ、この半導体チップ1
8上面の電極とAu系導体のパッド17とがAlワイ
ヤ,Auワイヤ等のボンディングワイヤ19で接続され
ている。
【0011】次に、上記構成の低温焼成セラミック回路
基板の製造方法を説明する。まず、CaO18.2重量
%、Al2 3 18.2重量%、SiO2 54.5重量
%及びB2 3 9.1重量%を含む混合物を1450℃
で溶融してガラス化した後、水中で急冷し、これを粉砕
して平均粒径が3〜3.5μmのCaO−SiO2 −A
2 3 −B2 3 系ガラス粉末を作製する。このガラ
ス粉末60重量%と平均粒径1.2μmのアルミナ粉末
40重量%とを混合したセラミック絶縁体用混合粉末に
溶剤(例えばトルエン、キシレン)、バインダー(例え
ばアクリル樹脂)及び可塑性(例えばDOP)を加え、
充分混練して粘度2000〜40000cpsのスラリ
ーを作製し、通常のドクターブレード法を用いて厚み
0.4mmのグリーンシート12を作製する。
【0012】この後、打抜き型やパンチングマシーン等
を用いて、このグリーンシート12を例えば30mm角
に切断すると共に、所定位置に例えば0.3mmφのビ
アホール13を打ち抜き形成する。次いで、各層のグリ
ーンシート12のビアホール13にビアホール用Agペ
ーストを使用してビアホール導体14を充填した後、配
線用Agペーストを使用して各層の内層導体15をスク
リーン印刷し、表層のグリーンシート12にはAg−P
dペーストを使用して表層導体16をスクリーン印刷す
る。この後、グリーンシート12を積層し、この積層体
を例えば80〜150℃、50〜250kg/cm2
条件で熱圧着して一体化した後、この積層体を通常の電
気式連続ベルト炉を使用して、800〜1000℃(好
ましくは900℃)、20分ホールドの条件で酸化雰囲
気(空気)中で焼成して、低温焼成セラミック基板11
を焼成すると共に、Ag導体のビアホール導体14、内
層導体15及びAg系導体の表層導体16を同時焼成す
る。
【0013】このようにして低温焼成セラミック基板1
1の表面に同時焼成されたAg系の表層導体16の所定
位置に、Au系導体ペーストであるAuペーストを使用
してワイヤボンディング用のパッド17をスクリーン印
刷する。この後、例えば850℃、10分ホールドの条
件で通常の電気式連続ベルト炉を使用して酸化雰囲気
(空気)中で焼成し、低温焼成セラミック基板11のA
g系の表層導体16上にAu系導体のパッド17を焼成
する。
【0014】この後、低温焼成セラミック基板11のA
g系の表層導体16上に、半導体チップ18をダイボン
ディングし、この半導体チップ18上面の電極とAu系
導体のパッド17とをボンディングワイヤ19で接続す
る。
【0015】本発明者らは、以上のようにして作製した
低温焼成セラミック回路基板のボンディングワイヤ19
の接合部の信頼性を評価するために、実施例A,Bと比
較例A1,A2,B1,B2について、ボンディングワ
イヤ引張り強度試験を行ってワイヤボンディング強度と
破断モードを検査したので、その検査結果を次の表1に
示す。
【0016】
【表1】
【0017】この表1において、破断モードはボンディ
ングワイヤ引張り強度試験で発生する断線の態様を分類
したものであり、図3に示すように、ボンディングワイ
ヤが途中で破断するワイヤ切れ、導体との接合面からの
ボンディングワイヤの剥れ(ワイヤ/導体の接合剥
れ)、クレータリングに分類される。ここで、ワイヤ切
れは、ワイヤボンディング強度(ワイヤ/導体間の接合
強度)と導体/セラミック間の接合強度が共に十分であ
ることを意味し、このワイヤ切れの割合が多いほど、ワ
イヤボンディングの信頼性が高くなる。一方、ワイヤ/
導体の接合剥れは、ワイヤボンディング強度が不足する
ことを意味し、クレータリングは、導体/セラミック間
の接合強度が不足することを意味する。
【0018】実施例A及び比較例A1,A2は、ボンデ
ィングワイヤとして直径30μmのAlワイヤを使用
し、超音波ボンディングにより基板表面の導体に接続し
たものであり、実施例B及び比較例B1,B2は、ボン
ディングワイヤとして直径25μmのAuワイヤを使用
し、超音波・熱圧着併用のボールボンディングにより基
板表面の導体に接続したものである。また、実施例A,
Bは、ボンディングワイヤを接続する導体を2層構成と
し、前述したようにAg−Pdの表層導体16上にパッ
ド17をAuで形成したものである。一方、比較例A
1,A2,B1,B2は、従来例に相当し、図2に示す
ように低温焼成セラミック基板11の表面に直接ワイヤ
ボンディング用のパッド20を印刷・焼成したものであ
り、パッド20を形成する導体として、比較例A1,B
1ではAuを用い、比較例A2,B2ではAg−Pdを
用いている。
【0019】表1の試験結果から明らかなように、導体
をAuの一層構造とした比較例A1,B1では、ボンデ
ィングワイヤ引張り強度試験でクレータリングが数%の
レベルで発生し、導体/セラミック間の接合強度が不足
する。また、Ag−Pdの一層構造の場合、Alワイヤ
を使用した比較例A2では、ワイヤ/導体の接合剥れが
53%も発生し、ワイヤボンディング強度が不足し、A
uワイヤを使用した比較例B2では、ワイヤボンディン
グが不可能であった。
【0020】これに対し、導体をAg−Pd/Auの二
層構造とした実施例A,Bは、Au又はAg−Pdの一
層構造の比較例A1,A2,B1,B2と比較して、ワ
イヤボンディング強度が向上し、ワイヤ/導体の接合剥
れが0%であると共に、導体/セラミック間の接合強度
が向上し、クレータリングが0%に改善され、ワイヤボ
ンディングの信頼性が向上する。しかも、導体/セラミ
ック間の接合強度向上によりワイヤボンディング時の超
音波の出力を上げることも可能となり、ワイヤボンディ
ング条件の自由度を拡大することができる。その上、A
g系の表層導体16を低温焼成セラミック基板11と同
時に焼成することができるので、プロセス短縮の要求も
満たすことができる。
【0021】一方、低温焼成セラミック基板11を焼成
するグリーンシート12はCaO−SiO2 −Al2
3 −B2 3 系ガラス粉末とAl2 3 粉末との混合物
を用いると良く、その好ましい組成は、CaO10〜5
5重量%、SiO2 45〜70重量%、Al2 3 0〜
30重量%、B2 3 5〜20重量%からなるガラス粉
末65〜50重量%と、Al2 3 粉末50〜35重量
%との混合物である。このような組成のグリーンシート
12を用いると、焼成過程においてアノーサイト若しく
はアノーサイト+ケイ酸カルシウムの部分結晶化を起こ
させて、酸化雰囲気(空気)中で800〜1000℃の
低温焼成を可能にするだけでなく、焼成過程における微
細パターンのずれを上述した部分結晶化により抑えるこ
とができて、ファインパターンの形成が容易である。ま
た、焼成時に30〜50℃/分という早いスピードで昇
温しても、700℃位までガラス層が全く軟化せず、収
縮もしない多孔質体を維持するため、クラックが入った
り、カーボンをガラス層に封じ込めること無く、バイン
ダーを容易に除去でき、更に、800〜950℃の焼成
温度付近で急速に収縮焼結するため、大型の緻密なセラ
ミック基板を短時間で焼成可能である。
【0022】尚、上記実施例では、低温焼成セラミック
基板11とAg系の表層導体16とを同時焼成した後
に、Au系導体のパッド17を後付けするようにした
が、このAu系導体のパッド17についても低温焼成セ
ラミック基板11及びAg系の表層導体16と同時焼成
するようにしても良い。
【0023】また、上記実施例では、表層導体16を形
成するAg系導体としてAg−Pdペーストを用いた
が、Ag−Ptペースト、Agペースト等を用いても良
く、要は、Agを主体とするペーストを用いれば良い。
また、パッド17を形成するAu系導体についても、A
uペーストに限定されず、Au−Ptペースト等を用い
ても良く、要は、Auを主体とするペーストを用いれば
良い。
【0024】また、上記実施例では、低温焼成セラミッ
ク基板11の片面のみにAu系導体のパッド17を形成
したが、基板両面にAg系の表層導体16を介してAu
系導体のパッド17を形成するようにしても良い。その
他、本発明は、グリーンシート12の積層枚数を変更し
ても良い等、要旨を逸脱しない範囲で種々変更して実施
できることは言うまでもない。
【0025】
【発明の効果】以上の説明から明らかなように、本発明
の低温焼成セラミック回路基板によれば、低温焼成セラ
ミック基板の表面にAg系の表層導体を介してAu系導
体のパッドを形成するようにしたので、ボンディングワ
イヤの接合部分の導体/セラミック間の接合強度を高め
てクレータリングを抑えることができ、ワイヤボンディ
ングの信頼性を向上することができると共に、ワイヤボ
ンディング時の超音波の出力を上げることも可能とな
り、ワイヤボンディング条件の自由度を拡大することが
できる。しかも、Ag系の表層導体を低温焼成セラミッ
ク基板と同時に焼成することができるので、プロセス短
縮の要求も満たすことができる。
【0026】また、低温焼成セラミック基板材料して、
CaO−SiO2 −Al2 3 −B2 3 系ガラス粉末
とAl2 3 粉末との混合物を用いれば、焼成過程にお
ける部分結晶化により、酸化雰囲気(空気)中で800
〜1000℃の低温焼成を行い得ると共に、焼成過程に
おける微細パターンのずれを上述した部分結晶化により
抑えながら、焼成時間を短時間化することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す低温焼成セラミック回
路基板の拡大縦断面図である。
【図2】比較例の構成を示す拡大縦断面図である。
【図3】破断モードを説明する図である。
【符号の説明】 11…低温焼成セラミック基板、12…焼成後のグリー
ンシート、13…ビアホール、14…ビアホール導体、
15…内層導体、16…Ag系導体の表層導体、17…
Au系導体のパッド、18…半導体チップ、19…ボン
ディングワイヤ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H05K 3/24 H05K 3/24 Z (58)調査した分野(Int.Cl.7,DB名) H05K 3/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 1000℃以下で焼成されたAg導体を
    内層導体及びビアホール導体とした低温焼成セラミック
    基板の表面に、Ag系の表層導体が同時焼成され、この
    Ag系の表層導体上にAu系導体でワイヤボンディング
    用のパッドが形成されることで、基板表面のうちの低温
    焼成セラミック上に前記Ag系の表層導体と前記Au系
    導体との2層構造のパッドが形成されていることを特徴
    とする低温焼成セラミック回路基板。
  2. 【請求項2】 前記低温焼成セラミック基板は、CaO
    −SiO2 −Al23 −B2 3 系ガラス粉末とAl
    2 3 粉末との混合物を800〜1000℃で焼成して
    成ることを特徴とする請求項1記載の低温焼成セラミッ
    ク回路基板。
JP07065359A 1995-03-24 1995-03-24 低温焼成セラミック回路基板 Expired - Lifetime JP3124697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07065359A JP3124697B2 (ja) 1995-03-24 1995-03-24 低温焼成セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07065359A JP3124697B2 (ja) 1995-03-24 1995-03-24 低温焼成セラミック回路基板

Publications (2)

Publication Number Publication Date
JPH08264959A JPH08264959A (ja) 1996-10-11
JP3124697B2 true JP3124697B2 (ja) 2001-01-15

Family

ID=13284695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07065359A Expired - Lifetime JP3124697B2 (ja) 1995-03-24 1995-03-24 低温焼成セラミック回路基板

Country Status (1)

Country Link
JP (1) JP3124697B2 (ja)

Also Published As

Publication number Publication date
JPH08264959A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
JP3331083B2 (ja) 低温焼成セラミック回路基板
JPS6232695A (ja) セラミツクス回路基板
JP3826685B2 (ja) ガラスセラミック回路基板の製造方法
JP3124697B2 (ja) 低温焼成セラミック回路基板
KR100439677B1 (ko) 다층 기판 및 그의 제조방법
JPH09102560A (ja) 低温焼成セラミック基板の外部リードピン接合構造
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP2006121034A (ja) リードピン付き配線基板
JPH0812953B2 (ja) ガラスセラミックス多層回路基板焼結体
JPH1116418A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH11284296A (ja) 配線基板
JP4613410B2 (ja) セラミック回路基板の製造方法
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP4383113B2 (ja) 積層型配線基板の製造方法
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP3076214B2 (ja) 低温焼成セラミック多層回路基板
JP2004327945A (ja) セラミック電子回路部品
JP2002252461A (ja) 配線基板およびその製造方法
JP4465852B2 (ja) 低温焼成セラミック回路基板
JP3047985B2 (ja) 多層セラミック配線基板の製造方法
JP2003017838A (ja) 多層基板
JPH0828558B2 (ja) セラミツク基板及びその製造方法
JP2002198646A (ja) 多層配線基板の製造方法
JP2002141646A (ja) 回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 13

EXPY Cancellation because of completion of term