JP3108942B2 - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JP3108942B2 JP3108942B2 JP03196730A JP19673091A JP3108942B2 JP 3108942 B2 JP3108942 B2 JP 3108942B2 JP 03196730 A JP03196730 A JP 03196730A JP 19673091 A JP19673091 A JP 19673091A JP 3108942 B2 JP3108942 B2 JP 3108942B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- output
- inverting amplifier
- inverting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は演算増幅回路のオフセッ
ト調整に関する。
ト調整に関する。
【０００２】
【従来の技術】従来の演算増幅回路のオフセット調整を
図２に示す。入力アナログ信号１は、正転増幅回路２と
反転増幅回路３に接続している。正転増幅回路の出力４
及び反転増幅回路の出力５は出力として半導体集積回路
の出力に電気的に接続する一方、非動作時、直列接続し
た相等しいコンデンサー７・８の一端に各々接続するス
イッチアレイ６の入力となる。非動作時に入力アナログ
信号はアナログ・グランドレベルを入力すると共に反転
増幅回路のプラス入力は、スイッチ１１を通しアナログ
・グランド１２に接続する。このとき理想的には正転増
幅回路２と反転増幅回路３の出力４・５はアナログ・グ
ランドレベルになる。しかし増幅回路に使用している差
動増幅回路のオフセット電圧が有るため出力は等しくは
ならない。ここで正転増幅回路の差動増幅回路オフセッ
トをＶ１，反転増幅回路の差動増幅回路オフセットをＶ
２とすると各々の出力４・５の出力Ｖ４・Ｖ５は Ｖ４＝Ｖ１ ， Ｖ５＝−２＊Ｖ２ となり、正転増幅・反転増幅の出力電圧差（Ｖｏｆｆ）
は Ｖｏｆｆ＝Ｖ４−Ｖ５＝Ｖ１＋２＊Ｖ２ となる。よって、相等しい容量（Ｃ）の直列接続したコ
ンデンサーに蓄えられる電荷量Ｑは、 Ｑ＝１／２＊Ｃ＊Ｖｏｆｆ である。コンデンサー７・８の中間点は動作時にスイッ
チ１０を介しアナログ・グランド１２に接続する。非動
作時において反転増幅回路出力に接続していたコンデン
サー８の一端はスイッチ１０を介し反転増幅回路のプラ
ス入力に接続する。このとき非動作時において反転増幅
回路出力に接続していたコンデンサー８の一端の電位
（Ｖ８）は、 Ｖ８＝ー１／２＊Ｖｏｆｆ となる。ここで、動作時に於て反転増幅回路のプラス入
力が ー１／２＊Ｖｏｆｆとなることによりアナログ入
力レベルがアナログ・グランド（０ｖ）のとき反転増幅
回路３の出力電圧Ｖ５は、 Ｖ５＝ー２＊（Ｖ２ー１／２＊Ｖｏｆｆ） ＝ー２＊（Ｖ２ー１／２＊（Ｖ１＋２＊Ｖ２）） ＝Ｖ１ となる。このときの反転増幅回路の出力Ｖ５と正転増幅
器の出力Ｖ４は互いにＶ１となり相等しくなる。よって
入力アナログ信号に対する正転・反転出力のアナログ・
グランド電位は入力アナログ・グランド電位に対しオフ
セットを持つが正転・反転出力間のオフセットは、０ｖ
となる。
図２に示す。入力アナログ信号１は、正転増幅回路２と
反転増幅回路３に接続している。正転増幅回路の出力４
及び反転増幅回路の出力５は出力として半導体集積回路
の出力に電気的に接続する一方、非動作時、直列接続し
た相等しいコンデンサー７・８の一端に各々接続するス
イッチアレイ６の入力となる。非動作時に入力アナログ
信号はアナログ・グランドレベルを入力すると共に反転
増幅回路のプラス入力は、スイッチ１１を通しアナログ
・グランド１２に接続する。このとき理想的には正転増
幅回路２と反転増幅回路３の出力４・５はアナログ・グ
ランドレベルになる。しかし増幅回路に使用している差
動増幅回路のオフセット電圧が有るため出力は等しくは
ならない。ここで正転増幅回路の差動増幅回路オフセッ
トをＶ１，反転増幅回路の差動増幅回路オフセットをＶ
２とすると各々の出力４・５の出力Ｖ４・Ｖ５は Ｖ４＝Ｖ１ ， Ｖ５＝−２＊Ｖ２ となり、正転増幅・反転増幅の出力電圧差（Ｖｏｆｆ）
は Ｖｏｆｆ＝Ｖ４−Ｖ５＝Ｖ１＋２＊Ｖ２ となる。よって、相等しい容量（Ｃ）の直列接続したコ
ンデンサーに蓄えられる電荷量Ｑは、 Ｑ＝１／２＊Ｃ＊Ｖｏｆｆ である。コンデンサー７・８の中間点は動作時にスイッ
チ１０を介しアナログ・グランド１２に接続する。非動
作時において反転増幅回路出力に接続していたコンデン
サー８の一端はスイッチ１０を介し反転増幅回路のプラ
ス入力に接続する。このとき非動作時において反転増幅
回路出力に接続していたコンデンサー８の一端の電位
（Ｖ８）は、 Ｖ８＝ー１／２＊Ｖｏｆｆ となる。ここで、動作時に於て反転増幅回路のプラス入
力が ー１／２＊Ｖｏｆｆとなることによりアナログ入
力レベルがアナログ・グランド（０ｖ）のとき反転増幅
回路３の出力電圧Ｖ５は、 Ｖ５＝ー２＊（Ｖ２ー１／２＊Ｖｏｆｆ） ＝ー２＊（Ｖ２ー１／２＊（Ｖ１＋２＊Ｖ２）） ＝Ｖ１ となる。このときの反転増幅回路の出力Ｖ５と正転増幅
器の出力Ｖ４は互いにＶ１となり相等しくなる。よって
入力アナログ信号に対する正転・反転出力のアナログ・
グランド電位は入力アナログ・グランド電位に対しオフ
セットを持つが正転・反転出力間のオフセットは、０ｖ
となる。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術では動作時に於てコンデンサー８によりオフセット電
圧を維持している為、スイッチ６のトランジスター・リ
ークに影響をうけないくらい容量値を大きくする必要が
あり集積化するうえで占有面積が大きくなるという問題
点を有する。
術では動作時に於てコンデンサー８によりオフセット電
圧を維持している為、スイッチ６のトランジスター・リ
ークに影響をうけないくらい容量値を大きくする必要が
あり集積化するうえで占有面積が大きくなるという問題
点を有する。
【０００４】そこで本発明はこのような問題点を解決す
るもので、その目的とするところは集積化するうえで小
面積で高精度の正転・反転増幅回路の出力レベル間のオ
フセットをキャンセルする演算増幅回路を提供するとこ
ろにある。
るもので、その目的とするところは集積化するうえで小
面積で高精度の正転・反転増幅回路の出力レベル間のオ
フセットをキャンセルする演算増幅回路を提供するとこ
ろにある。
【０００５】
【課題を解決するための手段】本発明の演算増幅回路
は、アナログ入力信号に対し、正転・反転の相補出力を
行う演算増幅器において、前記アナログ入力信号を正転
出力する第１の正転増幅回路及び反転出力する第１の反
転増幅回路を有し、前記第１の正転増幅回路の出力を第
２の反転増幅回路のに接続し、前記第１の反転増幅回路
の出力を前記第２の反転増幅回路の反転入力に接続し、
前記アナログ入力信号がアナロググランドレベルとなる
非動作時に、前記第１の反転増幅器の出力と前記第２の
反転増幅回路の出力の電圧差を取り込み、前記アナログ
入力信号が所定レベルとなる動作時に、前記電圧差をア
ナロググランドを基準とし保持する手段を有し、前記保
持する手段の出力を前記第２の反転増幅回路における利
得Ａに対し、１/（２*Ａ）の利得を持つ第３の反転増幅
器に入力し、前記第３の反転増幅回路の出力を前記第１
の反転増幅回路の正転入力に接続する手段を有すること
を特徴する。
は、アナログ入力信号に対し、正転・反転の相補出力を
行う演算増幅器において、前記アナログ入力信号を正転
出力する第１の正転増幅回路及び反転出力する第１の反
転増幅回路を有し、前記第１の正転増幅回路の出力を第
２の反転増幅回路のに接続し、前記第１の反転増幅回路
の出力を前記第２の反転増幅回路の反転入力に接続し、
前記アナログ入力信号がアナロググランドレベルとなる
非動作時に、前記第１の反転増幅器の出力と前記第２の
反転増幅回路の出力の電圧差を取り込み、前記アナログ
入力信号が所定レベルとなる動作時に、前記電圧差をア
ナロググランドを基準とし保持する手段を有し、前記保
持する手段の出力を前記第２の反転増幅回路における利
得Ａに対し、１/（２*Ａ）の利得を持つ第３の反転増幅
器に入力し、前記第３の反転増幅回路の出力を前記第１
の反転増幅回路の正転入力に接続する手段を有すること
を特徴する。
【０００６】
【作用】本発明の上記の構成によれば、非動作時におい
てオフセット分（Ｖｏｆｆ）を第１の差動増幅でＡ倍し
保持し、動作時、反転増幅器に帰還する電位を第２の差
動増幅で１／（２＊Ａ）倍し、オフセット差の１／２を
帰還することにより正転増幅・反転増幅出力レベル間の
オフセットを自動でキャンセルすることが可能となる。
てオフセット分（Ｖｏｆｆ）を第１の差動増幅でＡ倍し
保持し、動作時、反転増幅器に帰還する電位を第２の差
動増幅で１／（２＊Ａ）倍し、オフセット差の１／２を
帰還することにより正転増幅・反転増幅出力レベル間の
オフセットを自動でキャンセルすることが可能となる。
【０００７】
【実施例】図１は本発明の実施例における回路図であ
る。入力アナログ信号１は、正転増幅回路２と第１の反
転増幅回路３に接続している。正転増幅回路の出力４の
出力は出力として半導体集積回路の出力に電気的に接続
する一方、増幅率Ａをもつ第２の反転増幅器１３の入力
に接続する。また、第１の反転増幅器３の出力５は出力
として、半導体集積回路の出力に電気的に接続する一
方、第２の反転増幅回路１３のプラス入力及び非動作時
スイッチ・アレイ６を介しホールド・コンデンサー１５
の一端に接続される。前記第２の反転増幅回路１３の出
力は、非動作時スイッチ・アレイ６を介しホールド・コ
ンデンサー１５の他端、及びバッファー・アンプのプラ
ス入力に接続する。前記ホールド・コンデンサー１５の
他端は、動作時スイッチ１０を介しアナログ・グランド
１２に接続する。前記バッファー・アンプの出力は、増
幅率１／（２＊Ａ）をもつ第３の反転増幅回路１６の入
力に接続する。前記第３の反転増幅回路１６の出力は、
スイッチ１１を介し非動作時アナログ・グランド１２に
接続され、動作時に第１の反転増幅回路のプラス入力に
接続する。前記第１の反転増幅回路のプラス入力は非動
作時スイッチ１１を介しアナログ・グランドに接続す
る。以下動作について詳細に説明する。
る。入力アナログ信号１は、正転増幅回路２と第１の反
転増幅回路３に接続している。正転増幅回路の出力４の
出力は出力として半導体集積回路の出力に電気的に接続
する一方、増幅率Ａをもつ第２の反転増幅器１３の入力
に接続する。また、第１の反転増幅器３の出力５は出力
として、半導体集積回路の出力に電気的に接続する一
方、第２の反転増幅回路１３のプラス入力及び非動作時
スイッチ・アレイ６を介しホールド・コンデンサー１５
の一端に接続される。前記第２の反転増幅回路１３の出
力は、非動作時スイッチ・アレイ６を介しホールド・コ
ンデンサー１５の他端、及びバッファー・アンプのプラ
ス入力に接続する。前記ホールド・コンデンサー１５の
他端は、動作時スイッチ１０を介しアナログ・グランド
１２に接続する。前記バッファー・アンプの出力は、増
幅率１／（２＊Ａ）をもつ第３の反転増幅回路１６の入
力に接続する。前記第３の反転増幅回路１６の出力は、
スイッチ１１を介し非動作時アナログ・グランド１２に
接続され、動作時に第１の反転増幅回路のプラス入力に
接続する。前記第１の反転増幅回路のプラス入力は非動
作時スイッチ１１を介しアナログ・グランドに接続す
る。以下動作について詳細に説明する。
【０００８】理想的には正転増幅回路２と反転増幅回路
３の出力４・５はアナログ・グランドレベルになる。し
かし増幅回路に使用している差動増幅回路のオフセット
電圧が有るため出力は等しくはならない。非動作時のサ
ンプリングについて述べる。ここで正転増幅回路の差動
増幅回路オフセットをＶ１，反転増幅回路の差動増幅回
路オフセットをＶ２とすると各々の出力４・５の出力Ｖ
４・Ｖ５は Ｖ４＝Ｖ１ ， Ｖ５＝−２＊Ｖ２ となり、正転増幅・反転増幅の出力電圧差（Ｖｏｆｆ）
は Ｖｏｆｆ＝Ｖ４−Ｖ５＝Ｖ１−２＊Ｖ２ となる。出力４と５の差を増幅率Ａの第２の反転増幅回
路１３により、容量（Ｃ）１５に蓄えられる電荷Ｑは Ｑ＝−Ａ＊Ｃ＊Ｖｏｆｆ である。即ちコンデンサー１５に蓄えられる電荷が大き
くできスイッチのＯＮ／ＯＦＦによるフィードスルー・
ノイズ及びスイッチのリーク電流による影響が無視でき
る。動作時においては前述のサンプリング時のオフセッ
トを増幅して蓄えたコンデンサー１５はバッファー・ア
ンプ１４を介しインピーダンス変換され第３の反転増幅
回路１６で １／（２＊Ａ）増幅し第１の反転増幅回路
のプラス入力となる。この時前記第３の反転増幅回路１
６出力Ｖ１６は、 Ｖ１６＝１／２＊ＶＯＦＦ となる。ここで、動作時に於て反転増幅回路のプラス入
力が １／２＊Ｖｏｆｆとなることによりアナログ入力
レベルがアナログ・グランド（０ｖ）のとき反転増幅回
路３の出力電圧Ｖ５は、 Ｖ５＝２＊（Ｖ２＋１／２＊Ｖｏｆｆ） ＝２＊（Ｖ２＋１／２＊（Ｖ１−２＊Ｖ２）） ＝Ｖ１ となる。このときの反転増幅回路の出力Ｖ５と正転増幅
器の出力Ｖ４は互いにＶ１となり相等しくなる。よって
入力アナログ信号に対する正転・反転出力のアナログ・
グランド電位は入力アナログ・グランド電位に対しオフ
セットを持つが正転・反転出力間のオフセットは、０ｖ
となる。
３の出力４・５はアナログ・グランドレベルになる。し
かし増幅回路に使用している差動増幅回路のオフセット
電圧が有るため出力は等しくはならない。非動作時のサ
ンプリングについて述べる。ここで正転増幅回路の差動
増幅回路オフセットをＶ１，反転増幅回路の差動増幅回
路オフセットをＶ２とすると各々の出力４・５の出力Ｖ
４・Ｖ５は Ｖ４＝Ｖ１ ， Ｖ５＝−２＊Ｖ２ となり、正転増幅・反転増幅の出力電圧差（Ｖｏｆｆ）
は Ｖｏｆｆ＝Ｖ４−Ｖ５＝Ｖ１−２＊Ｖ２ となる。出力４と５の差を増幅率Ａの第２の反転増幅回
路１３により、容量（Ｃ）１５に蓄えられる電荷Ｑは Ｑ＝−Ａ＊Ｃ＊Ｖｏｆｆ である。即ちコンデンサー１５に蓄えられる電荷が大き
くできスイッチのＯＮ／ＯＦＦによるフィードスルー・
ノイズ及びスイッチのリーク電流による影響が無視でき
る。動作時においては前述のサンプリング時のオフセッ
トを増幅して蓄えたコンデンサー１５はバッファー・ア
ンプ１４を介しインピーダンス変換され第３の反転増幅
回路１６で １／（２＊Ａ）増幅し第１の反転増幅回路
のプラス入力となる。この時前記第３の反転増幅回路１
６出力Ｖ１６は、 Ｖ１６＝１／２＊ＶＯＦＦ となる。ここで、動作時に於て反転増幅回路のプラス入
力が １／２＊Ｖｏｆｆとなることによりアナログ入力
レベルがアナログ・グランド（０ｖ）のとき反転増幅回
路３の出力電圧Ｖ５は、 Ｖ５＝２＊（Ｖ２＋１／２＊Ｖｏｆｆ） ＝２＊（Ｖ２＋１／２＊（Ｖ１−２＊Ｖ２）） ＝Ｖ１ となる。このときの反転増幅回路の出力Ｖ５と正転増幅
器の出力Ｖ４は互いにＶ１となり相等しくなる。よって
入力アナログ信号に対する正転・反転出力のアナログ・
グランド電位は入力アナログ・グランド電位に対しオフ
セットを持つが正転・反転出力間のオフセットは、０ｖ
となる。
【０００９】
【発明の効果】以上述べたように発明によれば非動作時
に入力アナログ信号を入れ正転・反転増幅回路のオフセ
ットを増幅率Ａで増幅しコンデンサーに蓄え動作時に１
／２Ａ倍にし反転増幅器のプラス入力に接続することに
より、正転・反転増幅回路の出力オフセットを、キャン
セルするという効果を有する。また、増幅しコンデンサ
ーにオフセット電圧を蓄える事によりサンプル・ホール
ド動作時のスイッチングのフィードスルー・ノイズ及び
スイッチ素子のリーク電流による影響を極めて減らすこ
とが可能となりホールド・コンデンサーの容量値を小さ
くすることが可能であり半導体集積回路として容易につ
くることができる効果を有する。
に入力アナログ信号を入れ正転・反転増幅回路のオフセ
ットを増幅率Ａで増幅しコンデンサーに蓄え動作時に１
／２Ａ倍にし反転増幅器のプラス入力に接続することに
より、正転・反転増幅回路の出力オフセットを、キャン
セルするという効果を有する。また、増幅しコンデンサ
ーにオフセット電圧を蓄える事によりサンプル・ホール
ド動作時のスイッチングのフィードスルー・ノイズ及び
スイッチ素子のリーク電流による影響を極めて減らすこ
とが可能となりホールド・コンデンサーの容量値を小さ
くすることが可能であり半導体集積回路として容易につ
くることができる効果を有する。
【図１】本発明の演算増幅回路の１実施例を示す回路
図。
図。
【図２】従来の演算増幅回路を示す回路図。
１ ・・・・・・アナログ入力信号 ２ ・・・・・・正転増幅回路 ３・１３・１６ ・・・・・・反転増幅回路 ４ ・・・・・・正転増幅回路出力 ５ ・・・・・・反転増幅回路出力 ６・１０・１１ ・・・・・・スイッチ ７・８・１５ ・・・・・・容量コンデンサー １４ ・・・・・・バッファー・アン
プ １２ ・・・・・・アナログ・グラン
ド
プ １２ ・・・・・・アナログ・グラン
ド
Claims (1)
- 【請求項１】 アナログ入力信号に対し、正転・反転の
相補出力を行う演算増幅器において、前記アナログ入力
信号を正転出力する第１の正転増幅回路及び反転出力す
る第１の反転増幅回路を有し、前記第１の正転増幅回路
の出力を第２の反転増幅回路のに接続し、前記第１の反
転増幅回路の出力を前記第２の反転増幅回路の反転入力
に接続し、前記アナログ入力信号がアナロググランドレ
ベルとなる非動作時に、前記第１の反転増幅器の出力と
前記第２の反転増幅回路の出力の電圧差を取り込み、前
記アナログ入力信号が所定レベルとなる動作時に、前記
電圧差をアナロググランドを基準とし保持する手段を有
し、前記保持する手段の出力を前記第２の反転増幅回路
における利得Ａに対し、１/（２*Ａ）の利得を持つ第３
の反転増幅器に入力し、前記第３の反転増幅回路の出力
を前記第１の反転増幅回路の正転入力に接続する手段を
有することを特徴する演算増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03196730A JP3108942B2 (ja) | 1991-08-06 | 1991-08-06 | 演算増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03196730A JP3108942B2 (ja) | 1991-08-06 | 1991-08-06 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541617A JPH0541617A (ja) | 1993-02-19 |
| JP3108942B2 true JP3108942B2 (ja) | 2000-11-13 |
Family
ID=16362641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03196730A Expired - Fee Related JP3108942B2 (ja) | 1991-08-06 | 1991-08-06 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108942B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10252918A1 (de) * | 2002-11-12 | 2004-05-27 | Kappa Sieger Gmbh | Vorrichtung und Verfahren zum Umlenken einer Materialbahn |
-
1991
- 1991-08-06 JP JP03196730A patent/JP3108942B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541617A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6317568B2 (ja) | 比較回路およびそれを用いた撮像素子並びに比較回路の制御方法 | |
| JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
| JPH0927883A (ja) | 画像読取信号処理装置 | |
| US6229134B1 (en) | Using cascaded gain stages for high-gain and high-speed readout of pixel sensor data | |
| JPH06112779A (ja) | 電圧比較回路 | |
| JPH0644400B2 (ja) | サンプルホールド回路 | |
| JP3108942B2 (ja) | 演算増幅回路 | |
| JP3069373B2 (ja) | 固体撮像装置の駆動方法 | |
| JP4330791B2 (ja) | 半導体集積回路装置および半導体集積回路装置の制御方法 | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| US7436442B2 (en) | Low light sensor signal to noise improvement | |
| JPH10136266A (ja) | 固体撮像装置 | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| JPH0630186A (ja) | イメ−ジセンサの駆動方法及びイメ−ジセンサ | |
| JP3108941B2 (ja) | 演算増幅回路 | |
| JP2000332550A (ja) | 信号処理回路及びそれの駆動方法並びに放射線撮像システム | |
| JP3714688B2 (ja) | 制御フィードバック型電荷／電圧変換器 | |
| JP3701037B2 (ja) | サンプル・ホールド回路 | |
| JPH0965215A (ja) | 固体撮像装置 | |
| JPH06105068A (ja) | イメージセンサ | |
| JPH0147928B2 (ja) | ||
| JP2898160B2 (ja) | トランスバーサルフィルタ用増幅器 | |
| JP2959382B2 (ja) | ゲート接地アンプおよびアンプ付イメージセンサ | |
| JP3033346B2 (ja) | サンプルホールド回路 | |
| JPH08242330A (ja) | イメージセンサおよび固定パターンノイズの除去方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |