JP3107703B2 - 直接位相デジタル化装置および方法 - Google Patents

直接位相デジタル化装置および方法

Info

Publication number
JP3107703B2
JP3107703B2 JP06093042A JP9304294A JP3107703B2 JP 3107703 B2 JP3107703 B2 JP 3107703B2 JP 06093042 A JP06093042 A JP 06093042A JP 9304294 A JP9304294 A JP 9304294A JP 3107703 B2 JP3107703 B2 JP 3107703B2
Authority
JP
Japan
Prior art keywords
signal
phase
cross
response
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06093042A
Other languages
English (en)
Other versions
JPH0774792A (ja
Inventor
クリストファー・ピー・ラロサ
マイケル・ジェイ・カーニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Solutions Inc
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Solutions Inc, Motorola Inc filed Critical Motorola Solutions Inc
Publication of JPH0774792A publication Critical patent/JPH0774792A/ja
Application granted granted Critical
Publication of JP3107703B2 publication Critical patent/JP3107703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/40—Monitoring; Testing of relay systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
    • H04L27/2337—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal using digital techniques to measure the time between zero-crossings

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般的には、無線受
信機に関しかつ、より特定的には、中間周波（ＩＦ）信
号の位相をデジタル化するための装置および方法に関す
る。
【０００２】
【従来の技術】一般に、無線受信機内で、受信信号から
位相情報を復元するために位相検出器が使用されてい
る。デジタル位相変調機構を使用するシステムにおいて
は、シンボルスライサ（ｓｙｍｂｏｌ ｓｌｉｃｅｒ）
が前記復元された位相情報によって表されるシンボル
（ｓｙｍｂｏｌ：記号）を決定する。受信信号の位相を
検出するいくつかの方法が利用可能である。
【０００３】受信信号の位相を検出する１つの方法は図
１に示される装置を用いた直接位相デジタル化（ｄｉｒ
ｅｃｔ ｐｈａｓｅ ｄｉｇｉｔｉｚｉｎｇ）である。
この方法を使用することにより、直接位相デジタル化装
置は電圧制限されたＩＦ信号１０１を受入れる。基準発
振器１０３が基準発振信号１０７を発生する。該基準発
振信号１０７は位相セクタカウンタをドライブしかつゼ
ロクロス検出器１０５をクロッキングする。位相セクタ
カウンタは見積られたまたは決定された（ｅｓｔｉｍａ
ｔｅｄ）位相マップ１０９を発生する。ゼロクロス検出
器１０５は前記制限されたＩＦ入力信号１０１が所定の
電圧レベルと交差（ｃｒｏｓｓ）したことを示す。前記
決定された位相マップは次にＮビットのラッチ１１３を
使用して前記制限されたＩＦ入力信号１０１の各々のゼ
ロクロスの発生の度ごとにサンプルされ、デジタル位相
信号１１１を形成する。
【０００４】
【発明が解決しようとする課題】この方法を使用する
と、デジタル位相信号１１１の分解能は次の式：ｆ
ｒｅｆ＝２Ｎｆｉにしたがって基準発振器の周波数に直
接依存し、この場合Ｎは位相ワードの所望のビット数で
あり、ｆｉは前記制限されたＩＦ信号の入力周波数であ
り、かつｆｒｅｆは基準発振器の周波数である。１．２
５ＭＨｚの中間周波数を有するシステムは５ビットの位
相ワードおよび３２の位相セクタの分解能を生成するた
めに４０ＭＨｚの基準周波数を必要とすることになる。
同じ分解能を有する位相ワードを生成可能でありかつよ
り低い周波数の基準発振器を使用する直接位相デジタイ
ザが有利である。より低い周波数の基準発振器は前記位
相復調器に必要とされる大きさ、コストおよび電力消費
を低減する。大きさ、コストおよび電力消費は無線受信
機の性能を評価するために使用される重要な基準であ
る。
【０００５】したがって、本発明の目的は、より低い周
波数の基準発振器を使用することにより大きさ、コスト
および電力消費を低減した直接位相デジタル化装置およ
び方法を提供することにある。
【０００６】
【課題を解決するための手段および作用】本発明に係る
直接位相デジタル化装置を使用した無線受信機は直接中
間周波（ＩＦ）信号の位相を所望の分解能でデジタル化
する。直接位相デジタル化装置における基準発振器の周
波数は同じ分解能に対して従来必要とされた周波数と比
較した時低減される。該基準発振周波数の低減は基準発
振サイクルの第１の半分の間に生じるＩＦゼロクロスと
該基準発振サイクルの第２の半分の間に生じるゼロクロ
スとの間を弁別することによって達成される。本装置は
２つのゼロクロス検出器を使用し、第１のゼロクロス検
出器は基準発振信号の立上りエッジによって駆動され、
かつ第２のゼロクロス検出器は基準発振信号の立下りエ
ッジによって駆動される。立下りエッジのゼロクロス指
示信号と立上りエッジのゼロクロス指示信号のアライメ
ントに応じて、Ｎビットの位相信号が位相セクタの半分
だけ修正されあるいはシフトされる。
【０００７】
【実施例】図３〜図７は本発明の好ましい実施例を含む
無線通信システムを示す。該無線通信システムの受信機
は中間周波（ＩＦ）信号の位相を直接デジタル化する。
好ましい実施例では、基準発振器の周波数は前述の従来
技術の基準発振器の周波数の半分である。しかしなが
ら、好ましい実施例における、直接位相デジタル化装置
の実効分解能は従来技術の直接位相デジタル化装置のも
のに等しい。基準発振周波数の低減は基準発振サイクル
の第１の半分（ｆｉｒｓｔ ｈａｌｆ）の間に生じるＩ
Ｆゼロクロスと前記基準発振サイクルの第２の半分（ｓ
ｅｃｏｎｄ ｈａｌｆ）の間に生じるゼロクロスとの間
を弁別しまたはこれらの間の差を求めることにより（ｂ
ｙ ｄｉｆｆｅｒｅｎｔｉａｔｉｎｇ）行なわれる。好
ましい実施例の構成は２つのゼロクロス検出器を使用す
る。第１のゼロクロス検出器は基準発振信号の立上り
（ｐｏｓｉｔｉｖｅ）エッジにより駆動され、かつ第２
のゼロクロス検出器は前記基準発振信号の立下り（ｎｅ
ｇａｔｉｖｅ）エッジによって駆動される。立下りエッ
ジのゼロクロス指示信号（ｉｎｄｉｃａｔｏｒ）および
立上りエッジのゼロクロス指示信号の整列状態（ａｌｉ
ｇｎｍｅｎｔ）に応じて、Ｎビットの位相信号が位相セ
クタの半分だけ修正されあるいはシフトされる。この結
果、前記入力周波数と基準周波数の間の関係がｆｒｅｆ
＝２Ｎ−１ｆｉのように修正される。基準発振器の周波
数が入力周波数の２の累乗（ｐｏｗｅｒ−ｏｆ−ｔｗ
ｏ）（すなわち２Ｘ）の倍数でない場合は、１９９１年
１２月１３日に出願されかつ本件出願と同じ譲受人に譲
渡された、米国特許出願第８０６，５１１号に記載され
た周波数オフセット回路を使用することができる。
【０００８】図３は、本発明を使用した無線電話システ
ムのブロック図を示す。この無線電話システムにおいて
は固定サイト送受信機３０３が無線周波（ＲＦ）信号を
該固定サイト送受信機３０３によってサービスを受ける
固定された地理的領域内に含まれる移動および携帯用無
線電話に送信しかつ該無線電話から無線周波（ＲＦ）信
号を受信する。無線電話３０１は前記固定サイト送受信
機３０３によってサービスを受ける無線電話の１つであ
る。
【０００９】前記固定サイト送受信機３０３から信号を
受信する間に、該無線電話３０１は該ＲＦ信号を捕える
ためにアンテナ３０５を使用しかつ該ＲＦ信号を電気的
なＲＦ信号に変換する。該電気的なＲＦ信号は無線受信
機３１１によって受信される。無線受信機３１１はＲＦ
回路３２７および位相復調器３１９を含む。ＲＦ回路３
２７は中間周波（ＩＦ）信号３１５を発生する。この信
号は位相復調器３１９に入力される。位相復調器３１９
はプロセッサ３２１によって使用するためにシンボル
（ｓｙｍｂｏｌ）信号３２３を出力する。プロセッサ３
２１は該シンボル信号３２３をユーザインタフェース３
２５のために音声またはデータにフォーマッティングす
る。ユーザインタフェース３２５はマイクロフォン、ス
ピーカおよびキーパッドを含む。
【００１０】無線電話３０１から固定サイト送受信機３
０３へのＲＦ信号の送信に応じて、プロセッサ３２１は
ユーザインタフェース３２５からの音声および／または
データ信号をフォーマットする。フォーマットされた信
号は送信機３０９に入力される。送信機３０９は該デー
タを電気的ＲＦ信号に変換する。該電気的ＲＦ信号はＲ
Ｆ信号に変換されかつアンテナ３０５によって出力され
る。前記ＲＦ信号は固定サイト送受信機３０３によって
受信される。
【００１１】図４は、図３に示される位相復調器３１９
のブロック図を示す。該位相復調器３１９はリミッタ４
０１、直接位相デジタイザ４０３、位相処理回路４０
５、およびシンボルスライサ４１９を含む。リミッタ４
０１は前記ＩＦ信号３１５を受信しかつ該ＩＦ信号３１
５の電圧を論理レベル“０”および“１”に対応する２
つの電圧レベルに制限する。リミッタ４０１は制限され
た受信信号４０９を出力する。後により詳細に説明する
ように、直接位相デジタイザ（ｄｉｒｅｃｔ ｐｈａｓ
ｅ ｄｉｇｉｔｉｚｅｒ）４０３は前記制限された受信
信号４０９のゼロクロスを使用してモジュロ２πの位相
ランプ関数（ｐｈａｓｅ ｒａｍｐ ｆｕｎｃｔｉｏ
ｎ）をサンプルする。好ましい実施例では、モジュロ２
πの位相ランプ関数は位相セクタカウンタによって発生
される。前記サンプルはデジタル化された位相信号４０
７（θ（ｔ）＋φ）を発生するために使用される。θ
（ｔ）は所望のデジタル化位相信号であり、かつφは固
定サイト送受信機３０３と無線電話３０１との間の遅延
に依存する一定の位相オフセットである。デジタル化さ
れた位相信号４０７は位相処理ユニット４０５に入力さ
れる。位相処理ユニット４０５は前記一定の位相オフセ
ット（φ）を除去する。位相処理ユニット４０５はコヒ
ーレント（ｃｏｈｅｒｅｎｔ）位相プロセッサまたは差
動的コヒーレント（ｄｉｆｆｅｒｅｎｔｉａｌｌｙ ｃ
ｏｈｅｒｅｎｔ）位相プロセッサのいずれかを含むもの
とすることができる。好ましい実施例では、前記一定の
位相オフセット（φ）を除去するために差動的コヒーレ
ント位相プロセッサが使用されている。得られたデジタ
ル位相信号（θ′（ｔ））４１３はシンボルスライサ４
１９に入力される。シンボルスライサ４１９は検出され
た位相信号４１３に対応するシンボル決定３２３を出力
する。
【００１２】図５は、図４に示される直接位相デジタイ
ザ４０３の詳細なブロック図を示す。ここでは、前記制
限されたＩＦ信号４０９は立上り（ｐｏｓｉｔｉｖｅ）
エッジゼロクロス検出器５０３および立下り（ｎｅｇａ
ｔｉｖｅ）エッジゼロクロス検出器５０５に入力されて
いる。好ましい実施例では、両方のゼロクロス検出器５
０３，５０５は前記制限されたＩＦ入力信号４０９のポ
ジティブなまたは立上りのクロスおよびネガティブなま
たは立下りのクロスの双方でゼロクロスを指示する。そ
のようなゼロクロス検出器は図１においてゼロクロス検
出器１０５として示されている。本発明は特定のゼロク
ロス検出器に依存するものではない。前記制限されたＩ
Ｆ信号の立上りエッジのゼロボルトレベルのクロスを指
示するものあるいは前記制限されたＩＦ信号の立下りエ
ッジのゼロボルトレベルのクロスのみを指示するものの
ような、他のゼロクロス検出器も使用できる。さらに、
任意の他の所定の電圧レベルのクロスを検出する検出器
も使用できる。
【００１３】基準発振器５０１は基準発振信号５１７を
発生する。基準発振信号５１７はＮ−１ビットの位相セ
クタカウンタ５０７を駆動しかつ立上りエッジゼロクロ
ス検出器５０３をその立上りエッジで駆動しそして立下
りエッジゼロクロス検出器５０５をその立下りエッジで
駆動する。好ましい実施例では、前記Ｎ−１ビット位相
セクタカウンタ５０７は４ビットのデジタルカウント装
置である。Ｎ−１ビットカウンタは２Ｎ−１の位相セク
タを発生でき、したがって４ビットカウンタは図７に示
されるように１６の位相セクタを発生する。分解能、
Ｍ、は利用可能な位相セクタの数として定義される。こ
こでは、該分解能は１６である。最下位ビット（ＬＳ
Ｂ）またはビット０は電気的グランドに接続されるか、
所定の電圧に接続されるか、あるいは好ましい実施例に
おいて示されるように、周波数オフセット補償（ＦＯ
Ｃ）回路５０９によって生成できる。ＦＯＣ回路５０９
は基準発振器５０１が中間周波数（ｆｉ）の２の累乗の
倍数の基準周波数ｆｒｅｆを発生しない場合に有用であ
る。ＦＯＣ回路５０９に関する詳細は１９９１年１２月
１３日に出願され、「周波数変換装置および方法（Ｆｒ
ｅｑｕｅｎｃｙ Ｔｒａｎｓｌａｔｉｏｎ Ａｐｐａｒ
ａｔｕｓ ａｎｄ Ｍｅｔｈｏｄ）」と題し、かつ本件
出願と同じ譲受人に譲渡された、米国特許出願第８０
６，５１１号にみることができる。Ｎ−１ビット位相セ
クタカウンタ５０７からのＮ−１ビット出力および前記
ＬＳＢはＮビットラッチ５１１に入力される。Ｎビット
ラッチ５１１は立下りエッジゼロクロス指示信号５２１
によってラッチされる。ラッチ５１１の出力はデジタル
位相信号５３１である。
【００１４】進み／遅れ検出器（ｌｅａｄ／ｌａｇ ｄ
ｅｔｅｃｔｏｒ）５１３は前記デジタル位相信号５３１
を修正するために使用され、前記デジタル位相信号５３
１の分解能を効果的に増大する。立上りエッジゼロクロ
ス指示信号５１９および立下りエッジゼロクロス指示信
号５２１は進み／遅れ検出器５１３に入力される。進み
／遅れ検出器５１３は立上りエッジゼロクロス指示信号
５１９がアクティブになる前に立下りエッジゼロクロス
指示信号５２１がアクティブになった場合に修正イネー
ブル信号５２３を発生する。修正イネーブル信号５２３
は減算器５１５に入力される。減算器５１５は修正イネ
ーブル信号がアクティブである場合に１つの最下位ビッ
トを減算する。これはデジタル位相信号５３１を位相セ
クタの半分だけ効果的にシフトし、その結果、図６に示
されるように、３２の位相セクタに等しい、実効分解
能、Ｍ′、を有する直接位相デジタル化装置４０３を実
現する。前記実効的な３２の位相セクタ分解能は従来技
術の典型的な５ビットの決定された位相マップと分解能
が等しい。基準発振期間の第１の半分にゼロクロスが発
生する場合には減算は必要とされない。この状況は前記
立上りエッジゼロクロス指示信号５１９が立下りエッジ
ゼロクロス指示信号５２１の前にアクティブである場合
に認められ、次に修正イネーブル信号５２３がローにさ
れかつデジタル位相信号５３１の修正は生じない。デジ
タル位相信号５３１の最下位ビットの値よりも大きな値
を減算する装置のような、２分の１位相セクタシフタの
他の同様に十分な構成も使用できる。
【００１５】図６は、図５に示された好ましい実施例に
おけるタイミングを示す。波形６０１は基準発振信号５
１７を示す。波形６０３は信号５２５を示し、これはＦ
ＯＣ回路５０９によって最下位ビットが供給されたＮ−
１ビット位相セクタカウンタの出力である。波形６０５
は基準発振サイクルの第２の半分（ｓｅｃｏｎｄ ｈａ
ｌｆ）の間に信号５２５からＬＳＢ１つを減算すること
によって得られる改善された分解能を示している。図６
を図２と比較すると、図２の基準発振信号２０１の周期
は図６の基準発振信号６０１の周期の半分である。図２
の位相セクタカウンタ出力２０３は図６の実効位相セク
タカウンタ出力６０５のものと等しい。
【００１６】
【発明の効果】したがって、本発明によれば、等しい分
解能をより低い基準発振器周波数で実現できる直接位相
デジタル化装置が提供される。発振器の周波数の要求を
低減することは無線受信器のコスト、電力消費、および
大きさを効果的に低減する。
【図面の簡単な説明】
【図１】従来技術の直接位相デジタイザを示すブロック
図である。
【図２】図１の従来技術の装置の動作を説明するタイミ
ング図である。
【図３】本発明に係わる無線電話システムを示すブロッ
ク図である。
【図４】本発明に係わる位相復調器を示すブロック図で
ある。
【図５】本発明に係わる直接位相デジタイザを示すブロ
ック図である。
【図６】本発明に係わる装置の動作を説明するためのタ
イミング図である。
【図７】本発明に係わる４ビットの位相セクタマップを
示す説明図である。
【符号の説明】
３０１ 無線電話 ３０３ 送受信機 ３０５ アンテナ ３０９ 送信機 ３１１ 受信機 ３１９ 位相復調器 ３２１ プロセッサ ３２５ ユーザインタフェース ３２７ ＲＦ回路 ４０１ リミッタ ４０３ 直接位相デジタイザ ４０５ 位相処理 ４１９ シンボルスライサ ５０１ 基準発振器 ５０３ 立上りエッジゼロクロス検出器 ５０５ 立下りエッジゼロクロス検出器 ５０７ Ｎ−１ビット位相セクタカウンタ ５０９ ＦＯＣ回路 ５１１ ＭＳＢ反転を備えたＮビットラッチ ５１３ 進み／遅れ検出器 ５１５ 減算器
フロントページの続き (72)発明者 マイケル・ジェイ・カーニー アメリカ合衆国イリノイ州60195、シャ ンバーグ、バレイ・レイク・ドライブ 1510 ＃540 (56)参考文献 特開 平６−21987（ＪＰ，Ａ) 特開 昭64−60046（ＪＰ，Ａ) 特開 平６−232934（ＪＰ，Ａ) 実開 昭62−97964（ＪＰ，Ｕ) 実開 昭62−10680（ＪＰ，Ｕ) 国際公開91／14329（ＷＯ，Ａ１) 国際公開93／12578（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/233 G01R 29/02 H03L 7/085

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 ある位相および第１の所定の周波数を有
    する中間周波信号を受入れる直接位相デジタル化装置で
    あって、 立上りおよび立下りエッジを有しかつ第２の所定の周波
    数を有する基準発振信号を発生するための手段（５０
    １）、 前記第２の所定の周波数に応じて決定されかつＭ個の位
    相セクタの第１の所定の分解能を有する位相マップを発
    生するための手段（５０７）、 前記基準発振信号の前記立上りエッジに応答して、前記
    中間周波信号の所定の電圧レベルのクロスを検出し、立
    上りクロス信号を形成するための第１の手段（５０
    ３）、 前記基準発振信号の立下りエッジに応答して、前記中間
    周波信号の所定の電圧レベルのクロスを検出し、立下り
    クロス信号を形成するための第２の手段（５０５）、 前記第１の手段に応答して、前記決定された位相マップ
    をサンプリングし（５１１）かつデジタル位相信号を形
    成するための手段、そして前記第１および第２の手段に
    応答して、前記デジタル位相信号が前記第１の所定の分
    解能、Ｍ、より大きな実効分解能、Ｍ′、を有するよう
    に、前記デジタル位相信号を修正するための手段、 を具備することを特徴とする直接位相デジタル化装置。
  2. 【請求項２】 前記第１および第２の手段（５０３，５
    ０５）は前記中間周波信号の立上りエッジの所定電圧レ
    ベルのクロスのみを検出することを特徴とする請求項１
    に記載の直接位相デジタル化装置。
  3. 【請求項３】 前記第１および第２の手段（５０３，５
    ０５）は前記中間周波信号の立下りエッジの所定の電圧
    レベルのクロスのみを検出することを特徴とする請求項
    １に記載の直接位相デジタル化装置。
  4. 【請求項４】 前記第１および第２の手段（５０３，５
    ０５）は前記中間周波信号の立上りおよび立下りの所定
    の電圧レベルのクロスを検出することを特徴とする請求
    項１に記載の直接位相デジタル化装置。
  5. 【請求項５】 前記決定された位相マップを発生するた
    めの前記手段（５０７）はさらにデジタル計数装置を具
    備することを特徴とする請求項１に記載の直接位相デジ
    タル化装置。
  6. 【請求項６】 前記デジタル位相信号を修正するための
    前記手段はさらに、 前記立上りクロス信号および立下りクロス信号を監視す
    るための手段、 前記立上りクロス信号がアクティブになる前に前記立下
    りクロス信号がアクティブになった場合に修正イネーブ
    ル信号を発生するための手段（５１３）、 前記修正イネーブル信号に応答して、前記デジタル位相
    信号を位相セクタの半分だけシフトするための手段（５
    １５）、 を具備することを特徴とする請求項１に記載の直接位相
    デジタル化装置。
  7. 【請求項７】 前記決定された位相マップをサンプリン
    グするための手段は前記第２の手段に応答することを特
    徴とする請求項１に記載の直接位相デジタル化装置。
  8. 【請求項８】 ある位相および第１の所定の周波数を有
    する中間周波（ＩＦ）信号を受入れる直接位相デジタル
    化装置であって、 立上りおよび立下りエッジを有しかつ第２の所定の周波
    数を有する基準発振信号（５１７）を発生する基準発振
    器（５０１）、 前記第２の所定の周波数に応じて決定された位相マップ
    を発生しかつＭ個の位相セクタの所定の分解能を有する
    計数装置（５０７）、 前記基準発振信号の前記立上りエッジに応答して、前記
    ＩＦ信号のゼロクロスを検出し、立上りエッジゼロクロ
    ス指示信号を形成する第１のゼロクロス検出器（５０
    ３）、 前記基準発振信号の前記立下りエッジに応答して、前記
    ＩＦ信号のゼロクロスを検出し、立下りエッジゼロクロ
    ス指示信号を形成する第２のゼロクロス検出器（５０
    ５）、 前記立下りゼロクロス指示信号に応答して、前記決定さ
    れた位相マップをサンプリングし、デジタル位相信号を
    形成するラッチ装置（５１１）、 前記立下りエッジゼロクロス指示信号が前記立上りエッ
    ジゼロクロス指示信号に先行することを検出しかつそれ
    に応じて修正イネーブル信号を発生するための検出装置
    （５１３）、そして前記修正イネーブル信号に応答し
    て、前記デジタル位相信号から位相セクタの半分を減算
    するための減算装置（５１５）、 を具備することを特徴とする直接位相デジタル化装置。
  9. 【請求項９】 第１の無線周波（ＲＦ）信号を受信する
    無線受信機であって、 前記第１のＲＦ信号をある位相および第１の所定の周波
    数を有する中間周波（ＩＦ）信号に変換するための手段
    （３２７）、および位相復調装置（３１９）であって、 前記ＩＦ信号の電圧範囲を制限して制限されたＩＦ信号
    を形成するための手段（４０１）、 立上りおよび立下りエッジおよび第２の所定の周波数を
    有する基準発振信号を発生するための手段（５０１）、 前記第２の所定の周波数に依存しかつ第１の所定の分解
    能を有する決定された位相マップを発生するための手段
    （５０７）、 前記基準発振信号の前記立上りエッジに応答して、前記
    制限されたＩＦ信号の所定の電圧レベルのクロスを検出
    し、立上りクロス信号を形成する第１の手段（５０
    ３）、 前記基準発振信号の前記立下りエッジに応答して、前記
    制限されたＩＦ信号の所定の電圧レベルのクロスを検出
    し、立下りクロス信号を形成する第２の手段（５０
    ５）、 前記検出のための第１の手段に応答して、前記決定され
    た位相マップをサンプリングし、デジタル位相信号を形
    成する手段（５１１）、 前記検出のための前記第１および第２の手段に応答し
    て、前記デジタル位相信号が前記決定された位相マップ
    の前記第１の所定の分解能より大きな実効分解能を持つ
    ように、前記デジタル位相信号を修正するための手段、
    そして前記修正されたデジタル位相信号に応答して、シ
    ンボル決定信号を生成するための手段（４１９）、 を具備する前記位相復調装置（３１９）、 を具備することを特徴とする無線受信機。
  10. 【請求項１０】 直接位相デジタル化方法であって、 ある位相および第１の所定の周波数を有する中間周波信
    号を受入れる段階、 立上りおよび立下りエッジを有しかつ第２の所定の周波
    数を有する基準発振信号を発生する段階、 前記第２の所定の周波数に依存しかつＭ個の位相セクタ
    の第１の所定の分解能を有する決定された位相マップを
    発生する段階、 前記基準発振信号の立上りエッジに応答して前記中間周
    波信号の所定の電圧レベルのクロスを検出しかつ立上り
    クロス信号を形成する第１の検出段階、 前記基準発振信号の立下りエッジに応答して前記中間周
    波信号の所定の電圧レベルのクロスを検出しかつ立下り
    クロス信号を形成する第２の検出段階、 前記第２の検出段階に応じて決定された位相マップをサ
    ンプリングしかつデジタル位相信号を形成する段階、そ
    して前記第１および第２の検出段階に応答して前記デジ
    タル位相信号を修正する段階、 を具備することを特徴とする直接位相デジタル化方法。
JP06093042A 1993-04-08 1994-04-05 直接位相デジタル化装置および方法 Expired - Fee Related JP3107703B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/044,530 US5461643A (en) 1993-04-08 1993-04-08 Direct phase digitizing apparatus and method
US044,530 1993-04-08

Publications (2)

Publication Number Publication Date
JPH0774792A JPH0774792A (ja) 1995-03-17
JP3107703B2 true JP3107703B2 (ja) 2000-11-13

Family

ID=21932905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06093042A Expired - Fee Related JP3107703B2 (ja) 1993-04-08 1994-04-05 直接位相デジタル化装置および方法

Country Status (9)

Country Link
US (1) US5461643A (ja)
JP (1) JP3107703B2 (ja)
KR (1) KR970004788B1 (ja)
CN (1) CN1072417C (ja)
CA (1) CA2120094C (ja)
FR (1) FR2703861B1 (ja)
GB (1) GB2277426B (ja)
MY (1) MY110703A (ja)
SG (1) SG46286A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875212A (en) * 1994-10-26 1999-02-23 International Business Machines Corporation Phase demodulation method and apparatus for a wireless LAN, by counting the IF period
US5751762A (en) * 1996-02-15 1998-05-12 Ericsson Inc. Multichannel receiver using analysis by synthesis
US6067363A (en) * 1996-06-03 2000-05-23 Ericsson Inc. Audio A/D convertor using frequency modulation
US5661433A (en) * 1996-06-27 1997-08-26 Motorola, Inc. Digital FM demodulator
US5903825A (en) * 1996-06-27 1999-05-11 Motorola, Inc. Digital FM receiver back end
US5937341A (en) 1996-09-13 1999-08-10 University Of Washington Simplified high frequency tuner and tuning method
US6148050A (en) * 1997-12-01 2000-11-14 Ericsson Inc Phase digitizer for radio communications
US6112071A (en) * 1998-02-23 2000-08-29 Tropian, Inc. Quadrature-free RF receiver for directly receiving angle modulated signal
US20010031023A1 (en) * 1999-10-28 2001-10-18 Kin Mun Lye Method and apparatus for generating pulses from phase shift keying analog waveforms
US6452530B2 (en) * 1999-10-28 2002-09-17 The National University Of Singapore Method and apparatus for a pulse decoding communication system using multiple receivers
US6630897B2 (en) 1999-10-28 2003-10-07 Cellonics Incorporated Pte Ltd Method and apparatus for signal detection in ultra wide-band communications
TW496035B (en) * 2000-04-25 2002-07-21 Univ Singapore Method and apparatus for a digital clock multiplication circuit
US6907090B2 (en) 2001-03-13 2005-06-14 The National University Of Singapore Method and apparatus to recover data from pulses
US20020196865A1 (en) * 2001-06-25 2002-12-26 The National University Of Singapore Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superpostion and convolution
US7054360B2 (en) * 2001-11-05 2006-05-30 Cellonics Incorporated Pte, Ltd. Method and apparatus for generating pulse width modulated waveforms
US20030103583A1 (en) * 2001-12-04 2003-06-05 National University Of Singapore Method and apparatus for multi-level phase shift keying communications
US20030112862A1 (en) * 2001-12-13 2003-06-19 The National University Of Singapore Method and apparatus to generate ON-OFF keying signals suitable for communications
US6724269B2 (en) 2002-06-21 2004-04-20 Cellonics Incorporated Pte., Ltd. PSK transmitter and correlator receiver for UWB communications system
US7218697B2 (en) * 2003-11-25 2007-05-15 Itt Manufacturing Enterprises, Inc. Digital phase detector for periodically alternating signals
US7272375B2 (en) 2004-06-30 2007-09-18 Silicon Laboratories Inc. Integrated low-IF terrestrial audio broadcast receiver and associated method
US7864911B2 (en) * 2006-09-13 2011-01-04 Sony Corporation System and method for implementing a phase detector to support a data transmission procedure
US20160057255A1 (en) * 2014-08-22 2016-02-25 Mediatek Inc. Unified communications receiver and associated method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3667050A (en) * 1970-11-27 1972-05-30 North American Rockwell Coarse carrier phase correction system
US3934205A (en) * 1975-01-27 1976-01-20 International Telephone And Telegraph Corporation Frequency lock loop employing a gated frequency difference detector having positive, zero and negative threshold detectors
US4555667A (en) * 1983-09-26 1985-11-26 Rixon, Inc. Synchronous digital QPSK demodulator with carrier error correction
CA2044252C (en) * 1989-10-23 1999-08-17 Shigeki Saito Digital demodulator
EP0434355A3 (en) * 1989-12-18 1993-02-24 Nec Corporation Differential phase demodulator for psk-modulated signals
US5270666A (en) * 1989-12-22 1993-12-14 Nokia Mobile Phones, Ltd. Method and circuitry for demodulation of angle modulated signals by measuring cycle time
US5084669A (en) * 1990-03-08 1992-01-28 Telefonaktiebolaget L M Ericsson Direct phase digitization
US5220275A (en) * 1991-07-26 1993-06-15 Ericsson Ge Mobile Communication Holding, Inc. Accumulator phase digitizer
GB2269284B (en) * 1991-12-13 1995-08-09 Motorola Inc Apparatus and method for direct phase digitizing
US5289505A (en) * 1991-12-13 1994-02-22 Motorola, Inc. Frequency translation apparatus and method
US5299232A (en) * 1992-03-26 1994-03-29 Motorola, Inc. Phase compensation method and apparatus

Also Published As

Publication number Publication date
KR970004788B1 (ko) 1997-04-03
CN1100859A (zh) 1995-03-29
CA2120094C (en) 1999-04-13
JPH0774792A (ja) 1995-03-17
GB2277426B (en) 1997-07-02
FR2703861B1 (fr) 1999-10-29
CN1072417C (zh) 2001-10-03
CA2120094A1 (en) 1994-10-09
KR940025220A (ko) 1994-11-19
FR2703861A1 (fr) 1994-10-14
US5461643A (en) 1995-10-24
GB2277426A (en) 1994-10-26
MY110703A (en) 1999-01-30
SG46286A1 (en) 1998-02-20
GB9406355D0 (en) 1994-05-25

Similar Documents

Publication Publication Date Title
JP3107703B2 (ja) 直接位相デジタル化装置および方法
JP3436372B2 (ja) デュアルモードディジタルｆｍ通信システム
JP2926987B2 (ja) 直接位相デジタル化装置およびその方法
EP0148198A1 (en) DATA DETECTOR USING PROBABILISTIC INFORMATION IN RECEIVED SIGNALS.
JP3856555B2 (ja) 位相角検出器及びそれを利用した周波数弁別器
JP2926986B2 (ja) 周波数変換装置およびその方法
JPH07153009A (ja) 信号のピーク検出方法及び装置
EP1112634A1 (en) Carrier frequency estimator for a signal receiver
JP2926988B2 (ja) 位相補償方法および装置
JP4272997B2 (ja) 入力バースト信号に含まれる付加的ｄｃ成分を検出する回路
JP2885052B2 (ja) 自動周波数制御装置
US5602877A (en) Method and apparatus for information recovery in a radio communication device
JPH07235835A (ja) 全デジタルｉｆ−ベースバンド信号変換器
JP3088359B2 (ja) π／４シフトＤＱＰＳＫデジタル復調器
JP2504243B2 (ja) 復調方式
JPH1198208A (ja) ディジタル無線通信用復調装置
JP3232919B2 (ja) タイムダイバーシチ受信装置
JPH06188926A (ja) Ｐｓｋ変調復調方法及び装置
JP3329491B2 (ja) Ｐｓｋ復調回路およびその復調方法
JP2513333B2 (ja) 搬送波周波数誤差検出器
JP2528744B2 (ja) 遅延検波回路
JP3253057B2 (ja) 遅延検波回路
JPH07212423A (ja) データ受信装置
JPH0775358B2 (ja) 信号受信装置
JP3353331B2 (ja) クロック抽出方法及びクロック抽出回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees