JP3096452B2 - 相補能動画素センサ・セルおよびその形成方法 - Google Patents

相補能動画素センサ・セルおよびその形成方法

Info

Publication number
JP3096452B2
JP3096452B2 JP23408898A JP23408898A JP3096452B2 JP 3096452 B2 JP3096452 B2 JP 3096452B2 JP 23408898 A JP23408898 A JP 23408898A JP 23408898 A JP23408898 A JP 23408898A JP 3096452 B2 JP3096452 B2 JP 3096452B2
Authority
JP
Japan
Prior art keywords
region
gate
active pixel
pixel sensor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23408898A
Other languages
English (en)
Other versions
JPH11121732A (ja
Inventor
テレンス・ビィ・フック
ジェフェリー・ビィ・ジョンソン
ホン−サム・ピィ・ウォン・シィ・グレートブリテン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11121732A publication Critical patent/JPH11121732A/ja
Application granted granted Critical
Publication of JP3096452B2 publication Critical patent/JP3096452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は能動画素センサに関
して、特に、所与の光量子に対する有効信号を約2倍に
する能動画素センサに関する。
【0002】
【従来の技術】従来の能動画素センサ(APS)・セル
は、p−基板内のnpダイオード、NFETトランスフ
ァ素子、ソース・ホロワ増幅トランジスタ、プリチャー
ジ・トランジスタ及びビット・スイッチ・トランジスタ
を含む。電子−正孔対が衝突光子によりダイオード内で
生成される。電子がダイオードのプリチャージされたn
領域内に収集され、結局ソース・ホロワ・ゲートに伝達
されて増幅される。しばしばp−タイプのピニング層が
ダイオードの表面に含まれる。
【0003】APSセルでは、pnダイオードが入射光
により生成される電子を収集する。電子電荷が増幅さ
れ、信号対雑音比が電荷レベルに比例する。光により生
成される正孔は収集されずいずれかのp−タイプ端子内
で再結合する。
【0004】図1は、フォトダイオード及びトランスフ
ァ・ゲートの断面図を示す。図2は、各能動画素センサ
素子10内で実現される回路の構成を示す。収集される
電子の数が、ソース・ホロワ・トランジスタ12上で駆
動されるゲートのレベルを決定する。ソース電位がビッ
ト・スイッチ14を通じて、列を下方に伝達され、ビッ
ト・スイッチ14において、ビデオ・イメージとして適
切に処理される。従来のセル10では電子の数に等しい
正孔が生成され、基板16に分流されて基板電流を生成
し、これがグラウンド・ラインを通じてセルから流出す
る。
【0005】
【発明が解決しようとする課題】従来技術の問題及び欠
点を考慮に入れ、本発明の目的は、画素セルのサイズが
低減されるビデオ・イメージングのための能動画素セル
素子を提供することである。
【0006】本発明の別の目的は、出力信号及び相補出
力信号を生成する能動画素センサを提供することであ
る。
【0007】更に本発明の別の目的は、同相雑音除去が
改善される能動画素センサ素子を提供することである。
【0008】更に本発明の別の目的は、信号対雑音比が
改善される能動画素センサ素子を提供することである。
【0009】更に本発明の別の目的は、固定パターン雑
音が低減される能動画素センサ素子を提供することであ
る。
【0010】更に本発明の別の目的は、収集領域のサイ
ズが低減される能動画素センサ素子を提供することであ
る。
【0011】更に本発明の別の目的は、従来の能動画素
センサ素子に比較して、出力電流を約2倍にする能動画
素センサ素子を提供することである。
【0012】更に本発明の別の目的は、実質的に基板電
流を排除する能動画素セル素子を提供することである。
【0013】
【課題を解決するための手段】上述の目的及び利点が本
発明により達成される。本発明はその第1の態様では、
光感応素子、光感応素子に結合される第1の素子及び光
感応素子に結合される第2の素子を含む、能動画素セン
サ・セルとして提案される。光感応素子は自身に衝突す
る電磁気に応答して電荷を生成し、第1の素子が第1の
タイプの生成電荷を光感応素子から引き出し、第2の素
子が第2のタイプの生成電荷を光感応素子から引き出
す。
【0014】別の態様では、本発明の素子は光感応素
子、光感応素子からの電子の流路を生成するように適応
化される第1の能動画素センサ回路及び光感応素子から
の正孔の流路を生成するように適応化される第2の能動
画素センサ回路を含む、能動画素センサ・セルとして提
案される。
【0015】更に別の態様では、本発明は能動画素セン
サ素子を使用する方法として提案され、該方法はa)光
感応素子、光感応素子からの電子の流路を生成するよう
に適応化される第1の能動画素センサ回路及び光感応素
子からの正孔の流路を生成するように適応化される第2
の能動画素センサ回路を含む、能動画素センサ・セル素
子を提供するステップと、b)光感応素子により光を収
集するステップと、c)光感応素子から第1の能動画素
センサ回路への、電子流の第1の電流を生成するステッ
プと、d)光感応素子から第2の能動画素センサ回路へ
の、正孔流の第2の電流を生成するステップとを含む。
【0016】更に別の態様では、本発明は能動画素セン
サ素子を使用する方法として提案され、該方法はa)光
感応素子と、光感応素子からの電子の流路を生成するよ
うに適応化される第1の能動画素センサ回路であって、
光感応素子から電子を伝達するように適応化される、光
感応素子に直列の第1のトランスファ素子と、第1のト
ランスファ素子を通じて流れる電子を収集するように適
応化される第1のプリチャージ素子と、第1のプリチャ
ージ素子により収集された電子を増幅するように適応化
される第1のソース・ホロワ素子と、出力信号を制御す
るように適応化される第1のビット・スイッチ素子とを
含む、前記第1の能動画素センサ回路と、光感応素子か
らの正孔の流路を生成するように適応化される第2の能
動画素センサ回路であって、光感応素子から正孔を伝達
するように適応化される、光感応素子に直列の第2のト
ランスファ素子と、第2のトランスファ素子を通じて流
れる正孔を収集するように適応化される第2のプリチャ
ージ素子と、第2のプリチャージ素子により収集された
正孔を増幅するように適応化される第2のソース・ホロ
ワ素子と、第2の出力信号を制御するように適応化され
る第2のビット・スイッチ素子を含む、前記第2の能動
画素センサ回路とを含む、能動画素センサ・セル素子を
提供するステップと、b)光感応素子により光を収集す
るステップと、c)衝突光子により電子−正孔対を生成
するステップと、d)第1のトランスファ素子により、
光感応素子から電子を伝達するステップと、e)第1の
プリチャージ素子内で電子を収集するステップと、f)
第1のソース・ホロワ素子により電子を増幅するステッ
プと、g)第1の出力電流を制御するために、第1のビ
ット・スイッチ素子により電子をスイッチするステップ
と、h)第2のトランスファ素子により、光感応素子か
ら正孔を伝達するステップと、i)第2のプリチャージ
素子内で正孔を収集するステップと、j)第2のソース
・ホロワ素子により正孔を増幅するステップと、k)第
2の出力電流を制御するために、第2のビット・スイッ
チ素子により正孔をスイッチするステップと、l)ビデ
オ・イメージングのために、第1及び第2の出力電流信
号を処理するステップとを含む。
【0017】更に別の態様では、本発明は能動画素セン
サ素子を形成する方法として提案され、該方法はa)n
タイプ・ウエハ基板を提供するステップと、b)第1及
び第2の側部を有する絶縁領域を生成するステップと、
c)絶縁領域の第1の側部に配置されるn−エピタクシ
層内に、第1の分離領域を生成するステップと、d)絶
縁領域の第2の側部に配置されるn−エピタクシ層内
に、第2の分離領域を生成するステップと、e)絶縁領
域の第1の側部に配置されるn−エピタクシ領域内に、
p−ダイオード領域を打ち込むステップと、f)絶縁領
域の第2の側部の基板内に、p−本体領域を打ち込むス
テップと、g)p−ダイオード領域の一部内に、n−タ
イプ・ダイオードを打ち込むステップと、h)n−エピ
タクシ層上に、第1及び第2のゲート領域を定義するゲ
ート材料を付着するステップであって、第1のゲート領
域がp−ダイオード領域の縁部上に位置合わせされ、第
2のゲート領域がnダイオード領域の縁部上に位置合わ
せされ、i)第1及び第2のゲート領域間のn−エピタ
クシ層内に、pピニング層を打ち込むステップと、j)
第1の分離領域と第1のゲート領域間のn−エピタクシ
層内に、p+ソース/ドレインを打ち込むステップと、
k)第2の分離領域と第2のゲート領域間のn−エピタ
クシ層内に、n+ソース/ドレインを打ち込むステップ
とを含む。
【0018】
【発明の実施の形態】本発明の好適な実施例を述べるに
当たり、図1乃至図17を通じて、同一の参照番号は本
発明の類似の機構を指し示す。また本発明の機構は、必
ずしも縮尺通りに描かれていない。
【0019】図3は本発明の相補能動画素セル素子20
の構成断面図を示し、フォトダイオードまたは光感応素
子22及び2つのトランスファ・ゲート24及び24'
を有する。フォトダイオード22は、電子−正孔対を生
成する光子を収集する。電子はフォトダイオード22の
n側20aの第1の能動画素センサ回路内に捕獲され、
フォトダイオード22のp側20bから分離される。図
4は、本発明の相補画素センサ素子20の回路構成図を
示す。第1の能動画素センサ回路26は、ワード・ライ
ン・トランジスタまたはNFETトランスファ素子2
8、NFETプリチャージ素子30、NFETソース・
ホロワ素子32及び出力信号36を生成するNFETビ
ット・スイッチ素子34を含む。正孔はフォトダイオー
ド22のp側の相補または第2の能動画素センサ回路2
6'内で捕獲される。第2の能動画素センサ回路は、最
初のn−タイプ・シリコン基板から分離される。第2の
能動画素センサ回路26'は、PFETトランスファ素
子28'、PFETプリチャージ素子30'、PFETソ
ース・ホロワ素子32'及びPFETビット・スイッチ
素子34'を含み、PFETビット・スイッチ素子34'
は、相補を成すNFET回路の出力信号36にほぼ等し
く反対の出力信号36'を生成する。
【0020】図5乃至図16は、本発明の相補能動画素
センサ・セル20を形成する工程を示す。図5はn−タ
イプ・ウエハ基板50を示す。図6は深い絶縁領域を示
す。絶縁領域は、従来方法によりn−基板50内に形成
される分離トレンチ52であり、酸化物により充填され
平坦に研磨される。或いは、絶縁領域がSIMOX(酸
素打ち込みによる分離)プロセスまたは他の従来方法に
より形成されてもよい。図7は基板の表面上に成長され
て、深い分離酸化物を覆うn−エピタクシまたはn−エ
ピ層54を示す。好適なエピタクシはn添加であり、単
結晶シリコンの薄膜を単結晶ウエハ基板上に付着するプ
ロセスにより形成される。n−エピ層54が分離酸化物
上に成長するとき、窪み56がn−エピ層内に形成され
る。窪み56はn−エピ層54を平坦化するために研磨
される。図8は、従来方法によるn−エピ層54内の浅
いトレンチ分離領域58の形成を示す。図9は、n−エ
ピ層54の表面上へのフォトレジスト60の付着及び深
いp−タイプ・ダイオード領域62のマスク化打ち込み
を示す。図10は、p−本体ダイオード領域64のマス
ク化打ち込みを示す。図11は、p−タイプ・ダイオー
ド領域62に隣接する、n−タイプ・ダイオード領域6
6のマスク化打ち込みを示す。図12は、nトランスフ
ァ領域68及びpトランスファ領域68'を形成するポ
リシリコン及びフォトレジストの付着による標準ゲート
定義工程を示す。図13は、pピニング層70の打ち込
みを示す。図14はnソース/ドレイン72の打ち込み
を示す。図15はpソース/ドレイン71の打ち込みを
示す。図16は、p+ソース領域及びn+ソース領域を
有する相補能動画素センサ・セル基板20を示す。コン
タクトの形成及び金属処理は、従来方法により基板上で
達成され得る。
【0021】図16に示される素子を形成するために、
n−基板50が約1E15レベルに添加されるべきであ
り、p−領域62の逆添加を容易にするために、少量添
加されなければならない。少量添加は大きな空乏域及び
良好な光収集にとって有利である。埋め込まれた約1μ
mの厚さ及び幅の分離領域52は、p−領域62、pダ
イオード領域64及びn−領域66が、分離領域52の
上または下に配置されないように十分に厚くなければな
らない。埋め込まれた分離領域52は、打ち込みのアラ
イメントを容易にするようにマスク・エッジを調整する
ために、十分広くなければならない。約0.5μmの厚
さ及び幅の表面分離領域58は、多量のソース/ドレイ
ン打ち込み71及び72を含むように十分に深くなけれ
ばならない。n−エピタクシ領域54は約1−5E15
に添加され、約3μm乃至4μmの厚さを有する。n−
エピタクシ領域54は、p−領域62及びpダイオード
64の管理を可能にするように十分に厚いべきであり、
またゲート68'のしきい値も確立する。更に、n−添
加ポリシリコンの使用は所与の添加レベルにおいて、素
子68'のしきい値を増加させ得る。p−ダイオード領
域62は約1E16に添加され得、埋め込み分離領域5
2内に拡張しなければならないが分離領域52を越えて
はならない。更に、p−ダイオード領域62は、ゲート
68'の下方に横方向に伸張しなければならない。pピ
ニング層70は約1E17に添加され、良好なブルー応
答のための浅い層を形成するように、できる限り少量添
加されるべきである。pピニング層70は領域66及び
72により逆添加されなければならない。更に、pピニ
ング層70はゲート68及び68'と自己整合されなけ
ればならない。p+ソース/ドレイン領域71は、リー
クを除去するように十分に厚く、またゲート68'に位
置整合するように十分浅くなければならない。領域71
はマスクにより領域70及び62からブロックされなけ
ればならない。PFETゲート68'は、p−ダイオー
ド領域62と位置整合するように十分広くなければなら
ず、またマスクがp+ソース/ドレイン領域71上に達
するように十分広くなければならない。距離X'は0よ
り大きくなければならないが、できる限り小さいべきで
ある。距離Y'は、リーク電流を遮断するために十分大
きくなければならないが、レイアウト密度及び性能を提
供するためにできる限り小さいべきである。NFETゲ
ート68は、マスクがn+ソース/ドレイン領域72上
に達するように、十分広くなければならず、またn−領
域66と位置整合するように十分広くなければならな
い。距離Xは0より大きくなければならないが、できる
限り小さいべきである。距離Yは、リーク電流を遮断す
るために十分大きくなければならないが、レイアウト密
度及び性能を提供するためにできる限り小さいべきであ
る。
【0022】図17は、図16の素子の好適なレイアウ
トの上面図である。コンタクトと金属処理が図式的に示
される。第1の能動画素センサ回路26及びその相補回
路26'の位置が示される。相補能動画素センサ・セル
20は、出力信号及び相補出力信号をそれぞれの作動増
幅器に経路指定するように構成され得る。真及び反転制
御信号が、それぞれ第1の能動画素センサ回路26及び
第2の能動画素センサ回路26'に供給されるべきであ
る。
【0023】能動画素センサ20の構造は、n−ウェル
の真下のn−エピ層内のp−ウェル及びp−エピ領域を
含む。pピニング層はn−ウェルの表面に存在する。n
−ウェル及びp−ウェルは、それぞれ正及び負の電位に
初期化され通常、空乏化される。ウェル内で生成される
電子はn−ウェルにより収集され、正孔はp−ウェルに
より収集される。n−エピ内で生成される一部の正孔も
収集される。相補能動画素センサ・セルは上述のように
構成され得るが、この構成に制限されるものではない。
電子はn−ウェル及びn−タイプ・トランジスタを介し
て読出され、正孔はp−ウェル及びPFETトランジス
タを介して読出される。総合出力信号は、NFET及び
PFETトランジスタから読出される電荷の合計であ
る。
【0024】出力信号と相補出力信号間の差の大きさ
は、図1及び図2の従来の能動画素センサ・セル素子1
0の場合の約2倍であり、類似の光子束及び光子収集領
域から生成される。追加の信号が次に挙げる幾つかの利
点を提供する。すなわち、1)チップに渡る真及び反転
信号が同相雑音の除去を改善する、2)追加の信号が、
所与の光子収集領域の信号対雑音比を改善するために使
用され得る、3)能動画素センサ20のサイズを低減す
るために、追加の制御信号が収集領域を約50%低減す
るために使用され得る、4)NFETソース・ホロワ・
トランジスタからの電子信号と、PFETソース・ホロ
ワ・トランジスタからの正孔信号を統計的に平均化する
ことにより、固定パターン雑音が低減され得る。電子及
び正孔の両方が収集され回路及び相補回路内で使用され
るので、相補能動画素センサ素子20の収集領域22の
サイズが、従来のセンサ10の収集領域のサイズの約5
0%低減され得るにも関わらず、従来のセンサと類似の
大きさの出力を生成する。
【0025】本発明は特定の好適な実施例について述べ
られてきたが、当業者であれば上述の説明を鑑み、様々
な代替実施例、変更及び変形が見い出せよう。従って、
本発明はその範囲及び趣旨に入るこうした代替実施例、
変更及び変形の全てを包含するものである。
【0026】
【0027】
【図面の簡単な説明】
【図1】従来の能動画素センサ・セルの断面図である。
【図2】図1の従来の能動画素センサ・セルの構成図で
ある。
【図3】本発明の能動画素センサ・セルの断面図であ
る。
【図4】図3の能動画素センサ・セルの構成図である。
【図5】n−タイプ・ウエハ基板50を示す、本発明の
相補能動画素センサ・セルを形成する工程を示す図であ
る。
【図6】深い絶縁領域52を示す、本発明の相補能動画
素センサ・セルを形成する工程を示す図である。
【図7】基板の表面上に成長され深い分離酸化物を覆う
n−エピタクシまたはn−エピ層54を示す、本発明の
相補能動画素センサ・セルを形成する工程を示す図であ
る。
【図8】n−エピ層54内の浅いトレンチ分離58の形
成を示す、本発明の相補能動画素センサ・セルを形成す
る工程を示す図である。
【図9】n−エピ層54の表面上へのフォトレジスト6
0の付着及び深いp−タイプ・ダイオード領域62のマ
スク化打ち込みを示す、本発明の相補能動画素センサ・
セルを形成する工程を示す図である。
【図10】p−本体ダイオード領域64のマスク化打ち
込みを示す、本発明の相補能動画素センサ・セルを形成
する工程を示す図である。
【図11】p−タイプ・ダイオード領域62に隣接す
る、n−タイプ・ダイオード領域66のマスク化打ち込
みを示す、本発明の相補能動画素センサ・セルを形成す
る工程を示す図である。
【図12】nトランスファ領域68及びpトランスファ
領域68'を形成するポリシリコン及びフォトレジスト
の付着による、標準ゲート定義工程を示す本発明の相補
能動画素センサ・セルを形成する工程を示す図である。
【図13】pピニング層70の打ち込みを示す、本発明
の相補能動画素センサ・セルを形成する工程を示す図で
ある。
【図14】nソース/ドレイン72の打ち込みを示す、
本発明の相補能動画素センサ・セルを形成する工程を示
す図である。
【図15】pソース/ドレイン71の打ち込みを示す、
本発明の相補能動画素センサ・セルを形成する工程を示
す図である。
【図16】p+ソース領域及びn+ソース領域を有する
相補能動画素センサ・セル基板20を示す図である。
【図17】本発明の相補能動画素センサ・セルの構成を
示す図である。
【符号の説明】
10 能動画素センサ素子 12、32、32' ソース・ホロワ・トランジスタ 14、34、34' ビット・スイッチ 16 基板 20 相補能動画素セル素子 22 フォトダイオード 24、24'、68、68' トランスファ・ゲート 26、26' 能動画素センサ回路 28、28' トランスファ素子(ワードライン・トラ
ンジスタ) 30、30' プリチャージ素子 36、36' 出力信号 52 分離トレンチ 56 窪み 58 トレンチ分離領域 60 フォトレジスト 62、64、66 ダイオード領域 71、72 ソース/ドレイン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフェリー・ビィ・ジョンソン アメリカ合衆国05452、バーモント州エ セックス・ジャンクション、サウス・ヒ ル・ドライブ 41 (72)発明者 ホン−サム・ピィ・ウォン・シィ・グレ ートブリテン アメリカ合衆国、ニューヨーク州キャパ クア、バレー・ビュー・ロード 15 (56)参考文献 特開 昭50−156837(JP,A) 特開 平7−153936(JP,A) 特開 昭61−180475(JP,A) Edwin Roks、Leonar d J.M.Esser、Sankar a Narayan、Wim F.Hu inink,“A Twin−Chan nel(p and n)FT−CCD Imager with Cross −Antiblooming”,IEE E TRANSACTIONS ON ELECTRON DEVICES,U SA,IEEE ELECTRON D EVICES SOCIETY,1996年 2月,Vol.43,No.2,p.273 −281 (58)調査した分野(Int.Cl.7,DB名) H01L 27/146 H01L 31/10

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】a)所与導電型の半導体ウエハ基板と、 b)前記基板に埋め込まれた第1及び第2の側部を有す
    る絶縁領域と、 c)前記基板の上に形成されたエピタクシ層と、 d)前記絶縁領域の前記第1の側で前記エピタクシ層内
    に配置される、第1の分離領域と、 e)前記絶縁領域の前記第2の側で前記エピタクシ層内
    に配置される、第2の分離領域と、 f)前記絶縁領域の前記第1の側で前記基板およびエピ
    タクシ領域内に形成された光感応ダイオード領域と、 g)前記エピタクシ層上に付着された第1及び第2のゲ
    ート領域を定義するゲート材料であって、前記第1のゲ
    ート領域が前記ダイオード領域のp−領域の縁部上に位
    置合わせされ、前記第2のゲート領域が前記ダイオード
    領域のn−領域の縁部上に位置合わせされたものと、 h)前記第1及び第2のゲート領域間の前記エピタクシ
    層内に形成されたピニング層と、 i)前記第1の分離領域と前記第1のゲート領域間の前
    記エピタクシ層内に形成されたp+ソース/ドレイン
    と、 j)前記第2の分離領域と前記第2のゲート領域間の前
    記エピタクシ層内に形成されたn+ソース/ドレイン
    と、 を含む相補能動画素センサ・セル。
  2. 【請求項2】能動画素センサ素子を形成する方法であっ
    て、 a)nタイプ・ウエハ基板を提供するステップと、 b)第1及び第2の側部を有する絶縁領域を生成するス
    テップと、 c)前記絶縁領域の前記第1の側部に配置されるn−エ
    ピタクシ層内に、第1の分離領域を生成するステップ
    と、 d)前記絶縁領域の前記第2の側部に配置される前記n
    −エピタクシ層内に、第2の分離領域を生成するステッ
    プと、 e)前記絶縁領域の前記第1の側部に配置される前記n
    −エピタクシ領域内に、p−ダイオード領域を打ち込む
    ステップと、 f)前記絶縁領域の前記第2の側部の前記基板内に、p
    −本体領域を打ち込むステップと、 g)前記p−ダイオード領域の一部内に、n−ダイオー
    ド領域を打ち込むステップと、 h)前記n−エピタクシ層上に、第1及び第2のゲート
    領域を定義するゲート材料を付着するステップであっ
    て、前記第1のゲート領域が前記p−ダイオード領域の
    縁部上に位置合わせされ、前記第2のゲート領域が前記
    n−ダイオード領域の縁部上に位置合わせされ、 i)前記第1及び第2のゲート領域間の前記n−エピタ
    クシ層内に、p−ピニング層を打ち込むステップと、 j)前記第1の分離領域と前記第1のゲート領域間の前
    記n−エピタクシ層内に、p+ソース/ドレインを打ち
    込むステップと、 k)前記第2の分離領域と前記第2のゲート領域間の前
    記n−エピタクシ層内に、n+ソース/ドレインを打ち
    込むステップとを含む、方法。
  3. 【請求項3】前記ステップb)が、 a)前記基板内に第1及び第2の側部を有するトレンチ
    をエッチングし、前記トレンチを絶縁物により充填し、
    前記基板を平坦に研磨するステップと、 b)前記基板及び前記トレンチ上に単結晶n−エピタク
    シ層を成長し、前記n−エピタクシ層を平坦に研磨する
    ステップとを含む、請求項2記載の方法。
  4. 【請求項4】前記ステップb)が絶縁領域を打ち込むス
    テップを含む、請求項2記載の方法。
JP23408898A 1997-08-25 1998-08-20 相補能動画素センサ・セルおよびその形成方法 Expired - Fee Related JP3096452B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/920,182 US6026964A (en) 1997-08-25 1997-08-25 Active pixel sensor cell and method of using
US08/920182 1997-08-25

Publications (2)

Publication Number Publication Date
JPH11121732A JPH11121732A (ja) 1999-04-30
JP3096452B2 true JP3096452B2 (ja) 2000-10-10

Family

ID=25443306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23408898A Expired - Fee Related JP3096452B2 (ja) 1997-08-25 1998-08-20 相補能動画素センサ・セルおよびその形成方法

Country Status (3)

Country Link
US (2) US6026964A (ja)
JP (1) JP3096452B2 (ja)
KR (1) KR100278569B1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815791B1 (en) * 1997-02-10 2004-11-09 Fillfactory Buried, fully depletable, high fill factor photodiodes
US7199410B2 (en) * 1999-12-14 2007-04-03 Cypress Semiconductor Corporation (Belgium) Bvba Pixel structure with improved charge transfer
US6026964A (en) * 1997-08-25 2000-02-22 International Business Machines Corporation Active pixel sensor cell and method of using
US6259145B1 (en) * 1998-06-17 2001-07-10 Intel Corporation Reduced leakage trench isolation
JP4061609B2 (ja) * 1998-06-29 2008-03-19 マグナチップセミコンダクター有限会社 延伸されたピンドフォトダイオ―ドを有するイメ―ジセンサ及びその製造方法
US6118142A (en) * 1998-11-09 2000-09-12 United Microelectronics Corp. CMOS sensor
JP4725673B2 (ja) * 1999-02-09 2011-07-13 ソニー株式会社 固体撮像装置及びその製造方法
TW484235B (en) * 1999-02-25 2002-04-21 Canon Kk Light-receiving element and photoelectric conversion device
EP1109229A3 (en) * 1999-12-14 2008-03-26 Fillfactory N.V. Buried, fully depletable, high fill factor photodiodes
WO2001067518A1 (en) * 2000-03-09 2001-09-13 Koninklijke Philips Electronics N.V. Solid state imaging sensor in a submicron technology and method of manufacturing and use of a solid state imaging sensor
KR100386609B1 (ko) * 2000-04-28 2003-06-02 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그의 제조 방법
US6566697B1 (en) * 2000-11-28 2003-05-20 Dalsa, Inc. Pinned photodiode five transistor pixel
US6621064B2 (en) * 2001-05-03 2003-09-16 Texas Instruments Incorporated CMOS photodiode having reduced dark current and improved light sensitivity and responsivity
US6512280B2 (en) * 2001-05-16 2003-01-28 Texas Instruments Incorporated Integrated CMOS structure for gate-controlled buried photodiode
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
US7087944B2 (en) * 2003-01-16 2006-08-08 Micron Technology, Inc. Image sensor having a charge storage region provided within an implant region
US6921934B2 (en) 2003-03-28 2005-07-26 Micron Technology, Inc. Double pinned photodiode for CMOS APS and method of formation
JP2005191311A (ja) * 2003-12-25 2005-07-14 Sharp Corp 固体撮像装置の製造方法及び固体撮像装置
US7808022B1 (en) 2005-03-28 2010-10-05 Cypress Semiconductor Corporation Cross talk reduction
US7750958B1 (en) 2005-03-28 2010-07-06 Cypress Semiconductor Corporation Pixel structure
KR100760142B1 (ko) * 2005-07-27 2007-09-18 매그나칩 반도체 유한회사 고해상도 cmos 이미지 센서를 위한 스택형 픽셀
US7439561B2 (en) * 2005-08-08 2008-10-21 International Business Machines Corporation Pixel sensor cell for collecting electrons and holes
US8039875B2 (en) * 2005-08-08 2011-10-18 International Business Machines Corporation Structure for pixel sensor cell that collects electrons and holes
US7586139B2 (en) * 2006-02-17 2009-09-08 International Business Machines Corporation Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
US8053287B2 (en) * 2006-09-29 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making multi-step photodiode junction structure for backside illuminated sensor
FR2910713B1 (fr) * 2006-12-26 2009-06-12 St Microelectronics Sa Photodiode verrouillee a grande capacite de stockage, par exemple pour un capteur d'image, procede de realisation associe, et capteur d'image comprenant une telle diode.
US8476567B2 (en) 2008-09-22 2013-07-02 Semiconductor Components Industries, Llc Active pixel with precharging circuit
TWI557887B (zh) 2010-03-19 2016-11-11 量宏科技股份有限公司 影像感測器及用來讀取影像感測器之方法
US8916947B2 (en) 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode
JP5513326B2 (ja) * 2010-09-07 2014-06-04 キヤノン株式会社 撮像素子及び撮像装置
US8847319B2 (en) 2012-03-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for multiple gate dielectric interface and methods
US9362272B2 (en) * 2012-11-01 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral MOSFET
US9287319B2 (en) * 2012-11-16 2016-03-15 Sri International CMOS multi-pinned (MP) pixel
JP6595750B2 (ja) * 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
WO2015191734A1 (en) 2014-06-10 2015-12-17 Edward Hartley Sargent Multi-terminal optoelectronic devices for light detection
KR102153147B1 (ko) * 2015-12-10 2020-09-08 주식회사 디비하이텍 이미지 센서 및 그 제조 방법
KR102597436B1 (ko) 2016-09-07 2023-11-03 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
WO2018075705A1 (en) * 2016-10-20 2018-04-26 Invisage Technologies, Inc. Image sensor with electron and hole collection electrodes
US10225498B2 (en) * 2017-05-16 2019-03-05 Bae Systems Information And Electronic Systems Integration Inc. pMOS/nMOS pixel design for night vision imaging sensor
US11189650B2 (en) * 2019-04-29 2021-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor structure and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US5587596A (en) * 1995-09-20 1996-12-24 National Semiconductor Corporation Single MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range
US5721425A (en) * 1996-03-01 1998-02-24 National Semiconductor Corporation Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell
US5903021A (en) * 1997-01-17 1999-05-11 Eastman Kodak Company Partially pinned photodiode for solid state image sensors
US6026964A (en) * 1997-08-25 2000-02-22 International Business Machines Corporation Active pixel sensor cell and method of using

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Edwin Roks、Leonard J.M.Esser、Sankara Narayan、Wim F.Huinink,"A Twin−Channel(p and n)FT−CCD Imager with Cross−Antiblooming",IEEE TRANSACTIONS ON ELECTRON DEVICES,USA,IEEE ELECTRON DEVICES SOCIETY,1996年2月,Vol.43,No.2,p.273−281

Also Published As

Publication number Publication date
US6194702B1 (en) 2001-02-27
KR100278569B1 (ko) 2001-02-01
KR19990023614A (ko) 1999-03-25
JPH11121732A (ja) 1999-04-30
US6026964A (en) 2000-02-22

Similar Documents

Publication Publication Date Title
JP3096452B2 (ja) 相補能動画素センサ・セルおよびその形成方法
US6838301B2 (en) Silicon-on-insulator (SOI) active pixel sensors with the photosite implemented in the substrate
US7633042B2 (en) Pixel sensor cell having a pinning layer surrounding collection well regions for collecting electrons and holes
JP3766734B2 (ja) 固体撮像素子
JP3403061B2 (ja) 固体撮像装置
JPH05218383A (ja) 仮想位相フレーム・インタライン転送ccd画像センサ
JP3125303B2 (ja) 固体撮像素子
US5464997A (en) Charge detection device, a method for producing the same, and a charge transfer and detection apparatus including such a charge detection device
US7429496B2 (en) Buried photodiode for image sensor with shallow trench isolation technology
US6410359B2 (en) Reduced leakage trench isolation
JP3512937B2 (ja) 半導体装置
CN111009540B (zh) 一种cmos图像传感器结构及制造方法
US6472699B1 (en) Photoelectric transducer and manufacturing method of the same
JP3469105B2 (ja) 増幅型固体撮像装置
KR20040058692A (ko) 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법
JP3105781B2 (ja) 固体撮像装置
KR20040065332A (ko) 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법
US20220385853A1 (en) Enhanced conversion-gain image sensor
JP4185807B2 (ja) Mos型固体撮像装置の製造方法
KR20050011947A (ko) 시모스 이미지센서의 플로팅 확산영역 제조방법
KR20040058756A (ko) 시모스 이미지센서의 단위화소 및 그 제조방법
JPS60115260A (ja) 固体撮像装置とその使用方法
KR20000041453A (ko) 큰 정전용량의 포토다이오드를 갖는 이미지센서 및 그 제조방법
JPH03169077A (ja) 固体撮像素子
JPH065838A (ja) 固体撮像素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees