JP3089720B2 - Ｎｍｏｓトランジスタ - Google Patents
ＮｍｏｓトランジスタInfo
- Publication number
- JP3089720B2 JP3089720B2 JP03201194A JP20119491A JP3089720B2 JP 3089720 B2 JP3089720 B2 JP 3089720B2 JP 03201194 A JP03201194 A JP 03201194A JP 20119491 A JP20119491 A JP 20119491A JP 3089720 B2 JP3089720 B2 JP 3089720B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- field oxide
- drain region
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明はＮＭＯＳトランジスタ
に関する。
に関する。
【０００２】
【従来の技術】ＮＭＯＳトランジスタには、通常のＮＭ
ＯＳ構造の素子と比較して、耐圧の向上等を図って高信
頼化した素子として、ＬＤＤ構造と呼ばれるものがあ
る。図２は従来のこのようなＮＭＯＳトランジスタの一
例を示したものである。このＮＭＯＳトランジスタは、
ｐ形シリコン基板（あるいはｐウェル層）１の表面にＬ
ＯＣＯＳ法によって形成されたフィールド酸化膜２によ
り素子分離されている。この場合、フィールド反転防止
のため、フィールド酸化膜２の形成前に、ｐ形シリコン
基板１の素子分離領域にボロンイオン注入によりフィー
ルドドープ層３が形成されている。ｐ形シリコン基板１
のチャネル領域４の表面には酸化シリコンからなるゲー
ト絶縁膜５が形成され、ゲート絶縁膜５の上面にはポリ
シリコンからなるゲート電極６が形成されている。ゲー
ト電極６の両側におけるｐ形シリコン基板１の表面側に
はドレイン領域７およびソース領域８が形成されてい
る。この場合、ドレイン領域７およびソース領域８は、
低濃度イオン注入によるｎマイナス不純物領域７ａ、８
ａの表面側中央部に高濃度イオン注入によるｎプラス不
純物領域７ｂ、８ｂが形成された構造となっている。こ
のうちｎマイナス不純物領域７ａ、８ａは高電界を緩和
するための領域であり、これにより通常のＮＭＯＳ構造
の素子と比較して、耐圧の向上等を図って高信頼化した
素子が得られることになる。ｐ形シリコン基板１の表面
側の所定の個所には高濃度イオン注入によりサブコンタ
クト層９が形成されている。
ＯＳ構造の素子と比較して、耐圧の向上等を図って高信
頼化した素子として、ＬＤＤ構造と呼ばれるものがあ
る。図２は従来のこのようなＮＭＯＳトランジスタの一
例を示したものである。このＮＭＯＳトランジスタは、
ｐ形シリコン基板（あるいはｐウェル層）１の表面にＬ
ＯＣＯＳ法によって形成されたフィールド酸化膜２によ
り素子分離されている。この場合、フィールド反転防止
のため、フィールド酸化膜２の形成前に、ｐ形シリコン
基板１の素子分離領域にボロンイオン注入によりフィー
ルドドープ層３が形成されている。ｐ形シリコン基板１
のチャネル領域４の表面には酸化シリコンからなるゲー
ト絶縁膜５が形成され、ゲート絶縁膜５の上面にはポリ
シリコンからなるゲート電極６が形成されている。ゲー
ト電極６の両側におけるｐ形シリコン基板１の表面側に
はドレイン領域７およびソース領域８が形成されてい
る。この場合、ドレイン領域７およびソース領域８は、
低濃度イオン注入によるｎマイナス不純物領域７ａ、８
ａの表面側中央部に高濃度イオン注入によるｎプラス不
純物領域７ｂ、８ｂが形成された構造となっている。こ
のうちｎマイナス不純物領域７ａ、８ａは高電界を緩和
するための領域であり、これにより通常のＮＭＯＳ構造
の素子と比較して、耐圧の向上等を図って高信頼化した
素子が得られることになる。ｐ形シリコン基板１の表面
側の所定の個所には高濃度イオン注入によりサブコンタ
クト層９が形成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このようなＮＭＯＳトランジスタでは、ドレイン領域７
のｎマイナス不純物領域７ａの一部をフィールド酸化膜
２の下側に連続して形成しているので、ＬＯＣＯＳ法に
よりフィールド酸化膜２を形成するとき、フィールド酸
化膜２の近傍におけるドレイン領域７のｎマイナス不純
物領域７ａを形成すべき箇所の結晶性が悪くなってしま
う。このため、例えばドレイン領域７に７０Ｖ程度の高
電圧、ソース領域８に０Ｖ、ゲート電極６に０Ｖまたは
７０Ｖ程度の高電圧、サブコンタクト９に０Ｖの各電圧
がそれぞれ印加されている場合、ドレイン領域７とサブ
コンタクト層９との間のダイオードの逆方向耐圧がかな
り弱くなり、ひいては電圧印加動作中に永久破壊が生じ
ることがあるという問題があった。この発明の目的は、
ドレイン領域のｎマイナス不純物領域の結晶性に起因す
る永久破壊を防止することのできるＮＭＯＳトランジス
タを提供することにある。
このようなＮＭＯＳトランジスタでは、ドレイン領域７
のｎマイナス不純物領域７ａの一部をフィールド酸化膜
２の下側に連続して形成しているので、ＬＯＣＯＳ法に
よりフィールド酸化膜２を形成するとき、フィールド酸
化膜２の近傍におけるドレイン領域７のｎマイナス不純
物領域７ａを形成すべき箇所の結晶性が悪くなってしま
う。このため、例えばドレイン領域７に７０Ｖ程度の高
電圧、ソース領域８に０Ｖ、ゲート電極６に０Ｖまたは
７０Ｖ程度の高電圧、サブコンタクト９に０Ｖの各電圧
がそれぞれ印加されている場合、ドレイン領域７とサブ
コンタクト層９との間のダイオードの逆方向耐圧がかな
り弱くなり、ひいては電圧印加動作中に永久破壊が生じ
ることがあるという問題があった。この発明の目的は、
ドレイン領域のｎマイナス不純物領域の結晶性に起因す
る永久破壊を防止することのできるＮＭＯＳトランジス
タを提供することにある。
【０００４】
【課題を解決するための手段】この発明は、フィールド
酸化膜により素子分離され、ドレイン領域およびソース
領域をｎマイナス不純物領域とｎプラス不純物領域とに
よって構成されたＮＭＯＳトランジスタにおいて、前記
フィールド酸化膜はｎ型のフィールドドープ層上に形成
され、且つ前記フィールド酸化膜の前記ドレイン領域側
の端部は前記フィールドドープ層の前記ドレイン領域側
の端部に対応し、前記フィールド酸化膜と前記ドレイン
領域のｎマイナス不純物領域との離間距離が０．５〜
１．５μｍであるようにしたものである。
酸化膜により素子分離され、ドレイン領域およびソース
領域をｎマイナス不純物領域とｎプラス不純物領域とに
よって構成されたＮＭＯＳトランジスタにおいて、前記
フィールド酸化膜はｎ型のフィールドドープ層上に形成
され、且つ前記フィールド酸化膜の前記ドレイン領域側
の端部は前記フィールドドープ層の前記ドレイン領域側
の端部に対応し、前記フィールド酸化膜と前記ドレイン
領域のｎマイナス不純物領域との離間距離が０．５〜
１．５μｍであるようにしたものである。
【０００５】
【作用】この発明によれば、フィールド酸化膜とドレイ
ン領域のｎマイナス不純物領域とを離間させているの
で、ＬＯＣＯＳ法によりフィールド酸化膜を形成すると
き、フィールド酸化膜の近傍におけるドレイン領域のｎ
マイナス不純物領域を形成すべき箇所の結晶性が劣化し
ないようにすることができ、したがってドレイン領域の
ｎマイナス不純物領域の結晶性に起因する永久破壊を防
止することができる。
ン領域のｎマイナス不純物領域とを離間させているの
で、ＬＯＣＯＳ法によりフィールド酸化膜を形成すると
き、フィールド酸化膜の近傍におけるドレイン領域のｎ
マイナス不純物領域を形成すべき箇所の結晶性が劣化し
ないようにすることができ、したがってドレイン領域の
ｎマイナス不純物領域の結晶性に起因する永久破壊を防
止することができる。
【０００６】
【実施例】図１はこの発明の一実施例におけるＮＭＯＳ
トランジスタの要部を示したものである。この図におい
て、図２と同一名称部分には同一の符号を付し、その説
明を適宜省略する。このＮＭＯＳトランジスタでは、フ
ィールド酸化膜２とドレイン領域７のｎマイナス不純物
領域７ａとが離間されている。したがって、このＮＭＯ
Ｓトランジスタでは、ＬＯＣＯＳ法によりフィールド酸
化膜２を形成するとき、フィールド酸化膜２の近傍にお
けるドレイン領域７のｎマイナス不純物領域７ａを形成
すべき箇所の結晶性が劣化しないようにすることがで
き、このためドレイン領域７のｎマイナス不純物領域７
ａの結晶性に起因する永久破壊を防止することができ
る。フィールド酸化膜２とドレイン領域７のｎマイナス
不純物領域７ａとの離間距離Ｌ1は、素子を小さくして
も、例えばフィールド酸化膜２とゲート電極６との離間
距離Ｌ2を８μｍ程度としても、０．５〜１．５μｍ程
度確保した方が望ましい。
トランジスタの要部を示したものである。この図におい
て、図２と同一名称部分には同一の符号を付し、その説
明を適宜省略する。このＮＭＯＳトランジスタでは、フ
ィールド酸化膜２とドレイン領域７のｎマイナス不純物
領域７ａとが離間されている。したがって、このＮＭＯ
Ｓトランジスタでは、ＬＯＣＯＳ法によりフィールド酸
化膜２を形成するとき、フィールド酸化膜２の近傍にお
けるドレイン領域７のｎマイナス不純物領域７ａを形成
すべき箇所の結晶性が劣化しないようにすることがで
き、このためドレイン領域７のｎマイナス不純物領域７
ａの結晶性に起因する永久破壊を防止することができ
る。フィールド酸化膜２とドレイン領域７のｎマイナス
不純物領域７ａとの離間距離Ｌ1は、素子を小さくして
も、例えばフィールド酸化膜２とゲート電極６との離間
距離Ｌ2を８μｍ程度としても、０．５〜１．５μｍ程
度確保した方が望ましい。
【０００７】ところで、ドレイン領域７のｎプラス不純
物領域７ｂをリミッタを介して電源に接続し、電源電圧
を漸次増大して耐圧テストを行うと、７０Ｖ程度でドレ
イン領域７とサブコンタクト層９との間のダイオードの
逆方向電流が急増するが、リミッタが接続されているの
で、一定電流が流れることになる。しかるに、図２に示
す従来のＮＭＯＳトランジスタの場合には、このような
耐圧テストを一度行っただけで、永久破壊が生じてしま
う。これに対して、本実施例のＮＭＯＳトランジスタの
場合には、このような耐圧テストを何回行っても、再現
性があり、ドレイン領域７とサブコンタクト層９との間
のダイオードの逆方向耐圧の改善が確認された。
物領域７ｂをリミッタを介して電源に接続し、電源電圧
を漸次増大して耐圧テストを行うと、７０Ｖ程度でドレ
イン領域７とサブコンタクト層９との間のダイオードの
逆方向電流が急増するが、リミッタが接続されているの
で、一定電流が流れることになる。しかるに、図２に示
す従来のＮＭＯＳトランジスタの場合には、このような
耐圧テストを一度行っただけで、永久破壊が生じてしま
う。これに対して、本実施例のＮＭＯＳトランジスタの
場合には、このような耐圧テストを何回行っても、再現
性があり、ドレイン領域７とサブコンタクト層９との間
のダイオードの逆方向耐圧の改善が確認された。
【０００８】
【発明の効果】以上説明したように、この発明によれ
ば、フィールド酸化膜とドレイン領域のｎマイナス不純
物領域とを離間させているので、フィールド酸化膜の近
傍におけるドレイン領域のｎマイナス不純物領域を形成
すべき箇所の結晶性が劣化しないようにすることがで
き、したがってドレイン領域のｎマイナス不純物領域の
結晶性に起因する永久破壊を防止することができる。
ば、フィールド酸化膜とドレイン領域のｎマイナス不純
物領域とを離間させているので、フィールド酸化膜の近
傍におけるドレイン領域のｎマイナス不純物領域を形成
すべき箇所の結晶性が劣化しないようにすることがで
き、したがってドレイン領域のｎマイナス不純物領域の
結晶性に起因する永久破壊を防止することができる。
【図１】この発明の一実施例におけるＮＭＯＳトランジ
スタの要部の断面図。
スタの要部の断面図。
【図２】従来のＮＭＯＳトランジスタの一例の一部の断
面図。
面図。
１ ｐ形シリコン基板 ２ フィールド酸化膜 ３ フィールドドープ層 ６ ゲート電極 ７ ドレイン領域 ７ａ ｎマイナス不純物領域 ７ｂ ｎプラス不純物領域 ８ ソース領域 ８ａ ｎマイナス不純物領域 ８ｂ ｎプラス不純物領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/8234 - 8238 H01L 27/06 - 27/088
Claims (1)
- 【請求項１】 フィールド酸化膜により素子分離され、
ドレイン領域およびソース領域をｎマイナス不純物領域
とｎプラス不純物領域とによって構成されたＮＭＯＳト
ランジスタにおいて、前記フィールド酸化膜はｎ型のフィールドドープ層上に
形成され、且つ前記フィールド酸化膜の前記ドレイン領
域側の端部は前記フィールドドープ層の前記ドレイン領
域側の端部に対応し、前記フィールド酸化膜と前記ドレ
イン領域のｎマイナス不純物領域との離間距離が０．５
〜１．５μｍであることを特徴とするＮＭＯＳトランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03201194A JP3089720B2 (ja) | 1991-07-17 | 1991-07-17 | Ｎｍｏｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03201194A JP3089720B2 (ja) | 1991-07-17 | 1991-07-17 | Ｎｍｏｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529619A JPH0529619A (ja) | 1993-02-05 |
| JP3089720B2 true JP3089720B2 (ja) | 2000-09-18 |
Family
ID=16436908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03201194A Expired - Fee Related JP3089720B2 (ja) | 1991-07-17 | 1991-07-17 | Ｎｍｏｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089720B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317337B1 (ko) * | 2000-03-15 | 2001-12-22 | 박종섭 | 고전압 트랜지스터의 제조방법 |
-
1991
- 1991-07-17 JP JP03201194A patent/JP3089720B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529619A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| US5138409A (en) | High voltage semiconductor device having silicon-on-insulator structure with reduced on-resistance | |
| US6225663B1 (en) | Semiconductor device having SOI structure and method of fabricating the same | |
| JPH0770717B2 (ja) | 半導体装置 | |
| JPH07114264B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3217554B2 (ja) | 高耐圧半導体装置 | |
| US7161210B2 (en) | Semiconductor device with source and drain regions | |
| JP3089720B2 (ja) | Ｎｍｏｓトランジスタ | |
| JP3230184B2 (ja) | 半導体装置の製造方法 | |
| JP3198766B2 (ja) | 電導度変調型トランジスタ | |
| JPH0228939A (ja) | Ｍｏｓ型トランジスタ | |
| JPH0613399A (ja) | Ｐｍｏｓトランジスタ | |
| JP2672694B2 (ja) | Ｍｏｓｆｅｔ | |
| JPS6359258B2 (ja) | ||
| JP3424146B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| EP0281032B1 (en) | Semiconductor device comprising a field effect transistor | |
| JP2858384B2 (ja) | 半導体装置の製造方法 | |
| JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0563191A (ja) | 半導体装置 | |
| JPH0548109A (ja) | 縦型ｍｏｓトランジスタおよびその製造方法 | |
| JP2859029B2 (ja) | 高耐圧ｍｏｓトランジスタの出力保護装置 | |
| JP3200870B2 (ja) | 半導体装置 | |
| JPS628940B2 (ja) | ||
| JPH07249760A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |