JPH0613399A - Ｐｍｏｓトランジスタ - Google Patents
ＰｍｏｓトランジスタInfo
- Publication number
- JPH0613399A JPH0613399A JP19018592A JP19018592A JPH0613399A JP H0613399 A JPH0613399 A JP H0613399A JP 19018592 A JP19018592 A JP 19018592A JP 19018592 A JP19018592 A JP 19018592A JP H0613399 A JPH0613399 A JP H0613399A
- Authority
- JP
- Japan
- Prior art keywords
- region
- minus
- oxide film
- drain region
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ドレイン領域およびソース領域のＰマイナス
不純物領域の結晶構造に起因する永久破壊を防止する。 【構成】 ドレイン領域１６およびソース領域１７のＰ
マイナス不純物領域１６ａ、１７ａとフィールド酸化膜
１２とを離間させる。このようにすると、ＬＯＣＯＳ法
でフィールド酸化膜１２を形成したときの結晶構造の歪
みがＰマイナス不純物領域１６ａ、１７ａには生じな
い。その結果、ドレイン領域１６とＮウェル層１１、あ
るいはソース領域１７とＮウェル層１１で形成されるダ
イオードの逆方向耐圧が強くなるので、ブレークダウン
が発生しても、永久破壊には至らなくなる。
不純物領域の結晶構造に起因する永久破壊を防止する。 【構成】 ドレイン領域１６およびソース領域１７のＰ
マイナス不純物領域１６ａ、１７ａとフィールド酸化膜
１２とを離間させる。このようにすると、ＬＯＣＯＳ法
でフィールド酸化膜１２を形成したときの結晶構造の歪
みがＰマイナス不純物領域１６ａ、１７ａには生じな
い。その結果、ドレイン領域１６とＮウェル層１１、あ
るいはソース領域１７とＮウェル層１１で形成されるダ
イオードの逆方向耐圧が強くなるので、ブレークダウン
が発生しても、永久破壊には至らなくなる。
Description
【０００１】
【産業上の利用分野】この発明はＰＭＯＳトランジスタ
に関する。
に関する。
【０００２】
【従来の技術】ＰＭＯＳトランジスタには、通常のＰＭ
ＯＳ構造の素子と比較して、耐圧の向上等を図って高信
頼化した素子として、ＬＤＤ構造と呼ばれるものがあ
る。図２は従来のこのようなＰＭＯＳトランジスタの一
例を示したものである。このＰＭＯＳトランジスタは、
Ｎウェル層１の表面にＬＯＣＯＳ法によって形成された
フィールド酸化膜２により素子分離されている。そし
て、Ｎウェル層１のチャネル領域３の表面には酸化シリ
コンからなるゲート絶縁膜４が形成され、このゲート絶
縁膜４の上面にはポリシリコンからなるゲート電極５が
形成されている。また、ゲート電極５の両側におけるＮ
ウェル層１の表面側にはドレイン領域６およびソース領
域７が形成されている。この場合、ドレイン領域６およ
びソース領域７は、低濃度イオン注入によるＰマイナス
不純物領域６ａ、７ａの表面側中央部に高濃度イオン注
入によるＰプラス不純物領域６ｂ、７ｂが形成された構
造となっている。このうちＰマイナス不純物領域６ａ、
７ａは高電界を緩和するための領域であり、これにより
通常のＰＭＯＳ構造の素子と比較して、耐圧の向上等を
図って高信頼化した素子が得られることになる。
ＯＳ構造の素子と比較して、耐圧の向上等を図って高信
頼化した素子として、ＬＤＤ構造と呼ばれるものがあ
る。図２は従来のこのようなＰＭＯＳトランジスタの一
例を示したものである。このＰＭＯＳトランジスタは、
Ｎウェル層１の表面にＬＯＣＯＳ法によって形成された
フィールド酸化膜２により素子分離されている。そし
て、Ｎウェル層１のチャネル領域３の表面には酸化シリ
コンからなるゲート絶縁膜４が形成され、このゲート絶
縁膜４の上面にはポリシリコンからなるゲート電極５が
形成されている。また、ゲート電極５の両側におけるＮ
ウェル層１の表面側にはドレイン領域６およびソース領
域７が形成されている。この場合、ドレイン領域６およ
びソース領域７は、低濃度イオン注入によるＰマイナス
不純物領域６ａ、７ａの表面側中央部に高濃度イオン注
入によるＰプラス不純物領域６ｂ、７ｂが形成された構
造となっている。このうちＰマイナス不純物領域６ａ、
７ａは高電界を緩和するための領域であり、これにより
通常のＰＭＯＳ構造の素子と比較して、耐圧の向上等を
図って高信頼化した素子が得られることになる。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このようなＰＭＯＳトランジスタでは、ドレイン領域６
およびソース領域７のＰマイナス不純物領域６ａ、７ａ
の一部がフィールド酸化膜２の下に位置しているため、
ＬＯＣＯＳ法でフィールド酸化膜２を形成するときに生
じる結晶構造の歪みがＰマイナス不純物領域６ａ、７ａ
の一部に生じることになる。このため、ドレイン領域６
とＮウェル層１で構成されるダイオード、あるいはソー
ス領域７とＮウェル層１で構成されるダイオードの逆対
向耐圧が弱く、誤って高い電圧をかけてブレークダウン
を発生させると、永久破壊を起こしてしまうという問題
点があった。この発明の目的は、ドレイン領域およびソ
ース領域のＰマイナス不純物領域の結晶構造に起因する
永久破壊を防止することのできるＰＭＯＳトランジスタ
を提供することにある。
このようなＰＭＯＳトランジスタでは、ドレイン領域６
およびソース領域７のＰマイナス不純物領域６ａ、７ａ
の一部がフィールド酸化膜２の下に位置しているため、
ＬＯＣＯＳ法でフィールド酸化膜２を形成するときに生
じる結晶構造の歪みがＰマイナス不純物領域６ａ、７ａ
の一部に生じることになる。このため、ドレイン領域６
とＮウェル層１で構成されるダイオード、あるいはソー
ス領域７とＮウェル層１で構成されるダイオードの逆対
向耐圧が弱く、誤って高い電圧をかけてブレークダウン
を発生させると、永久破壊を起こしてしまうという問題
点があった。この発明の目的は、ドレイン領域およびソ
ース領域のＰマイナス不純物領域の結晶構造に起因する
永久破壊を防止することのできるＰＭＯＳトランジスタ
を提供することにある。
【０００４】
【課題を解決するための手段】この発明は、フィールド
酸化膜により素子分離され、ソース領域およびドレイン
領域がＰマイナス不純物領域とＰプラス不純物領域とに
よって構成されたＰＭＯＳトランジスタにおいて、ドレ
イン領域およびソース領域のＰマイナス不純物領域とフ
ィールド酸化膜とを離間させるようにしたものである。
酸化膜により素子分離され、ソース領域およびドレイン
領域がＰマイナス不純物領域とＰプラス不純物領域とに
よって構成されたＰＭＯＳトランジスタにおいて、ドレ
イン領域およびソース領域のＰマイナス不純物領域とフ
ィールド酸化膜とを離間させるようにしたものである。
【０００５】
【作用】この発明によれば、ドレイン領域およびソース
領域のＰマイナス不純物領域とフィールド酸化膜とを離
間させているので、ＬＯＣＯＳ法によりフィールド酸化
膜を形成したときの結晶構造の歪みは、ドレイン領域お
よびソース領域のＰマイナス不純物領域には生じなくな
る。したがって、ドレイン領域およびソース領域のＰマ
イナス不純物領域の結晶構造に起因する永久破壊を防止
することができる。
領域のＰマイナス不純物領域とフィールド酸化膜とを離
間させているので、ＬＯＣＯＳ法によりフィールド酸化
膜を形成したときの結晶構造の歪みは、ドレイン領域お
よびソース領域のＰマイナス不純物領域には生じなくな
る。したがって、ドレイン領域およびソース領域のＰマ
イナス不純物領域の結晶構造に起因する永久破壊を防止
することができる。
【０００６】
【実施例】図１はこの発明の一実施例におけるＰＭＯＳ
トランジスタを示すものである。このＰＭＯＳトランジ
スタは、基本的には図２の従来例と同一である。すなわ
ち、Ｎウェル層１１の表面にＬＯＣＯＳ法によって形成
されたフィールド酸化膜１２により素子分離されてい
る。そして、Ｎウェル層１１のチャネル領域１３の表面
にはゲート絶縁膜１４とゲート電極１５が積層されて形
成されており、このゲート電極１５の両側におけるＮウ
ェル層１１の表面側にはドレイン領域１６およびソース
領域１７が形成されている。このドレイン領域１６およ
びソース領域１７は、低濃度イオン注入によるＰマイナ
ス不純物領域１６ａ、１７ａの表面側中央部に高濃度イ
オン注入によるＰプラス不純物領域１６ｂ、１７ｂが形
成された構造となっている。
トランジスタを示すものである。このＰＭＯＳトランジ
スタは、基本的には図２の従来例と同一である。すなわ
ち、Ｎウェル層１１の表面にＬＯＣＯＳ法によって形成
されたフィールド酸化膜１２により素子分離されてい
る。そして、Ｎウェル層１１のチャネル領域１３の表面
にはゲート絶縁膜１４とゲート電極１５が積層されて形
成されており、このゲート電極１５の両側におけるＮウ
ェル層１１の表面側にはドレイン領域１６およびソース
領域１７が形成されている。このドレイン領域１６およ
びソース領域１７は、低濃度イオン注入によるＰマイナ
ス不純物領域１６ａ、１７ａの表面側中央部に高濃度イ
オン注入によるＰプラス不純物領域１６ｂ、１７ｂが形
成された構造となっている。
【０００７】図１のＰＭＯＳトランジスタでは、上記の
ような基本構成に加えて、従来のＰＭＯＳトランジスタ
との相違点として、ドレイン領域１６およびソース領域
１７のＰマイナス不純物領域１６ａ、１７ａとフィール
ド酸化膜１２とが離間されている。したがって、このＰ
ＭＯＳトランジスタでは、ＬＯＣＯＳ法によりフィール
ド酸化膜１２を形成したときに該フィールド酸化膜１２
下のＮウェル層１１の部分に結晶構造の歪みが生じて
も、ドレイン領域１６およびソース領域１７のＰマイナ
ス不純物領域１６ａ、１７ａには結晶構造の歪みが生じ
ないようになる。このため、ドレイン領域１６とＮウェ
ル層１１で構成されるダイオード、あるいはソース領域
１７とＮウェル層１１で構成されるダイオードの逆方向
耐圧が強くなり、誤って耐圧以上の電圧をかけてブレー
クダウンが発生しても、永久破壊には至らなくなる。な
お、ドレイン領域１６およびソース領域１７のＰマイナ
ス不純物領域１６ａ、１７ａとフィールド酸化膜１２と
の離間距離Ｌは、素子面積を縮小して例えばフィールド
酸化膜１２とゲート電極１５との離間距離Ｌ2を８μｍ
程度としても、０．５〜１．５μｍ程度確保した方が望
ましい。また、上記一実施例はＮウェル層１１にＰＭＯ
Ｓトランジスタを形成した場合であるが、同様にしてＮ
型シリコン基板に形成できることはいうまでもない。
ような基本構成に加えて、従来のＰＭＯＳトランジスタ
との相違点として、ドレイン領域１６およびソース領域
１７のＰマイナス不純物領域１６ａ、１７ａとフィール
ド酸化膜１２とが離間されている。したがって、このＰ
ＭＯＳトランジスタでは、ＬＯＣＯＳ法によりフィール
ド酸化膜１２を形成したときに該フィールド酸化膜１２
下のＮウェル層１１の部分に結晶構造の歪みが生じて
も、ドレイン領域１６およびソース領域１７のＰマイナ
ス不純物領域１６ａ、１７ａには結晶構造の歪みが生じ
ないようになる。このため、ドレイン領域１６とＮウェ
ル層１１で構成されるダイオード、あるいはソース領域
１７とＮウェル層１１で構成されるダイオードの逆方向
耐圧が強くなり、誤って耐圧以上の電圧をかけてブレー
クダウンが発生しても、永久破壊には至らなくなる。な
お、ドレイン領域１６およびソース領域１７のＰマイナ
ス不純物領域１６ａ、１７ａとフィールド酸化膜１２と
の離間距離Ｌは、素子面積を縮小して例えばフィールド
酸化膜１２とゲート電極１５との離間距離Ｌ2を８μｍ
程度としても、０．５〜１．５μｍ程度確保した方が望
ましい。また、上記一実施例はＮウェル層１１にＰＭＯ
Ｓトランジスタを形成した場合であるが、同様にしてＮ
型シリコン基板に形成できることはいうまでもない。
【０００８】
【発明の効果】以上説明したように、この発明によれ
ば、ドレイン領域およびソース領域のＰマイナス不純物
領域とフィールド酸化膜とを離間させているので、ＬＯ
ＣＯＳ法によりフィールド酸化膜を形成したときの結晶
構造の歪みはドレイン領域およびソース領域のＰマイナ
ス不純物領域には生じないようになる。したがって、ド
レイン領域およびソース領域のＰマイナス不純物領域の
結晶構造に起因する永久破壊を防止することができ、信
頼性の高いＰＭＯＳトランジスタを得ることができる。
ば、ドレイン領域およびソース領域のＰマイナス不純物
領域とフィールド酸化膜とを離間させているので、ＬＯ
ＣＯＳ法によりフィールド酸化膜を形成したときの結晶
構造の歪みはドレイン領域およびソース領域のＰマイナ
ス不純物領域には生じないようになる。したがって、ド
レイン領域およびソース領域のＰマイナス不純物領域の
結晶構造に起因する永久破壊を防止することができ、信
頼性の高いＰＭＯＳトランジスタを得ることができる。
【図１】この発明の一実施例のＰＭＯＳトランジスタを
示す断面図。
示す断面図。
【図２】従来のＰＭＯＳトランジスタの一例を示す断面
図。
図。
１２ フィールド酸化膜 １６ ドレイン領域 １６ａ Ｐマイナス不純物領域 １６ｂ Ｐプラス不純物領域 １７ ソース領域 １７ａ Ｐマイナス不純物領域 １７ｂ Ｐプラス不純物領域
Claims (2)
- 【請求項１】 フィールド酸化膜により素子分離され、
ドレイン領域およびソース領域がＰマイナス不純物領域
とＰプラス不純物領域とによって構成されたＰＭＯＳト
ランジスタにおいて、 前記ドレイン領域および前記ソース領域のＰマイナス不
純物領域と前記フィールド酸化膜とが離間されているこ
とを特徴とするＰＭＯＳトランジスタ。 - 【請求項２】 ドレイン領域およびソース領域のＰマイ
ナス不純物領域とフィールド酸化膜との離間距離は０．
５〜１．５μｍであることを特徴とする請求項１記載の
ＰＭＯＳトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19018592A JPH0613399A (ja) | 1992-06-25 | 1992-06-25 | Ｐｍｏｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19018592A JPH0613399A (ja) | 1992-06-25 | 1992-06-25 | Ｐｍｏｓトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613399A true JPH0613399A (ja) | 1994-01-21 |
Family
ID=16253871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19018592A Pending JPH0613399A (ja) | 1992-06-25 | 1992-06-25 | Ｐｍｏｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613399A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6663522B2 (en) | 2001-02-23 | 2003-12-16 | Tsubakimoto Chain Co. | Random arrangement type silent chain |
| US8967005B2 (en) | 2011-02-10 | 2015-03-03 | Tsubakimoto Chain Co. | Engagement chain type device for forward and backward movement operation |
| US9243686B2 (en) | 2011-01-05 | 2016-01-26 | Tsubakimoto Chain Co. | Meshing chain stopper |
| US9255630B2 (en) | 2011-01-27 | 2016-02-09 | Tsubakimoto Chain Co. | Advancing/retracting actuation device with meshing chain |
| US9541161B2 (en) | 2011-01-12 | 2017-01-10 | Tsubakimoto Chain Co. | Engagement chain type device for operating forward and backward movement |
-
1992
- 1992-06-25 JP JP19018592A patent/JPH0613399A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6663522B2 (en) | 2001-02-23 | 2003-12-16 | Tsubakimoto Chain Co. | Random arrangement type silent chain |
| US9243686B2 (en) | 2011-01-05 | 2016-01-26 | Tsubakimoto Chain Co. | Meshing chain stopper |
| US9541161B2 (en) | 2011-01-12 | 2017-01-10 | Tsubakimoto Chain Co. | Engagement chain type device for operating forward and backward movement |
| US9255630B2 (en) | 2011-01-27 | 2016-02-09 | Tsubakimoto Chain Co. | Advancing/retracting actuation device with meshing chain |
| US8967005B2 (en) | 2011-02-10 | 2015-03-03 | Tsubakimoto Chain Co. | Engagement chain type device for forward and backward movement operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778581B2 (ja) | 半導体装置およびその製造方法 | |
| US6919606B2 (en) | Semiconductor device comprising an insulating mask formed on parts of a gate electrode and semiconductor layer crossing an active region | |
| KR100734507B1 (ko) | 고전압 소자의 전류 누설을 방지하기 위한 구조 | |
| JPH0637305A (ja) | Ｌｄｄ構造を有する半導体装置及びその製造方法 | |
| JP2800702B2 (ja) | 半導体装置 | |
| US5072267A (en) | Complementary field effect transistor | |
| JPH0770685B2 (ja) | 相補形ｍｉｓ半導体集積回路 | |
| KR0159141B1 (ko) | 다수의 불순물층을 포함하고 있는 반도체장치 및 그 제조방법 | |
| JPH0613399A (ja) | Ｐｍｏｓトランジスタ | |
| JPH0770717B2 (ja) | 半導体装置 | |
| JP2658842B2 (ja) | 半導体装置 | |
| JPH0770686B2 (ja) | 相補形ｍｉｓ半導体集積回路装置 | |
| JPH06349852A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JP3089720B2 (ja) | Ｎｍｏｓトランジスタ | |
| US6750518B2 (en) | Semiconductor device | |
| JPS6359258B2 (ja) | ||
| JPH0712060B2 (ja) | 相補型ｍｏｓデバイスの入力保護装置 | |
| JPH0770714B2 (ja) | 高耐圧半導体装置 | |
| US9653343B1 (en) | Method of manufacturing semiconductor device with shallow trench isolation (STI) having edge profile | |
| JP3361382B2 (ja) | トランジスタ | |
| JPS61107759A (ja) | 相補型半導体装置 | |
| JP3052019B2 (ja) | 集積回路装置 | |
| JPH06132526A (ja) | 電界効果型トランジスタ | |
| JPS6358973A (ja) | 半導体装置 | |
| JPS6217869B2 (ja) |