JP3083382B2 - 画像情報再生装置の再生速度制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像情報再生装置の再
生速度制御装置に係り、より詳しくは、レーザビデオデ
ィスク（ＬＶＤ）やビデオテープ（ＶＴＲ）等の情報記
録媒体からテレビジョン画像情報等を再生する画像情報
再生装置において、画像情報の再生速度を支障なく遅く
させることが可能な再生速度制御装置に関する。

【０００２】

【従来の技術】従来、ＬＶＤ等を記録媒体として用い、
このＬＶＤ等からいわゆるカラオケ曲を再生する、いわ
ゆるカラオケ演奏装置が知られている。これは、カラオ
ケ曲とともに、その曲と関連する画像やその曲の歌詞等
がその曲の演奏と同期して放映されるように構成された
装置である。この場合、ＬＶＤ等の記録媒体には、画像
がフレーム単位で記録されている。１フレームは、図１
４に示すように、図１４（Ａ）の第１フィールドと図１
４（Ｂ）の第２フィールドとの２フィールドから成り、
各々６０分の１秒の間放映される。この２つのフィール
ドの画像は人間の目の網膜の残像効果により１つの画像
として認識されるのである。

【０００３】このカラオケ演奏装置においては、歌唱者
が、ＬＶＤ等に記録されているオリジナルの音程（キ
ー）では歌いにくい場合には、音声だけの部分的な再生
速度を調整することにより曲の音程を調整することが可
能な、いわゆるキーコントロール機能を備えているもの
も知られている。

【０００４】

【発明が解決しようとする課題】しかし、上記従来のカ
ラオケ演奏装置においては、曲の演奏と同期して放映さ
れる関連画像の再生速度を可変調整しうる機能は付加さ
れていなかった。これは、画像の再生速度を速くしよう
とする場合は、速くしようとする速度に応じて、所定の
フレーム数Ｎごとに１フレームを間引き、画像の再生速
度を遅くしようとする場合は、遅くしようとする速度に
応じて、所定のフレーム数Ｎごとに１フレームを挿入す
ればよいが、前者の場合には特に問題はないのに対し、
後者の場合には単に１フレームの画像を挿入するだけで
は問題は解決しない。

【０００５】すなわち、図１５に示すように、フレーム
Ｆ₅ の後にフレームＦ₅ と同一の画像を挿入するように
したとすると、フィールドの放映順序は、第９フィール
ドｆ ₉ →第１０フィールドｆ₁₀→第９フィールドｆ₉ →
第１０フィールドｆ₁₀の順序となる。従って、第１０フ
ィールドｆ₁₀から第９フィールドｆ₉ へ移る時点で一瞬
ではあるが時間の逆行が生じ、「ちらつき」となって画
面に現れる。このちらつきは一瞬ではあってもある所定
のＮフレームごとに生じるので非常にめだち見苦しい。
このような事態を防止するためには、図１５において、
一般に第１０フィールドまでの各フィールドｆ₁ 〜ｆ₁₀
をそれぞれ所定の割合で合成していく。また、前後のフ
レームＦ₅ とＦ₆ とから、その中間状態の新しいフレー
ムを作成する装置を付加することも考えられるが、この
ような装置は非常に高価であり、また画像のボケも生じ
やすい。

【０００６】そこで、本発明は、画像の再生速度を支障
なく遅くしうる画像情報再生装置の再生速度制御装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の本発明は、映像情報と同期制御情報
とを含む画像情報が、第１フィールドと第２フィールド
との２フィールドを有するフレームを単位として記録さ
れた情報記録媒体から、当該画像情報を再生し再生画像
情報として出力する画像情報再生装置における画像情報
の再生速度を制御する画像情報再生装置の再生速度制御
装置であって、前記再生画像情報のうち少なくとも３フ
ィールド分の再生画像情報を前記フレームの順序にそっ
てフィールド単位で順次上書き記憶し読出し可能な情報
記憶手段と、前記画像情報再生速度を遅くさせるための
速度制御指令を入力するための入力手段と、当該速度制
御指令が入力された場合には、当該速度制御指令が入力
された時点における画像情報再生速度と前記速度制御指
令により入力された画像情報再生速度との差に応じて決
定される所要の時点のフレームである挿入フレームの再
生画像情報を前記情報記憶手段に一時保持し、当該挿入
フレームの再生画像情報中の前記第１フィールドの再生
画像情報を前記情報記憶手段から２回連続して読出し出
力する第１動作の後、前記挿入フレームの再生画像情報
中の前記第２フィールドの再生画像情報を前記情報記憶
手段から２回連続して読出し出力する第２動作を行い、
遅くとも前記第２動作の終了前に前記挿入フレームの直
後のフレームである挿入直後フレームの再生画像情報の
前記情報記憶手段への上書き記憶を終了し、前記第２動
作後に当該挿入直後フレームの再生画像情報を前記情報
記憶手段から読出して出力するように制御する制御手段
と、を備えて構成される。

【０００８】

【作用】上記構成を有する本発明によれば、入力手段に
画像情報の再生速度を遅くさせるための速度制御指令が
入力された場合には、制御手段が、この速度制御指令が
入力された時点における画像情報再生速度と速度制御指
令により入力された画像情報再生速度との差に応じて決
定される所要の時点のフレームである挿入フレームの再
生画像情報を情報記憶手段に一時保持し、この挿入フレ
ームの再生画像情報中の第１フィールドの再生画像情報
を情報記憶手段から２回連続して読出し出力する第１動
作の後、第２フィールドの再生画像情報を情報記憶手段
から２回連続して読出し出力する第２動作を行い、遅く
とも第２動作の終了前に挿入直後フレームの再生画像情
報の情報記憶手段への上書き記憶を終了し、第２動作後
にこの挿入直後フレームの再生画像情報を情報記憶手段
から読出して出力するように制御するよう構成したの
で、挿入時の放映順序は、挿入フレームの第１フィール
ド→第１フィールド→第２フィールド→第２フィールド
となり、従来例のような時間の逆行は生じず、ちらつき
等のない見やすい画面となる。

【０００９】

【実施例】以下に、本発明の好適な実施例を図面に基づ
いて説明する。第１実施例 図１及び図２に、本発明をＬＶＤカラオケ装置について
開示した第１実施例を示す。図１において、このＬＶＤ
カラオケ装置１００は、情報記録媒体であるＬＶＤディ
スク５０を回転駆動するスピンドルモータ１と、回転す
るＬＶＤディスク５０にレーザビームＬを照射してＬＶ
Ｄディスク５０に記録された記録情報を読み出し読取信
号として出力する光ピックアップ２と、光ピックアップ
２の読み出した読取信号を適宜に増幅するプリアンプ３
と、増幅された読取信号中から音声信号が含まれる第１
の周波数帯域の信号と映像信号が含まれる第２の周波数
帯域の信号とを分離抽出するバンドパスフィルタ４と、
分離抽出された第１周波数帯域信号中から音声信号を復
調する音声復調部５と、分離抽出された第２周波数帯域
信号中から映像信号を復調する映像復調部６と、を備え
ている。

【００１０】このＬＶＤカラオケ装置１００には、ま
た、演奏されるカラオケ伴奏に合わせて歌われた歌声を
音声信号に変換し入力するためのマイクロフォン１６
と、音声復調部５に接続され復調されたカラオケ曲の音
声信号にマイクロフォン１６により入力される歌声の音
声信号を混合するミキサ１７と、混合された信号を適宜
に増幅する増幅器１８と、増幅された混合音声信号を外
部に出力するための音声出力端子１９と、が備えられて
いる。

【００１１】このＬＶＤカラオケ装置１００には、ま
た、映像復調部６で復調されたアナログの映像信号をデ
ジタル信号Ｓ₇ に変換するＡ／Ｄコンバータ７と、この
デジタル映像信号Ｓ₇ を一旦保持又は記憶するＶＲＡＭ
８と、このＶＲＡＭ８への情報の記憶・読出を制御する
メモリ制御部１１と、ＶＲＡＭ８から再度読み出したデ
ジタル映像信号Ｓ₈ を再びアナログの映像信号に変換す
るＤ／Ａコンバータ９と、このアナログ映像信号を外部
出力するための映像出力端子２０と、が備えられてい
る。

【００１２】さらに、このＬＶＤカラオケ装置１００に
おいては、スピンドルモータ１の回転を制御するモータ
制御部１３と、光ピックアップ２の光出力を制御するレ
ーザ出力制御部１４と、光ピックアップ２の位置及び焦
点を制御するピックアップ制御部１２と、これらの各制
御部及び前記メモリ制御部１１とを統括制御するシステ
ムコントローラ１０と、が備えられている。また、この
ＬＶＤカラオケ装置１００には、システムコントローラ
１０に接続される入力部１５が備えられており、外部か
ら各種の制御指令が入力可能となっている。

【００１３】上記構成において、ＶＲＡＭ８は情報記憶
手段に相当し、入力部１５は入力手段に相当し、システ
ムコントローラ１０及びメモリ制御部１１とは制御手段
を構成している。

【００１４】次に、図２を用いて、第１実施例のＶＲＡ
Ｍ８のより詳細な構成を説明する。図２に示すように、
このＶＲＡＭ８は、フレームメモリ２１及び２２と、切
換スイッチＳＷ₁ 、ＳＷ₂ 及びＳＷ₃ とを有している。
フレームメモリ２１は、第１フィールド記憶用のフィー
ルドメモリ２３と、第２フィールド記憶用のフィールド
メモリ２４とを含んでいる。フレームメモリ２２は、第
１フィールド記憶用のフィールドメモリ２５と、第２フ
ィールド記憶用のフィールドメモリ２６とを含んでい
る。また、切換スイッチＳＷ₂ は切換端子Ｔ₁ 及びＴ₂
を含んでおり、切換スイッチＳＷ₃ は切換端子Ｔ₃ 及び
Ｔ₄ を含んでいる。フレームメモリを１個のみ用いた例 本発明の第１実施例の説明に先立ち、フレームメモリを
１個のみ用いた場合について、図１０乃至図１３を用い
て説明する。図１０において、このＶＲＡＭ８Ｂは、フ
レームメモリ２１及び２２と、切換スイッチＳＷ₁ 及び
ＳＷ₃ とを備えている。この場合、フレームメモリは２
１のみしか用いないこととする。従って、切換スイッチ
ＳＷ₃ は、フレームメモリ２１側（端子Ｔ₃ 側）に接続
されたままとする。

【００１５】図１０において、各フレームメモリ２１及
び２２には、書込制御信号ＣＷと、読出制御信号ＣＲが
図示のように与えられる。書込制御信号ＣＷは、ライト
クロック、ライトＶ₁ リセットパルス、ライトＨリセッ
トパルスを含んでいる。また、読出制御信号ＣＲは、リ
ードクロック、リードＶ₁ リセットパルス、リードＨリ
セットパルスを含んでいる。

【００１６】ここにおいて、ライトクロックは、再生さ
れたデジタル映像信号Ｓ₇ のバーストサブキャリアに同
期した信号であり、４倍の再生サブキャリア周波数（４
f´_{S C}）を有する。リードクロックは、読出のリファレ
ンス（基準）となるクロックであり、標準ＮＴＳＣ信号
のサブキャリア（３．５８ＭＨｚ）の４倍の周波数を有
している。これらの読出制御信号は、リファレンスのシ
グナルジェネレータにより生成される。

【００１７】ライトＶ₁ リセットパルスはデジタル映像
信号Ｓ₇ から作られたフレームメモリのライトリセット
パルスでありライトアドレスを零にする。この例では第
１フィールドのＶ_SYNCの先頭でリセットする。

【００１８】リードＶ₁ リセットパルスはシグナルジェ
ネレータにより生成された第１フィールドのＶ_SYNCの先
頭でリセットし、読み出しアドレスを零にする。ライト
Ｈリセットパルスはデジタル映像信号Ｓ₇ から生成され
たリセットパルスでＨ_SYNCの先頭で発生する。これによ
り、メモリの中にはデータが図１１のように規則正しく
書き込まれる。

【００１９】リードＨリセットパルスは、シグナルジェ
ネルレータにより生成され、シグナルジェネレータのＨ
の先頭に同期して、メモリの中の映像信号が書き込まれ
たＨの先頭から読み出しを行うためのパルスである。

【００２０】メモリの種類によってはＨリセットパルス
は使わなくてもよいものもある。この場合には、自動的
にラインインクリメントする。以下の説明において、切
換スイッチＳＷ₁ のオープン（開）というのは、メモリ
に何も書き込まないという意味であり、実際にはライト
イネーブル信号ＷＥをディセーブル（disable)にする
か、ライトクロックを止めることによりメモリに何も書
き込まないことを実現している。

【００２１】実際に切換スイッチＳＷ₁ をオープン
（開）にしてしまうと、ライトイネーブル信号ＷＥがイ
ネーブル（enable）でかつライトクロックが存在するの
で不能データがメモリに書き込まれてしまう。

【００２２】図１０の構成において、１フレームを間引
くケースについて、図１２を用いて説明する。図１２に
おいて、ライトクロックがリードクロックに比べ＋１０
％速いとき（すなわちΔ＝２６である場合）、何も処置
をしないといずれかのフレームの中間で追い越しが生じ
る。

【００２３】そこで、リードＶ₁ リセットパルスとライ
トＶ₁ リセットパルスの間隔を毎Ｈごとに測定し、所定
の値以下の場合、すなわち、この場合＋１０％なので、
約５２Ｈ以下になった時点で切換スイッチＳＷ₁ をオー
プン（開）にする。

【００２４】実際にはライトイネーブル信号ＷＥをハイ
レベルにし書き込みを禁止する。何も処置をしない場
合、図１２の書込部におけるハッチ部２の右の読出部
は、その上半分がフレーム１であり、下半分はフレーム
２であるが、切換スイッチＳＷ₁ をオープン（ＷＥをハ
イレベル）にすることで上半分も下半分もフレーム１が
読み出されることになる。

【００２５】次に、１フレームを挿入するケースについ
て、図１３を用いて説明する。ライトクロックがリード
クロックに比べ−１０％の時（Δ＝２６の場合）、１フ
レームの中間でリードポイントがライトポイントを追い
越す（図１３ハッチ部）。

【００２６】この場合、１フレームを挿入しないと、上
半分にフレーム２の画面が出力され下半分にフレーム１
の画面が出力される。従って、ハッチ部に上半分も下半
分もフレーム１の画面が出力されれば、画面のズレは生
じないことになる。そのためには、ハッチ部にフレーム
１の画面を挿入すればよいが、フレーム２の上半分の書
込みを禁止すると、ハッチ部では全画面にフレーム１が
出力されるが、本来フレーム２が出力されるべき次のフ
レームの上半分にフレーム２を出力することができなく
なる。このように、１つのフレームメモリの場合には、
フレーム挿入時に問題が生じるので、画像情報の再生速
度制御には用いることができない。

【００２７】本発明は、上記の問題点を解決するため
に、少なくとも１．５フレーム分（３フィールド分）以
上の記憶容量を有するフレームメモリを用いて構成した
ものであり、第１実施例は１フレーム分の記憶容量のフ
レームメモリを２個用いた例について開示したものであ
る。

【００２８】次に、図１乃至図３を用いて、第１実施例
の動作を説明する。図３は、第１実施例の動作を説明す
るフローチャート図である。システムコントローラ１０
は、入力部１５に速度制御指令であるピッチコントロー
ル入力があったか否かを監視する（ステップ２０１）。
ピッチコントロール入力があった場合には、フレーム挿
入が必要なピッチコントロール処理（再生速度を遅くす
る処理）であるか否かを判別する（ステップ２０２）。
フレーム挿入が必要なピッチコントロール処理の場合に
は、システムコントローラ１０は、フレーム挿入が必要
なフレーム（以下、フレームＸとし、フレームＸは第１
フィールドＡ及び第２フィールドＢとから成るものとす
る）の画像情報をＬＶＤディスク５０から読み出させ、
メモリ制御部１１を介してＶＲＡＭ８内のフレームメモ
リ２１及び２２に格納させる（ステップ２０３）。次い
で、フレーム挿入が必要な時点が到来したならば（ステ
ップ２０４）、システムコントローラ１０は、メモリ制
御部１１を介して、このフレームＸの画像情報を、第１
フィールドＡ→第１フィールドＡ→第２フィールドＢ→
第２フィールドＢの順序でＶＲＡＭ８から読み出させ、
映像信号として出力させ（ステップ２０５）、終了させ
る（ステップ２０６）。フレーム挿入が必要な時点でな
い場合には、通常の順序である。第１フィールドＡ→第
２フィールドＢの順に出力する。

【００２９】一方、ステップ２０２において、フレーム
挿入が必要なピッチコントロール処理（再生速度を遅く
する処理）ではない場合には、次に、フレーム間引きが
必要なピッチコントロール処理（再生速度を速くする処
理）であるか否かを判別する（ステップ２０７）。フレ
ーム間引きが必要なピッチコントロール処理（再生速度
を速くする処理）である場合には、フレーム間引きが必
要な時点が到来したならば（ステップ２０８）、システ
ムコントローラ１０は、その直後のフレーム（フレーム
（Ｘ＋１）となる）の画像情報を間引いてその次のフレ
ーム（フレーム（Ｘ＋２）となる）をＶＲＡＭ８から読
み出させ、映像信号として出力させ（ステップ２０
９）、終了させる（ステップ２１０）。

【００３０】上記の動作について、図２乃至図６を用い
てさらに詳細に説明する。フレームを挿入しない場合、
切換スイッチＳＷ₁ はクローズ（閉）され、切換スイッ
チＳＷ₃ はフレームメモリ２１側（Ｔ₃ 側）に接続され
ている。次にリードＶ₁ リセットパルスで後述のカウン
タ３１（図５）をリセットした後、リードＨリセットパ
ルスでカウントアップし、その値をライトＶ₁ リセット
パルスでラッチし、所定値と比較する。図１３のｒ点で
カウンタ３１をリセットし、カウントアップした値を図
１３のｓ点でラッチする。１フレームは５２５Ｈあるの
で、値が４７３（＝５２５−５２）以上になった時に図
１３のｓ点から切換スイッチＳＷ₁ はオープン（開）さ
れる。図１３ではΔ＝２６なので値は４７３（＝５２５
−５２）より大きく、切換スイッチＳＷ₁ はオープン
（開）する。

【００３１】図１３において、破線Ｉ−Ｉは、ライトイ
ネーブル信号ＷＥをハイレベルにすることを示してい
る。上記の様子を図４に示す。図４のｂ点でラッチした
値を判断し、切換スイッチＳＷ₁ は１フレームの期間オ
ープン（開）される。切換スイッチＳＷ₃ は切換スイッ
チＳＷ₁ がオープン（開）した後、フレームメモリ２１
に残されているデータを１フレーム分読み出して（図４
のダブルハッチ部）、次の１フレーム分を読む時だけフ
レームメモリ２２側に接続される。

【００３２】以上のように、２フレーム分のフレームメ
モリを用いることにより、１フレームの挿入ができ、図
１３のハッチ部のような不都合は解消する。次に、図５
にリードＶ₁ リセットパルスとライトＶ₁ リセットパル
スの間隔を測定するための回路のブロック図を示す。す
なわち、図５に示すように、リードＶ₁ リセットパルス
ＲＶ₁ でカウンタ３１をクリアし、リードＨリセットパ
ルスＲＨでカウントアップする。その値をリードクロッ
クで正規化されたライトＶ₁ リセットパルスＷＶ₁ でラ
ッチする。そして、ラッチされた値が設定値より大きい
か小さいかにより判定し処理を行う。

【００３３】以上の説明した第１実施例についての図４
の動作をより具体的に図示したものが図６である。第１
実施例では、図１０の構成に比べ、切換スイッチＳＷ₂
が加えられており、フレームメモリ２１内のフィールド
メモリ２３，２４の内容を自在に読み出させるように構
成されている。図６において、ｄ点から２フレームの間
は、フィールドメモリ２３の内容（第１フレームの第１
フィールド）が２回連続して出力され、次いでフィール
ドメモリ２４の内容（第１フレームの第２フィールド）
が２回連続して出力される。第２実施例 次に図７乃至図９を用いて、本発明の第２実施例につい
て説明する。

【００３４】図７は、第２実施例のＶＲＡＭの構成を示
したものであり、ＬＶＤカラオケ装置全体の構成は第１
実施例の場合と同様である。図７に示すように、このＶ
ＲＡＭ８Ａは、フレームメモリ２１と、フィールドバッ
ファメモリ２７と、切換スイッチＳＷ₁ 、ＳＷ₂ 、ＳＷ
₃ 及びＳＷ₄ を有している。フィールドバッファメモリ
２７は１フィールド分の映像情報を記憶可能である。こ
の第２実施例は、図２に示す第１実施例に比べ、メモリ
容量が２フレーム分から１．５フレーム分（３フィール
ド分）に削減されている。ただし、切換スイッチＳＷ₄
が付加されている。

【００３５】次に、この第２実施例の動作を、図８及び
図９を用いて説明する。図８はｊ点で追い越しが生じる
場合を示しており、図９はｐ点で追い越しが生じる場合
を示している。追い越しがどのフィールドで生じかるに
より、フィールドバッファメモリ２７の役割が異なる。

【００３６】すなわち、図８のように、第２フイールド
で追い越しが生じる場合は、追い越しが生じるその第２
フィールドをフィールドバッファメモリ２７に書き込
み、必要に応じて、例えば図８のｋの区間の時に読み出
せばよい。

【００３７】また、図９のように、第１フィールドで追
い越しが生じる場合は、その第１フィールドをフィール
ドバッファメモリ２７に書き込み、必要に応じて、例え
ば図９のｑの区間の時に読み出せばよい。なお、図９の
読み出し時には、古い値が先に読み出されることにな
る。

【００３８】このように構成すれば、１．５フレーム分
（３フィールド分）の記憶容量のメモリによって第１実
施例と同等の効果をあげることができる。

【００３９】

【発明の効果】以上説明したように、本発明によれば、
画像情報再生装置の再生速度制御装置において、入力手
段に画像情報の再生速度を遅くさせるための速度制御指
令が入力された場合には、制御手段が、この速度制御指
令が入力された時点における画像情報再生速度と速度制
御指令により入力された画像情報再生速度との差に応じ
て決定される所要の時点のフレームである挿入フレーム
の再生画像情報を情報記憶手段に一時保持し、この挿入
フレームの再生画像情報中の第１フィールドの再生画像
情報を情報記憶手段から２回連続して読出し出力する第
１動作の後、第２フィールドの再生画像情報を情報記憶
手段から２回連続して読出し出力する第２動作を行い、
遅くとも第２動作の終了前に挿入直後フレームの再生画
像情報の情報記憶手段への上書き記憶を終了し、第２動
作後にこの挿入直後フレームの再生画像情報を情報記憶
手段から読出して出力するように制御するよう構成した
ので、挿入時の放映順序は、挿入フレームの第１フィー
ルド→第１フィールド→第２フィールド→第２フィール
ドとなり、従来例のような時間の逆行は生じず、ちらつ
き等のない見やすい画面が得られ、画像の再生速度を支
障なく遅く制御することができるという利点を有する。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成を示すブロック図で
ある。

【図２】本発明の第１実施例におけるＶＲＡＭの詳細構
成を示す図である。

【図３】本発明の第１実施例の動作を説明するフローチ
ャート図である。

【図４】本発明の第１実施例の動作を説明する図であ
る。

【図５】本発明の第１実施例におけるライトＶ₁ リセッ
トパルスとリードＶ₁ リセットパルスの間隔を測定する
ための回路を示すブロック図である。

【図６】本発明の第１実施例の動作を説明する図（２）
である。

【図７】本発明の第２実施例におけるＶＲＡＭの詳細構
成示す図である。

【図８】本発明の第２実施例の動作を説明する図（１）
である。

【図９】本発明の第２実施例の動作を説明する図（２）
である。

【図１０】１フレーム分のメモリを用いた場合の構成を
示す図である。

【図１１】図１０の構成における動作を説明する図
（１）である。

【図１２】図１０の構成における動作を説明する図
（２）である。

【図１３】図１０の構成における動作を説明する図
（３）である。

【図１４】従来例の動作を説明する図（１）である。

【図１５】従来例の動作を説明する図（２）である。

【符号の説明】

１…スピンドルモータ ２…光ピックアップ ３…プリアンプ ４…バンドパスフィルタ ５…音声復調部 ６…映像復調部 ７…Ａ／Ｄコンバータ ８、８Ａ、８Ｂ…ＶＲＡＭ ９…Ｄ／Ａコンバータ １０…システムコントローラ １１…メモリ制御部 １２…ピックアップ制御部 １３…モータ制御部 １４…レーザ出力制御部 １５…入力部 １６…マイクロフォン １７…ミキサ １８…増幅器 １９…音声出力端子 ２０…映像出力端子 ２１、２２…フレームメモリ ２３、２４、２５、２６…フィールドメモリ ２７…フィールドバッファメモリ ３１…カウンタ ３２、３３…フリップフロップ回路 ＳＷ₁ 〜ＳＷ₄ …切換スイッチ ５０…ＬＶＤディスク １００…ＬＶＤカラオケ装置 Ｔ₁ 〜Ｔ₄ …切換端子

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】映像情報と同期制御情報とを含む画像情報
   が、第１フィールドと第２フィールドとの２フィールド
   を有するフレームを単位として記録された情報記録媒体
   から、当該画像情報を再生し再生画像情報として出力す
   る画像情報再生装置における画像情報の再生速度を制御
   する画像情報再生装置の再生速度制御装置であって、 前記再生画像情報のうち少なくとも３フィールド分の再
   生画像情報を前記フレームの順序にそってフィールド単
   位で順次上書き記憶し読出し可能な情報記憶手段と、 前記画像情報再生速度を遅くさせるための速度制御指令
   を入力するための入力手段と、 当該速度制御指令が入力された場合には、当該速度制御
   指令が入力された時点における画像情報再生速度と前記
   速度制御指令により入力された画像情報再生速度との差
   に応じて決定される所要の時点のフレームである挿入フ
   レームの再生画像情報を前記情報記憶手段に一時保持
   し、当該挿入フレームの再生画像情報中の前記第１フィ
   ールドの再生画像情報を前記情報記憶手段から２回連続
   して読出し出力する第１動作の後、前記挿入フレームの
   再生画像情報中の前記第２フィールドの再生画像情報を
   前記情報記憶手段から２回連続して読出し出力する第２
   動作を行い、遅くとも前記第２動作の終了前に前記挿入
   フレームの直後のフレームである挿入直後フレームの再
   生画像情報の前記情報記憶手段への上書き記憶を終了
   し、前記第２動作後に当該挿入直後フレームの再生画像
   情報を前記情報記憶手段から読出して出力するように制
   御する制御手段と、 を備えたことを特徴とする画像情報再生装置の再生速度
   制御装置。