JP3078617U - イメージicパッケージング構造 - Google Patents

イメージicパッケージング構造

Info

Publication number
JP3078617U
JP3078617U JP2000009188U JP2000009188U JP3078617U JP 3078617 U JP3078617 U JP 3078617U JP 2000009188 U JP2000009188 U JP 2000009188U JP 2000009188 U JP2000009188 U JP 2000009188U JP 3078617 U JP3078617 U JP 3078617U
Authority
JP
Japan
Prior art keywords
cmos image
lead frame
chip
image chip
dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000009188U
Other languages
English (en)
Inventor
李 ▲こん▼ 周
Original Assignee
汎太半導體股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 汎太半導體股▲ふん▼有限公司 filed Critical 汎太半導體股▲ふん▼有限公司
Priority to JP2000009188U priority Critical patent/JP3078617U/ja
Application granted granted Critical
Publication of JP3078617U publication Critical patent/JP3078617U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 コストを低減できると共に、大量生産に適す
る、素子の供給には問題がないイメージICパッケージ
ング構造を提供する。 【解決手段】 リードフレーム1とCMOSイメージチ
ップ2とダム3とガラスカバー4とを有し、そのうち、
リードフレーム1の中央部にCMOSイメージチップ2
が載せられ、CMOSイメージチップ2の底面が接着剤
(例えばシルバーゲル)11によってリードフレーム1
に粘着し、且つリードフレーム1には複数のCMOSイ
メージチップ2に向いて延伸する外部リード12が設け
られ、これらの外部リード12は金属ワイヤ21を介し
て対応するCMOSイメージチップ2におけるパッドに
接続され、且つリードフレーム1の周縁部における外部
リード12に所定の高さと所定の厚みを有するダム3が
設けられ、ダム3にはガラスカバー4が接合され、これ
らのことによってパッケージングを完成する。

Description

【考案の詳細な説明】
【0001】
【考案の属する技術分野】
本考案はイメージICパッケージング構造に係るものであり、特にリードフレ ームによって基板を取り替えるイメージICパッケージング構造に係るものであ る。
【0002】
【従来の技術】
パッケージング工程はマイクロエレクトロニック工業においてますます重要視 されるようになってくる。前記パッケージングの良否は時々素子機能が発揮され ることができるかの大切な要素となっている。パッケージングについては考えて ほしい要素がパッケージング実体のサイズや重量やコストやリード数や許容でき る効率の大きさやチップ同士の間の遅延時間などがある。そのため、良好的なパ ッケージングを形成するには材料や構成や電気特性などの方面からちゃんと考量 しなければならなくなり、少量のコストによって仕様の要求を満たすようにする ことになる。且つ信頼性も考量しなければならない。
【0003】 図1に示すのは一般的なQFNパッケージングの構成であり、それらが基板6 0に当該基板のサイズより小さくなるサイズを有するチップ61を設け、且つチ ップ61をその上面部に粘着させる。チップ61のパッドは金・アルミニウムワ イヤ62によってリードフレーム63のリードに接続されると共に、エポキシ樹 脂64を注入し、これらの処置によってチップ61と金・アルミニウムワイヤ6 2を保護する。
【0004】 図2に示すのは従来のCMOSイメージICのパッケージング構造であり、そ れらは基板80に当該基板のサイズより小さく形成されるCMOSイメージチッ プ81を載せてなるもので、且つイメージチップ81を基板に粘着する。イメー ジチップ81のパッドは金・アルミニウムワイヤ82を介してリードに接続され 、且つ基板80の周囲に方形構造83が形成されると共に、方形構造83には透 明カバーが覆われている。
【0005】 前記の基板60と80としてガラス繊維強化樹脂板(FRP板)や陶磁器基板 や他の同様な機能性を有する材質により形成される基板(たとえばBT,FR− 4)を採用できるが、それらの基板のコストがかなり高い。
【0006】
【考案が解決しようとする課題】
そのため、本考案はリードフレームによって基板を取り替えるイメージICパ ッケージング構造を提供することを目的とする。
【0007】
【課題を解決する手段】
本考案は、リードフレームの中央部にCMOSイメージチップを載せ、当該C MOSイメージチップの底面が粘着剤によって前記リードフレームに粘着され、 且つ前記CMOSイメージチップのパッドが金属ワイヤを介して前記リードフレ ームにおける外部リードに接続されると共に、リードフレームの周縁部における 外部リードに方形ダムを設け、また、前記ダムにはガラスカバーが覆われ、これ らの工程によってパッケージングを形成し、これらの作法によって工程のコスト を減少できると共に、大量生産に適し、素子の生産量を向上できるリードフレー ムによって基板を取り替えるイメージICパッケージング構造を提供する。
【0008】 また、本考案は、リードフレームの中央部にCMOSイメージチップを載せ、 CMOSイメージチップの底面が粘着剤によって前記リードフレームに粘着され 、且つ前記CMOSイメージチップのパッドが金属ワイヤを介して前記リードフ レームにおける外部リードに接続されると共に、透明ゲルが注入されることによ ってパッケージング体を形成することによりCMOSイメージチップと金属ワイ ヤを保護するようにするリードフレームによって基板を取り替えるイメージIC パッケージング構造を提供する。
【0009】 本考案の特徴と技術内容を解明するために以下において添付図面を参照しなが ら本考案の好適な実施の形態を詳細に説明するが、それらの構造は本考案のある 好適な実施例に過ぎず、本考案の構成はそれらの構成のみに制限するものではな い。
【0010】
【考案の実施の形態】
図3に示すのは、本考案のイメージICパッケージング構造を示すものである 。当該図に示すように、本考案はリードフレーム1とCMOSイメージチップ2 とダム3とガラスカバー4とを有し、そのうち、リードフレーム1の中央部にC MOSイメージチップ2が載せられ、CMOSイメージチップ2の底面が接着剤 (例えばシルバーゲル)11によってリードフレーム1に粘着し、且つ前記リー ドフレーム1には複数のCMOSイメージチップ2に向いて延伸する外部リード 12が設けられ、これらの外部リード12は金属ワイヤ21を介して対応するC MOSイメージチップ2におけるパッドに接続され、且つリードフレーム1の周 縁部における外部リード12に所定の高さと所定の厚みを有するダム3が設けら れ、ダム3にはガラスカバー4が接合され、これらのことによってパッケージン グを完成する。
【0011】 また、図4に示すのは本考案のパッケージング構造の他の実施例を示す図であ り、それがリードフレーム1の中央部にCMOSイメージチップ2を載せ、且つ CMOSイメージチップ2の底面を接着剤(例えばシルバーゲル)11によって リードフレーム1に粘着し、また、CMOSイメージチップ2のパッドは金属ワ イヤ21によってリードフレーム1における外部リード12に接続されると共に 、透明ゲルが注入されてパッケージング体5を生成することによりCMOSイメ ージチップ2と金属ワイヤ21とを保護する。
【0012】
【考案の効果】
前記に説明したように、本考案のデザインによる場合、下記のような数多くの 優れた点を有する。つまり、 (1)リードフレームによって基板を取り替えるため、コストを大幅に低減でき る。 (2)厚みが薄い。 (3)リードフレームの供給会社が多いので、素子の供給が切れるなることが一 切ない。 (4)大量生産に適する。 (5)デジタルカメラおよび携帯電話などの通信マーケットの利用に適する。
【図面の簡単な説明】
【図1】従来のQFNパッケージング構造を示す図であ
る。
【図2】従来のCMOSイメージICのパッケージング
構造を示す図である。
【図3】本考案の構成を開示するための図である。
【図4】本考案の他のパッケージング構造の実施の形態
を示す図である。
【符号の説明】
1 リードフレーム 11 接着剤 12 外部リード 2 CMOSイメージチップ 21 金属ワイヤ 3 ダム 4 ガラスカバー 5 パッケージング体

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 複数のパッドが設けられるCMOSイメ
    ージチップと、 中央部位に前記CMOSイメージチップを接合、且つリ
    ードフレームには複数の前記CMOSイメージチップに
    向けられて延出されるリードを有し、前記リードは金属
    線を介して対応するCMOSイメージチップにおけるパ
    ッドに接続されるリードフレームと、 リードフレームの周りのリードに囲んで設けられるダム
    と、 前記ダムの開口部に接合されるガラスカバーとを有する
    ことを特徴とするイメージICパッケージング構造。
  2. 【請求項2】 複数のパッドが設けられるCMOSイメ
    ージチップと、 中央部に前記CMOSチップが接合されると共に、本体
    には複数の前記CMOSイメージチップに向いて延伸す
    るリードを有し、当該リードは金属ワイヤを介して前記
    CMOSイメージチップにおける対応するパッドに連結
    されるリードフレームと、 前記リードフレームに前記CMOSイメージチップと前
    記金属ワイヤをパッケージングする透明パッケージング
    体とを有することを特徴とするイメージICパッケージ
    ング構造。
JP2000009188U 2000-12-27 2000-12-27 イメージicパッケージング構造 Expired - Fee Related JP3078617U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000009188U JP3078617U (ja) 2000-12-27 2000-12-27 イメージicパッケージング構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000009188U JP3078617U (ja) 2000-12-27 2000-12-27 イメージicパッケージング構造

Publications (1)

Publication Number Publication Date
JP3078617U true JP3078617U (ja) 2001-07-10

Family

ID=43211539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000009188U Expired - Fee Related JP3078617U (ja) 2000-12-27 2000-12-27 イメージicパッケージング構造

Country Status (1)

Country Link
JP (1) JP3078617U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505126A (ja) * 2002-10-29 2006-02-09 フリースケール セミコンダクター インコーポレイテッド 光センサパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505126A (ja) * 2002-10-29 2006-02-09 フリースケール セミコンダクター インコーポレイテッド 光センサパッケージ

Similar Documents

Publication Publication Date Title
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US20020089025A1 (en) Package structure for image IC
JP3420057B2 (ja) 樹脂封止型半導体装置
US5923958A (en) Method for semiconductor chip packaging
JP4097403B2 (ja) 半導体装置
JP2002118207A (ja) 半導体パッケージ及びその製造方法
US20020121680A1 (en) Ultra-thin semiconductor package device and method for manufacturing the same
KR20030018204A (ko) 스페이서를 갖는 멀티 칩 패키지
KR20010037247A (ko) 반도체패키지
US20070252284A1 (en) Stackable semiconductor package
US6060340A (en) Packing method of semiconductor device
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US20080265393A1 (en) Stack package with releasing layer and method for forming the same
JP3078617U (ja) イメージicパッケージング構造
TWI254422B (en) Chip package and producing method thereof
JPH04144269A (ja) 混成集積回路装置
TW472375B (en) Leadframe for exposed-pad type chip package structure
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR100820913B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
KR100481927B1 (ko) 반도체패키지및그제조방법
KR20010058579A (ko) 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법
KR20040075416A (ko) 칩 온 보드 타입 이미지 센서 모듈 및 그 제조 방법
KR100379085B1 (ko) 반도체장치의봉지방법
KR100753405B1 (ko) 리드온칩형 패키지를 갖는 반도체 장치
KR20040013736A (ko) 반도체 패키지 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees