JP3076197B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3076197B2 JP3076197B2 JP06100371A JP10037194A JP3076197B2 JP 3076197 B2 JP3076197 B2 JP 3076197B2 JP 06100371 A JP06100371 A JP 06100371A JP 10037194 A JP10037194 A JP 10037194A JP 3076197 B2 JP3076197 B2 JP 3076197B2
- Authority
- JP
- Japan
- Prior art keywords
- full
- circuit
- capacitor
- current
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、全波整流により力率を
改善する電源回路に関する。
改善する電源回路に関する。
【０００２】
【従来の技術】従来の交流入力の力率を改善する電源回
路としては、例えば図８に示すようなものがある。ダイ
オード１〜４からなるダイオードブリッジの交流入力電
圧が印加される交流入力側の一線と直流出力側の二線と
の間に接続された第２のコンデンサおよび第３のコンデ
ンサは７，８で示され、これら７，８は第１のコンデン
サ５より小容量のコンデンサである。また、第１のコン
デンサ５と並列に過電圧防止回路としての抵抗９が接続
されている。このように構成することにより、交流入力
の各半サイクル部にダイオード１，３を介して半波整流
された電圧が第２および第３のコンデンサ７，８に印加
される。その充電電荷は各々の次の半サイクルにダイオ
ード３，１を介して第１のコンデンサ５の充電電荷に加
算されて負荷６に供給される。その結果、交流入力電流
の通流率が広くなってピーク電流が小さくなり、実効電
流も小さくすることができる。このため入力力率を高く
することができる。また、第２および第３のコンデンサ
７，８の充電電荷が第１のコンデンサ５の充電電荷に加
算されるので、出力電圧のリップルも小さくすることが
できる。なお、第２および第３のコンデンサ７，８の容
量は、負荷６の容量が大きい場合に第１のコンデンサ５
のリップルが抑制できる程度の小容量のものでよい。ま
た、負荷６が軽負荷となったときには、第１〜第３のコ
ンデンサ５，７，８の充電電荷が充分放電されず、直流
出力値の電圧が２倍にもなるので、抵抗９により第１〜
第３のコンデンサ５，７，８の充電電荷を放電させて通
電圧防止している。
路としては、例えば図８に示すようなものがある。ダイ
オード１〜４からなるダイオードブリッジの交流入力電
圧が印加される交流入力側の一線と直流出力側の二線と
の間に接続された第２のコンデンサおよび第３のコンデ
ンサは７，８で示され、これら７，８は第１のコンデン
サ５より小容量のコンデンサである。また、第１のコン
デンサ５と並列に過電圧防止回路としての抵抗９が接続
されている。このように構成することにより、交流入力
の各半サイクル部にダイオード１，３を介して半波整流
された電圧が第２および第３のコンデンサ７，８に印加
される。その充電電荷は各々の次の半サイクルにダイオ
ード３，１を介して第１のコンデンサ５の充電電荷に加
算されて負荷６に供給される。その結果、交流入力電流
の通流率が広くなってピーク電流が小さくなり、実効電
流も小さくすることができる。このため入力力率を高く
することができる。また、第２および第３のコンデンサ
７，８の充電電荷が第１のコンデンサ５の充電電荷に加
算されるので、出力電圧のリップルも小さくすることが
できる。なお、第２および第３のコンデンサ７，８の容
量は、負荷６の容量が大きい場合に第１のコンデンサ５
のリップルが抑制できる程度の小容量のものでよい。ま
た、負荷６が軽負荷となったときには、第１〜第３のコ
ンデンサ５，７，８の充電電荷が充分放電されず、直流
出力値の電圧が２倍にもなるので、抵抗９により第１〜
第３のコンデンサ５，７，８の充電電荷を放電させて通
電圧防止している。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の電源回路にあっては、基本構成が倍電圧整流
回路であるため、無負荷時に、平滑電圧が上昇する特性
を持っており、この電圧上昇を抑えるためブリーダ抵
抗、または定電圧回路を出力端に接続する構成となって
いたため、無負荷時損失が大きくなる問題がある。ま
た、力率改善用のコンデンサの容量が一定であるため、
入力電圧や負荷電流が変化すると、入力電流波形が変化
し、高調波規格（ＩＥＣ５５５）を逸脱するという問題
もあった。
うな従来の電源回路にあっては、基本構成が倍電圧整流
回路であるため、無負荷時に、平滑電圧が上昇する特性
を持っており、この電圧上昇を抑えるためブリーダ抵
抗、または定電圧回路を出力端に接続する構成となって
いたため、無負荷時損失が大きくなる問題がある。ま
た、力率改善用のコンデンサの容量が一定であるため、
入力電圧や負荷電流が変化すると、入力電流波形が変化
し、高調波規格（ＩＥＣ５５５）を逸脱するという問題
もあった。
【０００４】本発明は、このような従来の問題点に鑑み
てなされたものであって、無負荷時の電圧上昇を抑制
し、損失を少なくし、また、入力電流波形が高調波規格
内に収まるようにした電源回路を提供することを目的と
する。
てなされたものであって、無負荷時の電圧上昇を抑制
し、損失を少なくし、また、入力電流波形が高調波規格
内に収まるようにした電源回路を提供することを目的と
する。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、交流入力を全波整流する全波整流回路
と、全波整流された直流電圧を平滑する第１のコンデン
サと、該第１のコンデンサと全波整流回路との間に並列
に接続され第２，第３のコンデンサとからなる直列回路
を有する電源回路を対象とするものである。
に、本発明は、交流入力を全波整流する全波整流回路
と、全波整流された直流電圧を平滑する第１のコンデン
サと、該第１のコンデンサと全波整流回路との間に並列
に接続され第２，第３のコンデンサとからなる直列回路
を有する電源回路を対象とするものである。
【０００６】このように構成した電源回路において、前
記第２，第３のコンデンサの中間接続点と交流入力の一
端とを接続するスイッチング素子と、前記全波整流回路
で全波整流した全波整流電流を検出する全波整流電流検
出手段と、該全波整流電流検出手段で検出した全波整流
電流がゼロになるとスイッチング素子をオフにする制御
手段を備えたことを特徴とする。
記第２，第３のコンデンサの中間接続点と交流入力の一
端とを接続するスイッチング素子と、前記全波整流回路
で全波整流した全波整流電流を検出する全波整流電流検
出手段と、該全波整流電流検出手段で検出した全波整流
電流がゼロになるとスイッチング素子をオフにする制御
手段を備えたことを特徴とする。
【０００７】また、本発明は、前記スイッチング素子が
トライアックからなり、前記全波整流電流検出手段が、
抵抗と倍増整流回路とフォトダイオードよりなり、前記
制御手段がフォトサイリスタよりなることを特徴とす
る。
トライアックからなり、前記全波整流電流検出手段が、
抵抗と倍増整流回路とフォトダイオードよりなり、前記
制御手段がフォトサイリスタよりなることを特徴とす
る。
【０００８】また、本発明は、前記第２，第３のコンデ
ンサからなる直列回路を複数個並列に設け、複数個の直
列回路のそれぞれの接続点と交流入力の一端とを接続す
るスイッチング素子を複数個設け、検出した全波整流電
流に応じて複数のスイッチング素子を切換え制御するこ
とを特徴とする。また、本発明は、前記第２，第３のコ
ンデンサからなる直列回路を複数個並列に設け、複数個
の直列回路のそれぞれの接続点と交流入力の一端とを接
続するスイッチング素子を複数個設け、検出した平滑電
圧に応じて複数のスイッチング素子を切換え制御するこ
とを特徴とする。
ンサからなる直列回路を複数個並列に設け、複数個の直
列回路のそれぞれの接続点と交流入力の一端とを接続す
るスイッチング素子を複数個設け、検出した全波整流電
流に応じて複数のスイッチング素子を切換え制御するこ
とを特徴とする。また、本発明は、前記第２，第３のコ
ンデンサからなる直列回路を複数個並列に設け、複数個
の直列回路のそれぞれの接続点と交流入力の一端とを接
続するスイッチング素子を複数個設け、検出した平滑電
圧に応じて複数のスイッチング素子を切換え制御するこ
とを特徴とする。
【０００９】また、本発明は、交流入力を全波整流する
全波整流回路と、全波整流された直流電圧を平滑する第
１のコンデンサと、該第１のコンデンサと、前記全波整
流回路との間に並列に接続され第２，第３のコンデンサ
とからなる直列回路を有する電源回路において、前記第
２，第３のコンデンサからなる直列回路を複数個並列に
設け、複数個の直列回路のそれぞれの接続点の交流入力
の一端とを接続するスイッチング素子を複数個設けると
ともに、全波整流電流を検出する全波整流電流検出手段
と、前記直列回路に流れる昇圧電流を検出する昇圧電流
検出手段と、検出された全波整流電流と昇圧電流を比較
する比較手段と、該比較手段で比較した両電流の比率に
応じて前記スイッチング素子を切換え制御する制御手段
を設けたことを特徴とする。
全波整流回路と、全波整流された直流電圧を平滑する第
１のコンデンサと、該第１のコンデンサと、前記全波整
流回路との間に並列に接続され第２，第３のコンデンサ
とからなる直列回路を有する電源回路において、前記第
２，第３のコンデンサからなる直列回路を複数個並列に
設け、複数個の直列回路のそれぞれの接続点の交流入力
の一端とを接続するスイッチング素子を複数個設けると
ともに、全波整流電流を検出する全波整流電流検出手段
と、前記直列回路に流れる昇圧電流を検出する昇圧電流
検出手段と、検出された全波整流電流と昇圧電流を比較
する比較手段と、該比較手段で比較した両電流の比率に
応じて前記スイッチング素子を切換え制御する制御手段
を設けたことを特徴とする。
【００１０】
【作用】このような構成を備えた本発明の電源回路によ
れば、無負荷時に平滑電圧が上昇し、入力する交流電圧
に比べて大きくなると、全波整流回路で全波整流した全
波整流電流がゼロとなり、これを全波整流電流検出手段
で検出し、第２，第３のコンデンサの中間接続点と交流
入力の一端とを接続するスイッチング素子をオフするよ
うにしている。
れば、無負荷時に平滑電圧が上昇し、入力する交流電圧
に比べて大きくなると、全波整流回路で全波整流した全
波整流電流がゼロとなり、これを全波整流電流検出手段
で検出し、第２，第３のコンデンサの中間接続点と交流
入力の一端とを接続するスイッチング素子をオフするよ
うにしている。
【００１１】このようにしたため、第２，第３のコンデ
ンサは非動作となり、第１のコンデンサのみ作動するの
で、平滑電圧は交流電圧以下となり、平滑電圧の上昇を
抑制することができ、損失を小さくすることができる。
ンサは非動作となり、第１のコンデンサのみ作動するの
で、平滑電圧は交流電圧以下となり、平滑電圧の上昇を
抑制することができ、損失を小さくすることができる。
【００１２】また、スイッチング素子がトライアックか
らなり、全波整流電流検出手段が抵抗と倍増整流回路と
フォトダイオードよりなり、制御手段がフォトサイリス
タよりなるようにしたため、部品数が少なく、回路構成
を簡単化することができる。
らなり、全波整流電流検出手段が抵抗と倍増整流回路と
フォトダイオードよりなり、制御手段がフォトサイリス
タよりなるようにしたため、部品数が少なく、回路構成
を簡単化することができる。
【００１３】また、第２，第３のコンデンサからなる直
列回路を複数個並列に設け、複数個の直列回路のそれぞ
れの接続点と交流入力の一端とを接続するスイッチング
素子を複数個設け、検出した全波整流電流に応じて複数
のスイッチング素子を切換え制御するようにした。
列回路を複数個並列に設け、複数個の直列回路のそれぞ
れの接続点と交流入力の一端とを接続するスイッチング
素子を複数個設け、検出した全波整流電流に応じて複数
のスイッチング素子を切換え制御するようにした。
【００１４】このため、入力電圧や負荷電流が変化して
も、入力電流を高調波規格内におさめることができ、か
つ、無負荷時の平滑電圧の上昇を抑制し、損失を小さく
することができる。
も、入力電流を高調波規格内におさめることができ、か
つ、無負荷時の平滑電圧の上昇を抑制し、損失を小さく
することができる。
【００１５】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１６】図１は本発明の第１実施例を示す回路図で
ある。図１において、１１は交流電源であり、交流電源
１１からの交流入力はダイオードＤ1 〜Ｄ4よりなるブ
リッジ整流器（全波整流回路）１２により全波整流され
る。Ｃ1 は平滑用の第１のコンデンサであり、第１のコ
ンデンサＣ1 はブリッジ整流器１２で全波整流されて得
られた直流電圧を平滑する。
ある。図１において、１１は交流電源であり、交流電源
１１からの交流入力はダイオードＤ1 〜Ｄ4よりなるブ
リッジ整流器（全波整流回路）１２により全波整流され
る。Ｃ1 は平滑用の第１のコンデンサであり、第１のコ
ンデンサＣ1 はブリッジ整流器１２で全波整流されて得
られた直流電圧を平滑する。
【００１７】１３は負荷であり、負荷１３は第１のコン
デンサＣ1 に並列に接続されている。第１のコンデンサ
Ｃ1 とブリッジ整流器１２との間には力率改善用の第
２，第３のコンデンサＣ2 ，Ｃ3 よりなる直列回路が並
列に接続される。第２，第３のコンデンサＣ2 ，Ｃ3 の
容量は、負荷１３の容量が大きい場合に第１のコンデン
サＣ1 のリップルを抑制することができる程度の小容量
のものでよい。
デンサＣ1 に並列に接続されている。第１のコンデンサ
Ｃ1 とブリッジ整流器１２との間には力率改善用の第
２，第３のコンデンサＣ2 ，Ｃ3 よりなる直列回路が並
列に接続される。第２，第３のコンデンサＣ2 ，Ｃ3 の
容量は、負荷１３の容量が大きい場合に第１のコンデン
サＣ1 のリップルを抑制することができる程度の小容量
のものでよい。
【００１８】Ｑ1 はスイッチング素子であり、スイッチ
ング素子Ｑ1 は第２，第３のコンデンサＣ2 ，Ｃ3 の中
間接続点と交流電源１１の一端の間に接続される。スイ
ッチング素子Ｑ1 がオンのときは、ブリッジ整流器１２
からの昇圧電流Ｉ2 が第２，第３のコンデンサＣ2 ，Ｃ
3 に流れ、第２または第３のコンデンサＣ2 ，Ｃ3 で第
１のコンデンサＣ1 をチャージアップする。スイッチン
グ素子Ｑ1 がオフになると、昇圧電流Ｉ2 は第２，第３
のコンデンサＣ2 ，Ｃ3 に流れず、第２，第３のコンデ
ンサＣ2 ，Ｃ3 は非作動となる。
ング素子Ｑ1 は第２，第３のコンデンサＣ2 ，Ｃ3 の中
間接続点と交流電源１１の一端の間に接続される。スイ
ッチング素子Ｑ1 がオンのときは、ブリッジ整流器１２
からの昇圧電流Ｉ2 が第２，第３のコンデンサＣ2 ，Ｃ
3 に流れ、第２または第３のコンデンサＣ2 ，Ｃ3 で第
１のコンデンサＣ1 をチャージアップする。スイッチン
グ素子Ｑ1 がオフになると、昇圧電流Ｉ2 は第２，第３
のコンデンサＣ2 ，Ｃ3 に流れず、第２，第３のコンデ
ンサＣ2 ，Ｃ3 は非作動となる。
【００１９】Ｒ1 はブリッジ整流器１２によって全波整
流された全波整流電流Ｉ1を検出する抵抗であり、抵抗
Ｒ1 で検出した全波整流電流は、電流レベル検知回路１
４を介して制御手段としての制御回路１５に与えられ
る。抵抗Ｒ1 と電流レベル検知回路１４が全体として全
波整流電流を検出する全波整流検出手段１４Ａを構成し
ている。全波整流電流Ｉ1 がゼロになったことを全波整
流検出手段１４Ａが検出すると制御回路１５はスイッチ
ング素子Ｑ1 をオフにする。全波整流電流Ｉ1と昇圧電
流Ｉ2 を加算したものが交流電源１１から入力電流Ｉ3
として流れる。
流された全波整流電流Ｉ1を検出する抵抗であり、抵抗
Ｒ1 で検出した全波整流電流は、電流レベル検知回路１
４を介して制御手段としての制御回路１５に与えられ
る。抵抗Ｒ1 と電流レベル検知回路１４が全体として全
波整流電流を検出する全波整流検出手段１４Ａを構成し
ている。全波整流電流Ｉ1 がゼロになったことを全波整
流検出手段１４Ａが検出すると制御回路１５はスイッチ
ング素子Ｑ1 をオフにする。全波整流電流Ｉ1と昇圧電
流Ｉ2 を加算したものが交流電源１１から入力電流Ｉ3
として流れる。
【００２０】なお、Ｖ0 は第１のコンデンサＣ1 で平滑
した平滑電圧を示す。次に、動作を説明する。図２は通
常運転中の動作を説明する波形図である。まず、通常運
転中の動作を説明すると、通常運転中には、ブリッジ整
流器１２からの全波整流電流Ｉ1 を全波整流検出手段１
４Ａが検出し、制御回路１５がスイッチング素子Ｑ1 を
オンにしている。
した平滑電圧を示す。次に、動作を説明する。図２は通
常運転中の動作を説明する波形図である。まず、通常運
転中の動作を説明すると、通常運転中には、ブリッジ整
流器１２からの全波整流電流Ｉ1 を全波整流検出手段１
４Ａが検出し、制御回路１５がスイッチング素子Ｑ1 を
オンにしている。
【００２１】図２（Ａ）は交流電流１１からの交流電圧
ＶP を示す。入力する交流電圧ＶP の各半サイクル毎に
ダイオードＤ1 ，Ｄ4 を介して半波整流された電圧が第
２，第３のコンデンサＣ2 ，Ｃ3 に印加される。その充
電電圧は、それぞれの次の半サイクルにダイオードＤ
4 ，Ｄ1 を介して第１のコンデンサＣ1 の充電電圧に加
算されて、負荷１３に供給される。その結果、入力電流
Ｉ3 の導通角が広くなって、ピーク電流が小さくなり、
実効電流も小さくなり、力率を高くすることができる。
ＶP を示す。入力する交流電圧ＶP の各半サイクル毎に
ダイオードＤ1 ，Ｄ4 を介して半波整流された電圧が第
２，第３のコンデンサＣ2 ，Ｃ3 に印加される。その充
電電圧は、それぞれの次の半サイクルにダイオードＤ
4 ，Ｄ1 を介して第１のコンデンサＣ1 の充電電圧に加
算されて、負荷１３に供給される。その結果、入力電流
Ｉ3 の導通角が広くなって、ピーク電流が小さくなり、
実効電流も小さくなり、力率を高くすることができる。
【００２２】図２（Ｂ）に昇圧電流Ｉ2 を示す。昇圧電
流Ｉ2 はダイオードＤ4 を通る。そして、第２のコンデ
ンサＣ2 または第３のコンデンサＣ3 で第１のコンデン
サＣ1 をチャージアップする。次に、図２（Ｃ）にブリ
ッジ整流器１２によって全波整流した全波整流電流Ｉ1
を示す。この全波整流電流Ｉ1 は、抵抗Ｒ1 と電流レベ
ル検知回路１４により検出されて、制御回路１５に送ら
れる。全波整流電流Ｉ1 の導通角はθ1 である。
流Ｉ2 はダイオードＤ4 を通る。そして、第２のコンデ
ンサＣ2 または第３のコンデンサＣ3 で第１のコンデン
サＣ1 をチャージアップする。次に、図２（Ｃ）にブリ
ッジ整流器１２によって全波整流した全波整流電流Ｉ1
を示す。この全波整流電流Ｉ1 は、抵抗Ｒ1 と電流レベ
ル検知回路１４により検出されて、制御回路１５に送ら
れる。全波整流電流Ｉ1 の導通角はθ1 である。
【００２３】図２（Ｄ）に全波整流電流Ｉ1 と昇圧電流
Ｉ2 を加算した入力電流Ｉ3 を示す。全波整流電流Ｉ1
と昇圧電流Ｉ2 を加算することにより、入力電流Ｉ3 の
導通角は、θ1 からθ2 に広くなる。その結果、力率を
アップすることができる。なお、入力電流Ｉ3 の波形
は、高調波規格（ＩＥＣ５５５）のクラスＤ判定枠から
はみ出し、クラスＡとなり、高調波規格値をクリアす
る。これは、第２，第３のコンデンサＣ2 ，Ｃ3 の容量
を選択することにより可能となる。
Ｉ2 を加算した入力電流Ｉ3 を示す。全波整流電流Ｉ1
と昇圧電流Ｉ2 を加算することにより、入力電流Ｉ3 の
導通角は、θ1 からθ2 に広くなる。その結果、力率を
アップすることができる。なお、入力電流Ｉ3 の波形
は、高調波規格（ＩＥＣ５５５）のクラスＤ判定枠から
はみ出し、クラスＡとなり、高調波規格値をクリアす
る。これは、第２，第３のコンデンサＣ2 ，Ｃ3 の容量
を選択することにより可能となる。
【００２４】次に、負荷１３が軽くなると、平滑電圧Ｖ
0 が上昇し、交流電圧ＶP に比べて、ＶP ≦Ｖ0 とな
る。このため、全波整流電流Ｉ1 がゼロになる。この全
波整流電流Ｉ1 がゼロになるのは、抵抗Ｒ1 および電流
レベル検知回路１４で検出されて、制御回路１５に出力
される。制御回路１５は全波整流電流Ｉ1 がゼロになっ
たことを判別すると、スイッチング素子Ｑ1 をオフにす
る。スイッチング素子Ｑ1 がオフになると、第２，第３
のコンデンサＣ2 ，Ｃ3 は非作動となり、第１のコンデ
ンサＣ1 のみが作動する。したがって、平滑電圧Ｖ0は
交流電圧ＶP 以下になる。
0 が上昇し、交流電圧ＶP に比べて、ＶP ≦Ｖ0 とな
る。このため、全波整流電流Ｉ1 がゼロになる。この全
波整流電流Ｉ1 がゼロになるのは、抵抗Ｒ1 および電流
レベル検知回路１４で検出されて、制御回路１５に出力
される。制御回路１５は全波整流電流Ｉ1 がゼロになっ
たことを判別すると、スイッチング素子Ｑ1 をオフにす
る。スイッチング素子Ｑ1 がオフになると、第２，第３
のコンデンサＣ2 ，Ｃ3 は非作動となり、第１のコンデ
ンサＣ1 のみが作動する。したがって、平滑電圧Ｖ0は
交流電圧ＶP 以下になる。
【００２５】このように、無負荷時の平滑電圧Ｖ0 の上
昇を抑制し、損失を小さくすることができる。
昇を抑制し、損失を小さくすることができる。
【００２６】次に、図３は本発明の他の実施例を示す回
路図である。
路図である。
【００２７】図３において、１２はブリッジ整流器であ
り、ブリッジ整流器１２で全波整流した全波整流電流Ｉ
1 は抵抗Ｒ1 と、ダイオードＤ5 ，Ｄ6 、コンデンサＣ
4 ，Ｃ5 からなる倍電圧整流回路と、抵抗Ｒ2 と、フォ
トダイオードＰＤ1 よりなる全波整流電流検出手段１４
Ａにより検出される。
り、ブリッジ整流器１２で全波整流した全波整流電流Ｉ
1 は抵抗Ｒ1 と、ダイオードＤ5 ，Ｄ6 、コンデンサＣ
4 ，Ｃ5 からなる倍電圧整流回路と、抵抗Ｒ2 と、フォ
トダイオードＰＤ1 よりなる全波整流電流検出手段１４
Ａにより検出される。
【００２８】ＴＲ1 はスイッチング素子としてのトライ
アックであり、トライアックＴＲ1に並列に制御手段と
してのフォトサイリスタＰＣ1 が接続される。
アックであり、トライアックＴＲ1に並列に制御手段と
してのフォトサイリスタＰＣ1 が接続される。
【００２９】通常運転時には、ブリッジ整流器１２で全
波整流した全波整流電流Ｉ1 を倍電圧整流回路で２倍に
して整流した出力によりフォトダイオードＰＤ1をオン
し、フォトサイリスタＰＣ1 をオンとして、トライアッ
クＴＲ1 をオンにする。トライアックＴＲ1のオンによ
り、第２または第３のコンデンサＣ2 ，Ｃ3 が作動し、
第１のコンデンサＣ1 がチャージアップされる。
波整流した全波整流電流Ｉ1 を倍電圧整流回路で２倍に
して整流した出力によりフォトダイオードＰＤ1をオン
し、フォトサイリスタＰＣ1 をオンとして、トライアッ
クＴＲ1 をオンにする。トライアックＴＲ1のオンによ
り、第２または第３のコンデンサＣ2 ，Ｃ3 が作動し、
第１のコンデンサＣ1 がチャージアップされる。
【００３０】その結果、入力電流Ｉ3の導通角θ2 が広
くなり、力率を高めることができる。
くなり、力率を高めることができる。
【００３１】負荷１３が軽くなると、平滑電圧Ｖ0 が上
昇し、交流電圧ＶPに比べ高くなる。
昇し、交流電圧ＶPに比べ高くなる。
【００３２】このため、全波整流電流Ｉ1 がゼロとな
り、フォトダイオードＰＤ1がオフになり、フォトサイ
リスタＰＣ1がオフになり、トライアックＴＲ1 がオフ
になる。
り、フォトダイオードＰＤ1がオフになり、フォトサイ
リスタＰＣ1がオフになり、トライアックＴＲ1 がオフ
になる。
【００３３】こうして、第２，第３のコンデンサＣ2 ，
Ｃ3 は非作動となり、第１のコンデンサＣ1 のみが作動
するので、平滑電圧Ｖ0 は交流電圧ＶP 以下になる。
Ｃ3 は非作動となり、第１のコンデンサＣ1 のみが作動
するので、平滑電圧Ｖ0 は交流電圧ＶP 以下になる。
【００３４】こうして、無負荷時には平滑電圧Ｖ0 の上
昇を抑制することができ、損失を小さくすることができ
る。また、スイッチング素子としてトライアックＴＲ1
を用い、制御手段としてフォトサイリスタＰＣ1 を用
い、また、全波整流電流検出手段１４Ａとして抵抗Ｒ
1 ，Ｒ2 、コンデンサＣ4 ，Ｃ5 、ダイオードＤ5 ，Ｄ
6 およびフォトダイオードＰＤ1 を用いるため、部品数
が少なく、回路構成を簡単化することができる。
昇を抑制することができ、損失を小さくすることができ
る。また、スイッチング素子としてトライアックＴＲ1
を用い、制御手段としてフォトサイリスタＰＣ1 を用
い、また、全波整流電流検出手段１４Ａとして抵抗Ｒ
1 ，Ｒ2 、コンデンサＣ4 ，Ｃ5 、ダイオードＤ5 ，Ｄ
6 およびフォトダイオードＰＤ1 を用いるため、部品数
が少なく、回路構成を簡単化することができる。
【００３５】次に、図４は本発明の他の実施例を示す回
路図である。図４において、第２，第３のコンデンサＣ
2 ，Ｃ3 よりなる直列回路に対して、コンデンサＣ6，
Ｃ7 からなる直列回路、コンデンサＣ8 ，Ｃ9 からなる
直列回路などが複数個並列に接続されている。これらの
各直列回路の中間接続点と交流電流１４の一端を継続す
るスイッチング素子としての複数個のトライアックＴＲ
1 〜ＴＲn が設けられている。
路図である。図４において、第２，第３のコンデンサＣ
2 ，Ｃ3 よりなる直列回路に対して、コンデンサＣ6，
Ｃ7 からなる直列回路、コンデンサＣ8 ，Ｃ9 からなる
直列回路などが複数個並列に接続されている。これらの
各直列回路の中間接続点と交流電流１４の一端を継続す
るスイッチング素子としての複数個のトライアックＴＲ
1 〜ＴＲn が設けられている。
【００３６】ブリッジ整流器１２で全波整流した全波整
流電流Ｉ1 は、抵抗Ｒ1 と電流レベル検知回路１４から
なる全波整流電流検出手段１４Ａによって検出され、制
御手段としての制御回路１５に与えられる。制御回路１
５は検出した全波整流電流Ｉ1 に応じてトライアックＴ
Ｒ1 〜ＴＲn を切換え制御する。通常運転時には、ブリ
ッジ整流器１２で全波整流した全波整流電流Ｉ1 は、抵
抗Ｒ1 と電流レベル検知回路１４により検出され、検出
された全波整流電流Ｉ1に応じて制御回路１５によりト
ライアックＴＲ1 〜ＴＲn がオン、オフ制御される。
流電流Ｉ1 は、抵抗Ｒ1 と電流レベル検知回路１４から
なる全波整流電流検出手段１４Ａによって検出され、制
御手段としての制御回路１５に与えられる。制御回路１
５は検出した全波整流電流Ｉ1 に応じてトライアックＴ
Ｒ1 〜ＴＲn を切換え制御する。通常運転時には、ブリ
ッジ整流器１２で全波整流した全波整流電流Ｉ1 は、抵
抗Ｒ1 と電流レベル検知回路１４により検出され、検出
された全波整流電流Ｉ1に応じて制御回路１５によりト
ライアックＴＲ1 〜ＴＲn がオン、オフ制御される。
【００３７】したがって、作動されたコンデンサＣ2 ，
Ｃ3 ，Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9 によって第１のコンデン
サＣ1 がチャージアップされる。その結果、入力電流Ｉ
3の導通角θ2 が広くなり、力率をアップすることがで
きる。一方、全波整流電流Ｉ1 に対する昇圧電流Ｉ2 の
比率を制御することができるので、図５に示すように、
高調波規格のクラスＤから昇圧電流Ｉ2 がはみ出るよう
に、設定することができ、入力電圧や負荷電流が変化し
ても入力電流Ｉ3 が高調波規格を満足する。
Ｃ3 ，Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9 によって第１のコンデン
サＣ1 がチャージアップされる。その結果、入力電流Ｉ
3の導通角θ2 が広くなり、力率をアップすることがで
きる。一方、全波整流電流Ｉ1 に対する昇圧電流Ｉ2 の
比率を制御することができるので、図５に示すように、
高調波規格のクラスＤから昇圧電流Ｉ2 がはみ出るよう
に、設定することができ、入力電圧や負荷電流が変化し
ても入力電流Ｉ3 が高調波規格を満足する。
【００３８】また、負荷１３が軽くなると、平滑電圧Ｖ
0 が上昇し、全波整流電流Ｉ1 がゼロとなり、これを抵
抗Ｒ1 および電流レベル検知回路１４で検出すると、制
御回路１５はトライアックＴＲ1 〜ＴＲn をオフにする
ので、コンデンサＣ2 ，Ｃ3,Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9 は
オフになり、第１のコンデンサＣ1 のみが作動する。そ
の結果、平滑電圧Ｖ0 は交流電圧ＶP 以下になり、無負
荷時の平滑電圧Ｖ0の上昇を抑制することができ、損失
を小さくすることができる。
0 が上昇し、全波整流電流Ｉ1 がゼロとなり、これを抵
抗Ｒ1 および電流レベル検知回路１４で検出すると、制
御回路１５はトライアックＴＲ1 〜ＴＲn をオフにする
ので、コンデンサＣ2 ，Ｃ3,Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9 は
オフになり、第１のコンデンサＣ1 のみが作動する。そ
の結果、平滑電圧Ｖ0 は交流電圧ＶP 以下になり、無負
荷時の平滑電圧Ｖ0の上昇を抑制することができ、損失
を小さくすることができる。
【００３９】このように、本実施例においては、無負荷
時に平滑電圧Ｖ0 の上昇を抑制し、損失を小さくするこ
とができるだけでなく、入力電圧や負荷電流が変化して
も入力電流Ｉ3 を高調波規格内に収めることができる。
次に、図６は本発明の他の実施例を示す図である。図６
において、第２，第３のコンデンサＣ2 ，Ｃ3 よりなる
直列回路に対して、コンデンサＣ6 ，Ｃ7 からなる直列
回路、コンデンサＣ8 ，Ｃ9 からなる直列回路などが複
数個並列に接続されている。
時に平滑電圧Ｖ0 の上昇を抑制し、損失を小さくするこ
とができるだけでなく、入力電圧や負荷電流が変化して
も入力電流Ｉ3 を高調波規格内に収めることができる。
次に、図６は本発明の他の実施例を示す図である。図６
において、第２，第３のコンデンサＣ2 ，Ｃ3 よりなる
直列回路に対して、コンデンサＣ6 ，Ｃ7 からなる直列
回路、コンデンサＣ8 ，Ｃ9 からなる直列回路などが複
数個並列に接続されている。
【００４０】これらの直列回路の中間接続点と交流電源
１１の一端とを接続するスイッチング素子としての複数
個のトライアックＴＲ1 〜ＴＲn が設けられている。１
６は第１のコンデンサＣ1 で平滑した平滑電圧Ｖ0 を検
出する平滑電圧検出手段としての電圧レベル検知回路で
あり、電圧レベル検知回路１６は検出した平滑電圧Ｖ0
を制御手段としての制御回路１５に送る。
１１の一端とを接続するスイッチング素子としての複数
個のトライアックＴＲ1 〜ＴＲn が設けられている。１
６は第１のコンデンサＣ1 で平滑した平滑電圧Ｖ0 を検
出する平滑電圧検出手段としての電圧レベル検知回路で
あり、電圧レベル検知回路１６は検出した平滑電圧Ｖ0
を制御手段としての制御回路１５に送る。
【００４１】制御回路１５は、電圧レベル検出回路１６
で検出した平滑電圧Ｖ0 が規定値を越えると、トライア
ックＴＲ1 〜ＴＲn をオフにするとともに、平滑電圧Ｖ
0 に応じてトライアックＴＲ1 〜ＴＲn をオン、オフ制
御する。通常運転時には電圧レベル検知回路１６により
検出された平滑電圧Ｖ0 に応じて制御回路１５によりト
ライアックＴＲ1 〜ＴＲn がオン、オフ制御される。
で検出した平滑電圧Ｖ0 が規定値を越えると、トライア
ックＴＲ1 〜ＴＲn をオフにするとともに、平滑電圧Ｖ
0 に応じてトライアックＴＲ1 〜ＴＲn をオン、オフ制
御する。通常運転時には電圧レベル検知回路１６により
検出された平滑電圧Ｖ0 に応じて制御回路１５によりト
ライアックＴＲ1 〜ＴＲn がオン、オフ制御される。
【００４２】したがって、作動されたコンデンサＣ2 ，
Ｃ3 ，Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9 によって第１のコンデン
サＣ1 がチャージアップされる。その結果、入力電流Ｉ
3の導通角θ2 が広くなり、力率がアップする。一方、
全波整流電流Ｉ1 に対する昇圧電流Ｉ2 の比率を制御す
ることができるので、図５に示すように、高調波規格の
クラスＤから昇圧電流Ｉ2 がはみ出るように、設定する
ことができ、入力電圧や負荷電流が変化しても入力電流
Ｉ3 が高調波規格を満足する。
Ｃ3 ，Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9 によって第１のコンデン
サＣ1 がチャージアップされる。その結果、入力電流Ｉ
3の導通角θ2 が広くなり、力率がアップする。一方、
全波整流電流Ｉ1 に対する昇圧電流Ｉ2 の比率を制御す
ることができるので、図５に示すように、高調波規格の
クラスＤから昇圧電流Ｉ2 がはみ出るように、設定する
ことができ、入力電圧や負荷電流が変化しても入力電流
Ｉ3 が高調波規格を満足する。
【００４３】また、負荷１３が軽くなると、平滑電圧Ｖ
0 が上昇し、規定値を越えると、これを電圧レベル検知
回路１６で検出し、制御回路１５はトライアックＴＲ1
〜ＴＲn をオフにするので、コンデンサＣ2 ，Ｃ3 ，Ｃ
6 ，Ｃ7 ，Ｃ8 ，Ｃ9 はオフになり、第１のコンデンサ
Ｃ1 のみが作動する。その結果、平滑電圧Ｖ0 は交流電
圧ＶP 以下になり、無負荷時の平滑電圧Ｖ0 の上昇を抑
制することができ、損失を小さくすることができる。
0 が上昇し、規定値を越えると、これを電圧レベル検知
回路１６で検出し、制御回路１５はトライアックＴＲ1
〜ＴＲn をオフにするので、コンデンサＣ2 ，Ｃ3 ，Ｃ
6 ，Ｃ7 ，Ｃ8 ，Ｃ9 はオフになり、第１のコンデンサ
Ｃ1 のみが作動する。その結果、平滑電圧Ｖ0 は交流電
圧ＶP 以下になり、無負荷時の平滑電圧Ｖ0 の上昇を抑
制することができ、損失を小さくすることができる。
【００４４】次に、図７は本発明の他の実施例を示す回
路図である。図７において、第２，第３のコンデンサＣ
2 ，Ｃ3 よりなる直列回路に対して、コンデンサＣ6 ，
Ｃ7 からなる直列回路、コンデンサＣ8 ，Ｃ9 からなる
直列回路などが複数個並列に接続されている。これらの
各直列回路の中間接続点と交流電源１１の一端とを接続
するスイッチング素子としての複数個のトライアックＴ
Ｒ1 〜ＴＲn が設けられている。
路図である。図７において、第２，第３のコンデンサＣ
2 ，Ｃ3 よりなる直列回路に対して、コンデンサＣ6 ，
Ｃ7 からなる直列回路、コンデンサＣ8 ，Ｃ9 からなる
直列回路などが複数個並列に接続されている。これらの
各直列回路の中間接続点と交流電源１１の一端とを接続
するスイッチング素子としての複数個のトライアックＴ
Ｒ1 〜ＴＲn が設けられている。
【００４５】ブリッジ整流器１２で全波整流した全波整
流電流Ｉ1 は、抵抗Ｒ1 と電流レベル検知回路１４から
なる全波整流電流検出手段１４Ａによって検出される。
また、ブリッジ整流器１２から出力される昇圧電流Ｉ2
は抵抗Ｒ4 と電流レベル検知回路１７からなる昇圧電流
検出手段１７Ａによって検出される。全波整流電流検出
手段１４Ａによって検出された全波整流電流Ｉ1 と昇圧
電流検出手段１７Ａによって検出された昇圧電流Ｉ2
は、比較手段としてのレベル比較回路１８で両電流Ｉ
1 ，Ｉ2 が比較され、その比率が制御手段としての制御
回路１５に出力される。制御回路１５はその比率が所定
値以内に収まるように、トライアックＴＲ1 〜ＴＲn を
オン、オフ制御する。
流電流Ｉ1 は、抵抗Ｒ1 と電流レベル検知回路１４から
なる全波整流電流検出手段１４Ａによって検出される。
また、ブリッジ整流器１２から出力される昇圧電流Ｉ2
は抵抗Ｒ4 と電流レベル検知回路１７からなる昇圧電流
検出手段１７Ａによって検出される。全波整流電流検出
手段１４Ａによって検出された全波整流電流Ｉ1 と昇圧
電流検出手段１７Ａによって検出された昇圧電流Ｉ2
は、比較手段としてのレベル比較回路１８で両電流Ｉ
1 ，Ｉ2 が比較され、その比率が制御手段としての制御
回路１５に出力される。制御回路１５はその比率が所定
値以内に収まるように、トライアックＴＲ1 〜ＴＲn を
オン、オフ制御する。
【００４６】通常運転時には、ブリッジ整流器１２で全
波整流した全波整流電流Ｉ1 は、抵抗Ｒ1 と電流レベル
検知回路１４により検出され、また、昇圧電流Ｉ2 は抵
抗Ｒ3 と電流レベル検出回路１７により検出され、レベ
ル比較回路１８により比較される。レベル比較回路１８
から出力されるＩ1 とＩ2 の比率に応じて制御回路１５
によりトライアックＴＲ1 〜ＴＲn がオン、オフ制御さ
れる。
波整流した全波整流電流Ｉ1 は、抵抗Ｒ1 と電流レベル
検知回路１４により検出され、また、昇圧電流Ｉ2 は抵
抗Ｒ3 と電流レベル検出回路１７により検出され、レベ
ル比較回路１８により比較される。レベル比較回路１８
から出力されるＩ1 とＩ2 の比率に応じて制御回路１５
によりトライアックＴＲ1 〜ＴＲn がオン、オフ制御さ
れる。
【００４７】したがって、作動されたコンデンサＣ2 ，
Ｃ3 ，Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9 によって第１のコンデン
サＣ1 がチャージアップされる。その結果、入力電流Ｉ
3の導通角θ2 が広くなり、力率をアップすることがで
きる。一方、全波整流電流Ｉ1 と昇圧電流Ｉ2 の比率が
所定値以下に収まるように制御するので、図７に示すよ
うに、高調波規格のクラスＤから昇圧電流Ｉ2 がはみ出
すように設定することができ、入力電圧や負荷電流が変
化しても入力電流Ｉ3が高調波規格を満足する。
Ｃ3 ，Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9 によって第１のコンデン
サＣ1 がチャージアップされる。その結果、入力電流Ｉ
3の導通角θ2 が広くなり、力率をアップすることがで
きる。一方、全波整流電流Ｉ1 と昇圧電流Ｉ2 の比率が
所定値以下に収まるように制御するので、図７に示すよ
うに、高調波規格のクラスＤから昇圧電流Ｉ2 がはみ出
すように設定することができ、入力電圧や負荷電流が変
化しても入力電流Ｉ3が高調波規格を満足する。
【００４８】また、負荷１３が軽くなると、平滑電圧Ｖ
0 が上昇し、全波整流電流Ｉ1 がゼロとなり、これを抵
抗Ｒ1 および電流レベル検知回路１４で検出すると、制
御回路１５はトライアックＴＲ1 〜ＴＲn をオフにする
ので、コンデンサＣ2 ，Ｃ3，Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9
はオフになり、第１のコンデンサＣ1 のみが作動する。
その結果、平滑電圧Ｖ0 は交流電圧ＶP 以下になり、無
負荷時の平滑電圧Ｖ0の上昇を抑制することができ、損
失を小さくすることができる。
0 が上昇し、全波整流電流Ｉ1 がゼロとなり、これを抵
抗Ｒ1 および電流レベル検知回路１４で検出すると、制
御回路１５はトライアックＴＲ1 〜ＴＲn をオフにする
ので、コンデンサＣ2 ，Ｃ3，Ｃ6 ，Ｃ7 ，Ｃ8 ，Ｃ9
はオフになり、第１のコンデンサＣ1 のみが作動する。
その結果、平滑電圧Ｖ0 は交流電圧ＶP 以下になり、無
負荷時の平滑電圧Ｖ0の上昇を抑制することができ、損
失を小さくすることができる。
【００４９】このように、本実施例においても、入力電
圧や負荷電流が変化しても入力電流Ｉ3 が高調波規格内
に収まるようにすることができ、また、無負荷時には平
滑電圧Ｖ0 の上昇を抑制することができ、損失を小さく
することができる。
圧や負荷電流が変化しても入力電流Ｉ3 が高調波規格内
に収まるようにすることができ、また、無負荷時には平
滑電圧Ｖ0 の上昇を抑制することができ、損失を小さく
することができる。
【００５０】
【発明の効果】以上説明してきたように、本発明によれ
ば、無負荷時に平滑電圧の上昇を抑制し、損失を小さく
することができる。また、入力電圧や負荷電流が変化し
ても入力電流が高調波規格内に収まるようにすることが
できる。
ば、無負荷時に平滑電圧の上昇を抑制し、損失を小さく
することができる。また、入力電圧や負荷電流が変化し
ても入力電流が高調波規格内に収まるようにすることが
できる。
【図１】本発明の実施例を示す回路図
【図２】通常運転中の動作を説明する波形図
【図３】本発明の他の実施例を示す回路図
【図４】本発明の他の実施例を示す回路図
【図５】入力電流を示す図
【図６】本発明の他の実施例を示す回路図
【図７】本発明の他の実施例を示す回路図
【図８】従来例を示す回路図
１１：交流電源 １２：ブリッジ整流器（全波整流回路） １３：負荷 １４，１７：電流レベル検知回路 １４Ａ：全波整流検出手段 １５：制御回路（制御手段） １６：電圧レベル検知回路 １６Ａ：平滑電圧検出手段 １７Ａ：昇圧電流検出手段 １８：レベル比較回路（比較手段） Ｄ1 〜Ｄ6 ：ダイオード Ｃ1 ：第１のコンデンサ Ｃ2 ：第２のコンデンサ Ｃ3 ：第３のコンデンサ Ｃ4 〜Ｃ9 ：コンデンサ Ｑ1 ：スイッチング素子 Ｖ0 ：平滑電圧 ＶP ：交流電圧 Ｉ1 ：全波整流電流 Ｉ2 ：昇圧電流 Ｉ3 ：入力電流 θ1 ，θ2 ：導通角 ＰＤ1 ，ＰＤ2 ：フォトダイオード ＰＣ1 ：フォトサイリスタ（ゼロクロススイッチ機能
付） ＴＲ1 〜ＴＲn ：トライアック ＺＤ1 ：ツェナダイオード Ｒ1 〜Ｒ4 ：抵抗
付） ＴＲ1 〜ＴＲn ：トライアック ＺＤ1 ：ツェナダイオード Ｒ1 〜Ｒ4 ：抵抗
フロントページの続き (56)参考文献 特開 昭64−55074（ＪＰ，Ａ) 特開 平２−84071（ＪＰ，Ａ) 特開 平５−30729（ＪＰ，Ａ) 特開 平５−168226（ＪＰ，Ａ) 特開 平４−251571（ＪＰ，Ａ) 特開 平２−79773（ＪＰ，Ａ) 特開 平１−107659（ＪＰ，Ａ) 実開 平１−86481（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/00 - 7/40
Claims (5)
- 【請求項１】交流入力を全波整流する全波整流回路と、
全波整流された直流電圧を平滑する第１のコンデンサ
と、該第１のコンデンサと前記全波整流回路との間に並
列に接続され第２，第３のコンデンサとからなる直列回
路を有する電源回路において、 前記第２，第３のコンデンサの中間接続点と交流入力の
一端とを接続するスイッチング素子と、 前記全波整流回路で全波整流した全波整流電流を検出す
る全波整流電流検出手段と、 該全波整流電流検出手段で検出した全波整流電流がゼロ
になると前記スイッチング素子をオフにする制御手段を
備えたことを特徴とする電源回路。 - 【請求項２】前記スイッチング素子がトライアックから
なり、前記全波整流電流検出手段が抵抗と倍増整流回路
とフォトダイオードよりなり、前記制御手段がフォトサ
イリスタよりなることを特徴とする請求項１記載の電源
回路。 - 【請求項３】前記第２，第３のコンデンサからなる直列
回路を複数個並列に設け、複数個の直列回路のそれぞれ
の接続点と交流入力の一端とを接続するスイッチング素
子を複数個設け、検出した全波整流電流に応じて複数の
スイッチング素子を切換え制御することを特徴とする請
求項１記載の電源回路。 - 【請求項４】交流入力を全波整流する全波整流回路と、
全波整流された直流電圧を平滑する第１のコンデンサ
と、該第１のコンデンサと、前記全波整流回路との間に
並列に接続され第２，第３のコンデンサとからなる直列
回路を有する電源回路において、 前記第１のコンデンサで平滑した平滑電圧を検出する平
滑電圧検出回路と、 前記第２，第３のコンデンサからなる直列回路を複数個
並列に設け、複数個の直列回路のそれぞれの接続点と交
流入力の一端とを接続するスイッチング素子を複数設
け、検出した平滑電圧に応じて複数のスイッチング素子
を切換え制御することを特徴とする電源回路。 - 【請求項５】交流入力を全波整流する全波整流回路と、
全波整流された直流電圧を平滑する第１のコンデンサ
と、該第１のコンデンサと、前記全波整流回路との間に
並列に接続され第２，第３のコンデンサとからなる直列
回路を有する電源回路において、 前記第２，第３のコンデンサからなる直列回路を複数個
並列に設け、複数個の直列回路のそれぞれの接続点と交
流入力の一端とを接続するスイッチング素子を複数個設
けるとともに、全波整流電流を検出する全波整流電流検
出手段と、前記直列回路に流れる昇圧電流を検出する昇
圧電流検出手段と、検出された全波整流電流と昇圧電流
を比較する比較手段と、該比較手段で比較した両電流の
比率に応じて前記スイッチング素子を切換え制御する制
御手段を設けたことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06100371A JP3076197B2 (ja) | 1994-05-16 | 1994-05-16 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06100371A JP3076197B2 (ja) | 1994-05-16 | 1994-05-16 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312870A JPH07312870A (ja) | 1995-11-28 |
| JP3076197B2 true JP3076197B2 (ja) | 2000-08-14 |
Family
ID=14272190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06100371A Expired - Fee Related JP3076197B2 (ja) | 1994-05-16 | 1994-05-16 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3076197B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101821605B1 (ko) | 2017-02-08 | 2018-01-24 | 이춘성 | 낚시용 장갑 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4157619B2 (ja) * | 1997-09-24 | 2008-10-01 | 東芝キヤリア株式会社 | 空気調和機 |
| JP5109784B2 (ja) * | 2008-04-28 | 2012-12-26 | 東京電力株式会社 | 電圧補償装置 |
| JP5003649B2 (ja) * | 2008-10-14 | 2012-08-15 | ダイキン工業株式会社 | 直接形交流電力変換装置及びその制御方法 |
-
1994
- 1994-05-16 JP JP06100371A patent/JP3076197B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101821605B1 (ko) | 2017-02-08 | 2018-01-24 | 이춘성 | 낚시용 장갑 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07312870A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710200B2 (ja) | 電源回路 | |
| WO1996009741A1 (en) | Power factor correcting circuit | |
| JP3076197B2 (ja) | 電源回路 | |
| WO1996009741A9 (en) | Power factor correcting circuit | |
| JPH0564432A (ja) | 電源装置 | |
| JPH08191569A (ja) | 電源装置 | |
| JP3425596B2 (ja) | 高力率スイッチング電源 | |
| JP2002125367A (ja) | 電源装置 | |
| JPH09168281A (ja) | 直流電源装置 | |
| JP3522405B2 (ja) | フライバック形およびフォワード形スイッチング電源装置 | |
| JP3396991B2 (ja) | 電源装置 | |
| JP3027284B2 (ja) | スイッチング電源 | |
| JP2984519B2 (ja) | スイッチング電源 | |
| JP4240926B2 (ja) | 電源装置 | |
| JP4061079B2 (ja) | 放電灯点灯装置 | |
| JP3215273B2 (ja) | スイッチング電源 | |
| JP3011225B2 (ja) | 直流電源装置 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| KR100259184B1 (ko) | 전자식 안정기의 에러전압 검출회로 | |
| JP2002044954A (ja) | 電源回路 | |
| JPS60197160A (ja) | 電源装置 | |
| JP2868230B2 (ja) | スイッチングレギュレータ | |
| JPH0710173B2 (ja) | 電源装置 | |
| JP3081417B2 (ja) | スイッチング電源 | |
| JPS6387176A (ja) | 整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |