JP3069043B2 - パワートランジスタの駆動方法及び回路、並びに該回路を含む集積回路 - Google Patents

パワートランジスタの駆動方法及び回路、並びに該回路を含む集積回路

Info

Publication number
JP3069043B2
JP3069043B2 JP8111474A JP11147496A JP3069043B2 JP 3069043 B2 JP3069043 B2 JP 3069043B2 JP 8111474 A JP8111474 A JP 8111474A JP 11147496 A JP11147496 A JP 11147496A JP 3069043 B2 JP3069043 B2 JP 3069043B2
Authority
JP
Japan
Prior art keywords
circuit
level
power transistor
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8111474A
Other languages
English (en)
Other versions
JPH08335863A (ja
Inventor
チョンウック・クリス・チョイ
デイビッド・シー・タム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JPH08335863A publication Critical patent/JPH08335863A/ja
Application granted granted Critical
Publication of JP3069043B2 publication Critical patent/JP3069043B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半波ブリッジ（ha
lf bridge）構成においてライン電圧と帰還ライン電圧
との間の任意の電位に参照付けられたコントロール信号
からパワートランジスタを駆動するための方法及び回
路、並びに上記回路を含む集積回路に関する。例えば、
本発明は、半波ブリッジ構成に配列されるパワーＭＯＳ
ＦＥＴに応用可能である。又、本発明は他のタイプのト
ランジスタにも等しく応用可能である。又、本発明は、
上記回路を含む集積化された回路駆動チップに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】半波ブ
リッジ構成内のパワートランジスタと該パワートランジ
スタ用のコントロール信号との間にはインタフェース回
路が必要である。上記パワートランジスタ用の電圧供給
ラインとその帰還ラインとの間の任意の電位に参照付け
られた（referenced）コントロール信号に上記パワート
ランジスタを結びつけることができるようなインタフェ
ース回路が特に必要である。さらに又、他の駆動機能と
ともに単一の駆動チップに集積可能な回路が必要であ
る。従来技術にあっては、上記コントロール信号は、帰
還電圧、若しくはライン電圧、若しくはライン電圧ＶL
と帰還電圧−ＶLとの間の中間点電圧に参照付けられる
のが、最も一般的である。本出願の図１は、上記コント
ロール信号がライン電圧ＶLと帰還電圧−ＶLとの間の中
間点電圧に参照付けられた例を示す。この場合、ライン
電圧と帰還電圧との間の中間点はグラウンド若しくはＶ
SSである。図１の回路において、すべてのコントロール
信号は、グラウンド若しくはＶSSに参照付けされねばな
らない。もし、コントロール信号が＋ＶLと−ＶLとの間
の任意の電位に参照付け可能である回路が提供されたな
らば便利である。本発明の目的は、半波ブリッジ構成に
おいてライン電圧と帰還ライン電圧との間の任意の電位
に参照付けられたコントロール信号からパワートランジ
スタを駆動するための方法及び回路を提供することであ
る。さらに又、本発明の目的は、上記駆動回路を含む集
積化された回路駆動チップを提供することである。
【０００３】
【課題を解決するための手段】本発明の第１態様におけ
るパワートランジスタを駆動するための方法は、半波ブ
リッジ構成においてライン電圧と帰還ライン電圧との間
の任意の電位に参照付けられたコントロール信号からパ
ワートランジスタを駆動するための方法において、ライ
ン電圧と帰還ライン電圧との間の任意の電位に参照付け
られたコントロール信号を入力回路へ供給し、共通電圧
に対してフローティング状態にある２つの電圧レベルを
上記入力回路に供給し、上記入力回路の出力のレベルが
共通電圧レベルに参照付けられるように上記出力のレベ
ルを変更する第１レベルシフト回路に上記入力回路の出
力を供給し、上記半波ブリッジ構成において低側パワー
トランジスタとして機能するパワートランジスタ用の低
側駆動回路へ上記共通電圧レベルに参照付けられた上記
出力を供給し、上記共通レベルよりも高い第２電圧レベ
ルに参照付けられた信号を生成するため、上記共通電圧
レベルに参照付けられた上記出力を、上記第１レベルシ
フト回路からの上記出力のレベルを変更する第２レベル
シフト回路へ供給し、半波ブリッジ構成における高側パ
ワートランジスタを備えるパワートランジスタ駆動用の
高側駆動回路へ、上記第２電圧レベルに参照付けられた
上記信号を供給する、工程を備えたことを特徴とする。
【０００４】又、本発明の第２態様におけるパワートラ
ンジスタを駆動するための回路は、半波ブリッジ構成に
おいてライン電圧と帰還ライン電圧との間の任意の電位
に参照付けられたコントロール信号からパワートランジ
スタを駆動するための回路において、ライン電圧と帰還
ライン電圧との間の任意の電位に参照付けられたコント
ロール信号が供給される入力回路であって、共通電圧に
対してフローティング状態にある２つの電圧レベルが供
給される入力回路と、上記入力回路の出力が供給され該
出力が共通電圧レベルに参照付けられるように上記出力
のレベルを変更する第１レベルシフト回路と、上記共通
電圧レベルに参照付けられた上記出力が供給され上記半
波ブリッジ構成において低側パワートランジスタとして
機能するパワートランジスタ用の低側駆動回路と、上記
共通レベルよりも高い第２電圧レベルに参照付けられた
信号を生成するため上記第１レベルシフト回路からの上
記出力のレベルを変更する第２レベルシフト回路と、半
波ブリッジ構成における高側パワートランジスタを備
え、パワートランジスタを駆動するため上記第２電圧レ
ベルに参照付けされた信号が供給される駆動回路と、を
備えたことを特徴とする。
【０００５】又、本発明の第３態様におけるパワートラ
ンジスタを駆動するための回路を単一の集積回路上に集
積化する方法は、半波ブリッジ構成においてライン電圧
と帰還ライン電圧との間の任意の電位に参照付けられた
コントロール信号からパワートランジスタを駆動するた
めの回路を単一の集積回路上に集積化する方法におい
て、ライン電圧と帰還ライン電圧との間の任意の電位に
参照付けられたコントロール信号を入力回路へ供給し、
共通電圧に対してフローティング状態にある２つの電圧
レベルを上記入力回路に供給し、上記入力回路の出力の
レベルが共通電圧レベルに参照付けられるように上記出
力のレベルを変更する第１レベルシフト回路に上記入力
回路の出力を供給し、上記半波ブリッジ構成において低
側パワートランジスタとして機能するパワートランジス
タ用の低側駆動回路へ上記共通電圧レベルに参照付けら
れた上記出力を供給し、上記共通レベルよりも高い第２
電圧レベルに参照付けられた信号を生成するため、上記
共通電圧レベルに参照付けられた上記出力を、上記第１
レベルシフト回路からの上記出力のレベルを変更する第
２レベルシフト回路へ供給し、半波ブリッジ構成におけ
る高側パワートランジスタを備えるパワートランジスタ
駆動用の高側駆動回路へ、上記第２電圧レベルに参照付
けられた上記信号を供給する、工程を備えたことを特徴
とする。
【０００６】又、本発明の第４態様における、パワート
ランジスタを駆動するための、単一の集積回路上に集積
化された回路は、半波ブリッジ構成においてライン電圧
と帰還ライン電圧との間の任意の電位に参照付けられた
コントロール信号からパワートランジスタを駆動するた
めの、単一の集積回路上に集積化された回路において、
ライン電圧と帰還ライン電圧との間の任意の電位に参照
付けられたコントロール信号が供給される入力回路であ
って、共通電圧に対してフローティング状態にある２つ
の電圧レベルが供給される入力回路と、上記入力回路の
出力が供給され該出力が共通電圧レベルに参照付けられ
るように上記出力のレベルを変更する第１レベルシフト
回路と、上記共通電圧レベルに参照付けられた上記出力
が供給され上記半波ブリッジ構成において低側パワート
ランジスタとして機能するパワートランジスタ用の低側
駆動回路と、上記共通レベルよりも高い第２電圧レベル
に参照付けられた信号を生成するため上記第１レベルシ
フト回路からの上記出力のレベルを変更する第２レベル
シフト回路と、半波ブリッジ構成における高側パワート
ランジスタを備え、パワートランジスタを駆動するため
上記第２電圧レベルに参照付けされた信号が供給される
駆動回路と、を備えたことを特徴とする。
【０００７】
【発明の実施の形態】図を参照して、図１は、パワート
ランジスタを駆動するためのコントロール信号と半波ブ
リッジ構成内に配列されるパワートランジスタとの間の
インタフェースの一般化された回路図を示す。示される
実施形態において、パワートランジスタは、当業者に公
知のように、負荷が端子ＯＵＴに接続された状態で相補
的に動作する。上記半波ブリッジ回路は、高側パワート
ランジスタ１０と低側パワートランジスタ２０とを含
む。図示される回路において、高側パワートランジスタ
がオン状態に駆動されたとき、低側パワートランジスタ
はオフ状態である。逆に、低側パワートランジスタがオ
ン状態のとき、高側パワートランジスタはオフ状態であ
る。又、半波ブリッジ回路は、上記負荷が両トランジス
タとともに直列であり、この場合上記２つのトランジス
タが同時に駆動可能であるように動作するように形成可
能である。
【０００８】コントロール信号、例えばＨＩＮ及びＬＩ
Ｎは、入力端子３０にて、制御論理インタフェース回路
４０へ供給される。従来技術からの制御論理回路は当業
者に公知である。例えば、そのような制御論理回路は、
この出願の譲受人であるインターナショナル・レクチフ
ァイヤー・コーポレイション（International Rectifie
r Corp．)から入手可能な、ＩＲ２１１０タイプのもの
である。当業者に公知なように、回路のコントロールの
仕方に依存して、一つ又は複数のコントロール入力端子
３０がある。図１においては、２つのコントロール入力
端子が示されている。
【０００９】上記制御論理インタフェース回路４０は、
当業者に公知なように、高側ゲートドライブ４２と、低
側ゲートドライブ４４とを設けている。電圧源ＶB，Ｖ
CC，ＶDDは、当業者に公知なように、上記制御論理イン
タフェース回路に接続されている。さらに、電圧源ＶL
及び−ＶLがそれぞれのパワートランジスタ１０，２０
の主端子に接続されている。これらのパワートランジス
タは、ＶS及び負荷が接続される共通点（common poin
t）を有する。図示された実施形態において、グラウン
ドは電圧レベルＶSSに接続される。
【００１０】図１に示すように従来技術において、一つ
又は複数のコントロール信号３０は、一般的にグラウン
ドレベルである、参照（reference)レベルに参照付けら
れている。しかしながら、多くのインバータコントロー
ル信号は、グラウンドに参照付ける必要がない。電圧ラ
インとそれの帰還ラインとの間、即ち＋ＶLと−ＶLとの
間の任意の電位にコントロール信号を参照付ける、コン
トロール信号とパワートランジスタとの間のインタフェ
ース回路が提供されることが望まれる。
【００１１】図３は、図１の従来の装置、特に、ＩＲ２
１１０駆動回路の詳細を示し、該装置はコントロール入
力信号がＶSS（グラウンド）に参照付けされている。図
３は、図１の集積回路４０内に含まれる回路の機能ブロ
ック図である。論理入力ピン１０，１１及び１２は、図
示するように、シュミットトリガ回路５０Ａ，５０Ｂ及
び５０Ｃを介してＲＳラッチ５０Ｄ及び５０Ｅに接続さ
れ、又、論理回路５０Ｆ及び５０Ｇに接続される。論理
回路５０Ｆ及び５０Ｇの出力端子は、それぞれレベルシ
フト回路７０及び６８に接続される。明らかなように、
レベルシフト回路７０，６８の出力は、それぞれ、ピン
７（ＨＯＵＴ）及びピン１（ＬＯＵＴ）にて、高側コン
トロール出力及び低側コントロール出力をコントロール
する。
【００１２】低電圧チャンネル（channel）におけるレ
ベルシフト回路６８からの出力は、遅延回路７２Ａを介
してゲート回路７２Ｂの一入力端子に供給される。ゲー
ト７２Ｂの出力端子は、出力駆動ＭＯＳＦＥＴトランジ
スタ７４Ａ及び７４Ｂのゲート電極に接続される。後述
するように、これらのトランジスタは、ピン１１，１２
への論理入力により要求されたとき、ピン１にゲート電
圧を生成する。
【００１３】図３はまた、ピン３にて不足電圧が検出さ
れたとき、ピン１から動作されるパワーＭＯＳＦＥＴ若
しくはＩＧＢＴがオン状態となるのを防ぐため、ゲート
７２Ｂからの出力をディスエイブルにする不足電圧検出
回路７３を含む。上記回路の高電圧チャンネル用のレベ
ルシフト回路７０は、パルス発生器７６Ａに接続される
一つの出力端子を有する。不足電圧検出回路７３は、ま
た、パルス発生器７６Ａに接続され、ピン３における不
足電圧状態の検出に応答して高電圧出力チャンネルをオ
フ状態とする。
【００１４】パルス発生器７６Ａは、ＭＯＳＦＥＴ７６
Ｂのゲートに接続されるセット（Ｓ）出力端子と、ＭＯ
ＳＦＥＴ７６Ｃのゲートに接続されるリセット（Ｒ）出
力端子の、２つの出力端子を有する。セットパルスは、
ＭＯＳＦＥＴ７６Ｂに供給され、リセットパルスはＭＯ
ＳＦＥＴ７６Ｃに供給される。ＭＯＳＦＥＴ７６Ｂ，７
６Ｃのソースは、共通（common）接続線に接続され、そ
れらのドレインは抵抗７６Ｄ，７６Ｅにそれぞれ接続さ
れる。
【００１５】通常動作の間、パルス発生器７６ＡからＭ
ＯＳＦＥＴ７６Ｂ，７６Ｃへパルスを加えることは、Ｍ
ＯＳＦＥＴ７６Ｂ，７６Ｃと、それらのそれぞれの抵抗
７６Ｄ，７６Ｅとの間のノードにて、出力電圧パルスＶ
set，Ｖrstを生成する。そして上記パルスＶset，Ｖrst
は、パルスフィルタ７６Ｆへ供給される。パルスフィル
タ７６Ｆの出力チャンネルは、ラッチ７６ＧのＲ及びＳ
入力端子に接続される。第２不足電圧検出回路７６Ｈ
は、もしピン６にて不足電圧が検出されたならば、ピン
７に信号が供給されないことを確実にするため、ラッチ
７６Ｇへの入力として設けられる。
【００１６】ＲＳラッチ７６Ｇの出力は、ＭＯＳＦＥＴ
７８Ａ，７８Ｂをオン、オフ状態とするために使用され
る。したがって、もしハイレベルの信号がＲＳラッチの
入力端子Ｒに供給された場合、ピン７における出力はオ
フ状態になる。もしハイレベルの信号がラッチ７６Ｇの
入力端子Ｓに供給された場合、ピン７における出力はオ
ン状態になる。
【００１７】図３の回路において、入力コントロール信
号ＨＩＮ，ＬＩＮは、グラウンド（ＶSS）に参照付けら
れている。コントロール信号が＋ＶLと−ＶLとの間の任
意のレベルに参照付けることが可能となる、図３のよう
な駆動回路を設けるのが望ましい。図１の制御論理イン
タフェース回路４０を置き換えた、図２による回路は、
そのような可能性を提供する。図２を参照して、インタ
フェース回路は入力部５０を備え、該入力部５０は、入
力コントロール信号が供給され、電圧源ＶDD及びＶSSに
接続される。図示されるように、ラインＶSSは、図１に
おけるように、グラウンドに接続されていない。ＶDD及
びＶSSは、＋ＶLと−ＶLとの間の任意のレベルを有する
コントロール信号に入力回路５２が応答するように選択
される。入力信号は、これ自体は従来の設計のものであ
る入力論理回路５２にて受信され、該回路の出力端子
は、これも従来の設計のものであるパルス発生器５４に
接続される。当業者に公知なように、パルス発生器５４
は、２つの出力線にそれぞれ“オン”及び“オフ”出力
を供給する。“オン”パルスは、上記入力コントロール
信号の立上り区間にて供給され、“オフ”パルスは上記
入力コントロール信号の立下り区間にて供給される。論
理回路５２及びパルス発生器５４の例は、図３の箱状の
領域５０にて示されている。
【００１８】上記パルス発生器の出力は、それぞれ抵抗
５８又は６０に接続される２つのＰチャネルのＦＥＴ５
５及び５７を備える第１レベルシフト回路５６に供給さ
れる。固有の若しくは寄生のダイオード６２が、トラン
ジスタ５５及び抵抗５８並びにトランジスタ５７及び抵
抗６０を備える抵抗−トランジスタ直列回路を介して接
続される。トランジスタ５５及びトランジスタ５７は、
ＣＯＭ又は−ＶLに参照付けられた信号までコントロー
ル信号を下方にレベル変更（level shift）する。よっ
て、これらの信号は低側パワーデバイス２０用の駆動を
提供する。このレベルシフト回路は、図３の従来技術の
ドライバー装置におけるレベルシフト回路７０，６８と
著しい差異をなすものであり、コントロール信号のレベ
ルを、基準レベルＶDD及びＶSSからＶCC及びＣＯＭに参
照付けられるレベルまで変更（shift）する。
【００１９】各トランジスタ５５，５７の出力端子は、
それぞれバッファ６４，６６に接続される。バッファ６
４，６６の出力端子は、それぞれＮチャネルのＦＥＴ６
８，７０とともに、図３に符号７２にて示され従来の設
計による出力論理回路７２に接続される。出力論理回路
７２の出力は、駆動回路７４に供給される。該駆動回路
７４は、従来の設計によるものであり（図３参照）、低
側出力駆動信号を低側パワートランジスタに供給する。
トランジスタ６８，７０は、第２レベルシフト回路を提
供し、バッファ６４，６６の出力は、高側パワートラン
ジスタ１０の駆動回路７６，７８のために必要な、ＶB
及びＶSに参照付けられる高電圧基準（reference）へレ
ベル変更される。トランジスタ６８，７０は、高側パワ
ーデバイス１０の駆動に必要のため、ＣＯＭ基準レベル
からＶB基準レベルまで、それらのゲートにおいて、コ
ントロール信号の参照レベルを変更する。論理回路７６
の出力は、従来設計（図３参照）でありパワートランジ
スタ１０へ高側出力信号を供給する駆動回路７８へ供給
される。
【００２０】図示されるように、各トランジスタ６８，
７０は、上記レベル変更を達成するようにプルアップ抵
抗６９又は７１にそれぞれ接続される。又、別の固有の
ダイオード６３が第２レベルシフト回路を介して接続さ
れる。２つのＮチャネルＦＥＴ、２つのＰチャネルＦＥ
Ｔ及び２つのダイオードは、少なくとも２倍のＶLの電
位に耐えることができなければならない。上記２つのダ
イオードは、回路ブロック５０及び７５が互いに独立し
て２倍のＶLを越えるまで−ＶLの上方でフロート（floa
t）可能であるという事実を表す。
【００２１】Ｘ−Ｘ線の右側の回路部分は、ＩＲタイプ
２１１０装置に従来より存在する。したがって、第１レ
ベルシフト回路５６を含む図２に示される全体の回路
は、単一の集積回路チップ、即ち単一のシリコンチップ
に集積化されるのが好ましい。例えば、図２の回路は、
上記ＩＲ２１１０装置への改良を表し、上記装置の単一
シリコンチップに組み込むことができる。図４は、図２
の回路の一部がどのように集積回路内に形成可能である
かを示している。通常のチップにおいて図２の回路を形
成する場合、上記高電圧回路及び低電圧回路は互いに横
方向に分離される。図４は、そのようなチップの一部の
断面を示し、特に、図２の回路７５のＶBとＶSとの間に
接続された回路の断面を示す。よって、図４において、
シリコンチップ１２０は、Ｐ（−）基板１２１を備え、
該基板１２１上にはＮ（−）シリコンのエピタキシャル
層１２２が成長されている。上記Ｎ（−）領域１２２
は、Ｐ＋分離層（sinker）１３０，１３１，１３２によ
って高電圧領域と低電圧領域とに分離されている。よっ
て、分離層１３０及び１３１は、低電圧領域１４１から
分離された高電圧デバイス領域１４０をエピタキシャル
層１２２内に形成する。領域１４０，１４１は、所望の
いずれのトポロジーを有することができる。さらに、所
望のいずれの分離技術を領域１４０と領域１４１との間
に使用可能である。
【００２２】典型的に、図２の駆動回路７８は、Ｐチャ
ネル及びＮチャネルＭＯＳＦＥＴを備える。このこと
は、１９９４年７月１２日に出願され、共に係属中であ
る出願番号０８／２７４０１２（ＩＲ−１１３１）に詳
細に記述されており、これに開示されていることは、本
明細書に参考として編入している。又、それに記載さ
れ、かつ当業者に公知であることは、高電圧回路用の低
電圧制御回路であり、該制御回路はＰチャネル及びＮチ
ャネルＭＯＳＦＥＴを備えることができる。それらＭＯ
ＳＦＥＴの高電圧回路は、高電圧領域１４０内に形成さ
れるものとして図４に示されている。エピタキシャル層
１２２に拡散されたＰ＋コンタクト領域１６２，１６３
は、図２の駆動回路７８のＰチャネルＭＯＳＦＥＴのソ
ース及びドレインのいずれかを示す。Ｐ領域１６４は、
Ｐ型のウエル領域を形成するためエピタキシャル層１２
２に拡散される。Ｐ型領域１６４に拡散されたＮ＋コン
タクト領域１６０，１６１は、図２の駆動回路７８のＮ
チャネルＭＯＳＦＥＴのソース及びドレインのいずれか
を示す。
【００２３】低電圧制御回路のＭＯＳＦＥＴは、図４の
領域１４１内に形成されるものとして図示される。Ｎ＋
コンタクト領域１２５は、領域１４１内に拡散され、低
電圧供給ＶCCとなる電極が与えられる。低電圧コントロ
ール領域１２４は、高電圧領域１４０の拡散領域１６０
から拡散領域１６４に同一である不図示の拡散領域を含
む。しかしながら、低電圧制御領域１２４におけるすべ
てのＮ＋及びＰ＋拡散領域は、ＶCC（１５Ｖ）と０Ｖと
の間の電極が与えられ、それらは低電圧制御回路のＭＯ
ＳＦＥＴのソース及びドレインを示す。
【００２４】Ｎ＋コンタクト領域１２６，１２７は、エ
ピタキシャル層１２２内に拡散され、ＶB（６１５Ｖ）
及びＶS（６００Ｖ）の間の電位となることができる金
属電極が与えられる。Ｐ＋分離層１３０，１３１，１３
２は、０Ｖ又はグラウンド電位（ＣＯＭ）である電極が
与えられる。Ｐ（−）リサーフ（resurf）領域１５０，
１５１は、低電圧領域１４１から分離するため高電圧領
域１４０を取り囲むことができる。従来のように、シリ
コン表面内のすべての素子は、例えば、約１．５マイク
ロメータの厚みを有する低温二酸化シリコン層（silo
x）１８０である、絶縁物により被覆される。すべての
表面電極へのコンタクトは、絶縁層１８０を貫通し、不
図示の適切な外部ピンに導かれる。
【００２５】図４のデバイスは、図４に図示するよう
に、完成したチップの上面に重なり接触するプラスチッ
クのハウジング１８１内に従来のように収容される。上
記ハウジング用に使用されるプラスチックは、ニットー
（Nitto）ＭＰ−１５０ＳＧ、ニットーＭＰ−１８０、
及びハイソル（Hysol）ＭＧ１５−Ｆの商品名にて販売
されるような適宜な絶縁物質である。ＶB及びＶSに接続
される上記回路は、図４に断面にて示されるが、同様
に、ＶDD及びＶSSの間に接続される回路のために分離構
造が使用できる。基本的に、同一の構造が図４にＶBと
記された点とともに、ＶDD−ＶSS回路用に使用できる。
図４にてＶDD及びＶSと記された点に接続されるもの
は、ＶSSに接続される。
【００２６】したがって、ライン電圧ＶLとその帰還電
圧−ＶLとの間の任意の電位に参照付けられるコントロ
ール信号から、半波ブリッジ構成においてパワートラン
ジスタを駆動するための回路が提供される。この回路
は、集積回路として単一のチップに集積化されるのが好
ましい。本発明はある実施形態について説明したが、他
の多くの種類、変更、及び他の使用方法が当業者によっ
て明らかになろう。それゆえに、本発明は、ここに開示
された明細書によってのみ限定すべきものではなく、特
許請求の範囲の記載によるものである。
【図面の簡単な説明】
【図１】 コントロール信号と半波ブリッジ構成に配列
された２つのパワートランジスタとの間のインタフェー
ス回路の接続例を示す。
【図２】 コントロール信号とパワートランジスタとの
間のインタフェースを提供する本発明の回路であって、
ライン電圧と帰還電圧との間の任意の電位に参照付けら
れたコントロール信号によって上記パワートランジスタ
を駆動する回路を示す。
【図３】 コントロール信号がグラウンドに参照付けら
れ、本発明に従って変更可能な公知の駆動回路を示す。
【図４】 図２の回路の一部が集積回路内でどのように
提供されるのかを示す。
【符号の説明】
５０…入力部、５６…第１レベルシフト回路、６８，７
０…トランジスタ、７４，７８…駆動回路。
フロントページの続き (72)発明者 デイビッド・シー・タム アメリカ合衆国90278カリフォルニア州 レドンド・ビーチ、ステインハート1733 番 (56)参考文献 特開 平６−46360（ＪＰ，Ａ) 特開 平２−68716（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/687

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半波ブリッジ構成においてライン電圧と
    帰還ライン電圧との間の任意の電位に参照付けられたコ
    ントロール信号からパワートランジスタを駆動するため
    の方法において、 ライン電圧と帰還ライン電圧との間の任意の電位に参照
    付けられたコントロール信号を入力回路へ供給するとと
    もに共通電圧に対してフローティング状態にある２つの
    電圧レベルを上記入力回路に供給し、 次に、上記入力回路の出力のレベルが上記共通電圧レベ
    ルに参照付けられるように上記出力のレベルを変更する
    第１レベルシフト回路に上記入力回路の出力を供給する
    とともに上記共通電圧レベルよりも高い第２電圧レベル
    に参照付けられた信号を生成するため、上記共通電圧レ
    ベルに参照付けられた上記第１レベルシフト回路の出力
    を、上記第１レベルシフト回路の出力レベルを変更する
    第２レベルシフト回路へ供給し、 その次に、上記半波ブリッジ構成において低側パワート
    ランジスタとして機能するパワートランジスタ用の低側
    駆動回路へ上記共通電圧レベルに参照付けられた上記出
    力を供給するとともに半波ブリッジ構成における高側パ
    ワートランジスタを備えるパワートランジスタ駆動用の
    高側駆動回路へ、上記第２電圧レベルに参照付けられた
    上記信号を供給する、 工程を備えたことを特徴とするパワートランジスタを駆
    動するための方法。
  2. 【請求項２】 共通電圧に対してフローティング状態に
    ある上記２つの電圧レベルを上記入力回路に供給する工
    程は、上記ライン電圧及び上記帰還ライン電圧のレベル
    に依存する上記２つの電圧レベルを選択することを有す
    る、請求項１記載のパワートランジスタを駆動するため
    の方法。
  3. 【請求項３】 半波ブリッジ構成においてライン電圧と
    帰還ライン電圧との間の任意の電位に参照付けられたコ
    ントロール信号からパワートランジスタを駆動するため
    の回路において、 ライン電圧と帰還ライン電圧との間の任意の電位に参照
    付けられたコントロール信号が供給される入力回路であ
    って、共通電圧に対してフローティング状態にある２つ
    の電圧レベルが供給される入力回路と、 上記入力回路の出力が供給され該出力が共通電圧レベル
    に参照付けられるように上記出力のレベルを変更する第
    １レベルシフト回路と、 上記共通電圧レベルに参照付けられた上記出力が供給さ
    れ上記半波ブリッジ構成において低側パワートランジス
    タとして機能するパワートランジスタ用の低側駆動回路
    と、 上記共通レベルよりも高い第２電圧レベルに参照付けら
    れた信号を生成するため上記第１レベルシフト回路から
    の上記出力のレベルを変更する第２レベルシフト回路
    と、 半波ブリッジ構成における高側パワートランジスタを備
    え、パワートランジスタを駆動するため上記第２電圧レ
    ベルに参照付けされた信号が供給される駆動回路と、を
    備えたことを特徴とするパワートランジスタを駆動する
    ための回路。
  4. 【請求項４】 上記第１レベルシフト回路を介して逆バ
    イアスされたダイオードと、上記第２レベルシフト回路
    を介して逆バイアスされたダイオードとをさらに備え、
    これらのダイオードは上記ライン電圧の少なくとも２倍
    の電位に耐えることができる、請求項３記載のパワート
    ランジスタを駆動するための回路。
  5. 【請求項５】 共通電圧レベルに対してフローティング
    状態にある上記２つの電圧レベルは、ライン電圧とその
    帰還電圧のレベルよって選択される、請求項３又は４記
    載のパワートランジスタを駆動するための回路。
  6. 【請求項６】 半波ブリッジ構成においてライン電圧と
    帰還ライン電圧との間の任意の電位に参照付けられたコ
    ントロール信号からパワートランジスタを駆動するため
    の回路を単一の集積回路上で動作させる方法において、 ライン電圧と帰還ライン電圧との間の任意の電位に参照
    付けられたコントロール信号を入力回路へ供給するとと
    もに共通電圧に対してフローティング状態にある２つの
    電圧レベルを上記入力回路に供給し、 次に、上記入力回路の出力のレベルが共通電圧レベルに
    参照付けられるように上記入力回路の上記出力のレベル
    を変更する第１レベルシフト回路に上記入力回路の出力
    を供給するとともに上記共通レベルよりも高い第２電圧
    レベルに参照付けられた信号を生成するため、上記共通
    電圧レベルに参照付けられた上記第１レベルシフト回路
    の出力を、上記第１レベルシフト回路の上記出力のレベ
    ルを変更する第２レベルシフト回路へ供給し、 その次に、上記半波ブリッジ構成において低側パワート
    ランジスタとして機能するパワートランジスタ用の低側
    駆動回路へ上記共通電圧レベルに参照付けられた上記第
    １レベルシフト回路の出力を供給するとともに半波ブリ
    ッジ構成における高側パワートランジスタを備えるパワ
    ートランジスタ駆動用の高側駆動回路へ、上記第２電圧
    レベルに参照付けられた上記信号を供給する、 工程を備えたことを特徴とするパワートランジスタを駆
    動するための回路を単一の集積回路上で動作させる方
    法。
  7. 【請求項７】 共通電圧に対してフローティング状態に
    ある上記２つの電圧レベルを上記入力回路に供給する工
    程は、上記ライン電圧及び上記帰還ライン電圧のレベル
    に依存する上記２つの電圧レベルを選択することを有す
    る、請求項６記載のパワートランジスタを駆動するため
    の回路を単一の集積回路上で動作させる方法。
  8. 【請求項８】 半波ブリッジ構成においてライン電圧と
    帰還ライン電圧との間の任意の電位に参照付けられたコ
    ントロール信号からパワートランジスタを駆動するため
    の、単一の集積回路上に集積化された回路において、 ライン電圧と帰還ライン電圧との間の任意の電位に参照
    付けられたコントロール信号が供給される入力回路であ
    って、共通電圧に対してフローティング状態にある２つ
    の電圧レベルが供給される入力回路と、 上記入力回路の出力が供給され該出力が共通電圧レベル
    に参照付けられるように上記出力のレベルを変更する第
    １レベルシフト回路と、 上記共通電圧レベルに参照付けられた上記出力が供給さ
    れ上記半波ブリッジ構成において低側パワートランジス
    タとして機能するパワートランジスタ用の低側駆動回路
    と、 上記共通レベルよりも高い第２電圧レベルに参照付けら
    れた信号を生成するため上記第１レベルシフト回路から
    の上記出力のレベルを変更する第２レベルシフト回路
    と、 半波ブリッジ構成における高側パワートランジスタを備
    え、パワートランジスタを駆動するため上記第２電圧レ
    ベルに参照付けされた信号が供給される駆動回路と、を
    備えたことを特徴とするパワートランジスタを駆動する
    ための、単一の集積回路上に集積化された回路。
  9. 【請求項９】 上記第１レベルシフト回路を介して逆バ
    イアスされたダイオードと、上記第２レベルシフト回路
    を介して逆バイアスされたダイオードをさらに備え、こ
    れらのダイオードは上記ライン電圧の少なくとも２倍の
    電位に耐えることができる、請求項８記載のパワートラ
    ンジスタを駆動するための、単一の集積回路上に集積化
    された回路。
  10. 【請求項１０】 共通電圧レベルに対してフローティン
    グ状態にある上記２つの電圧レベルは、ライン電圧とそ
    の帰還電圧のレベルよって選択される、請求項８又は９
    記載のパワートランジスタを駆動するための、単一の集
    積回路上に集積化された回路。
JP8111474A 1995-05-04 1996-05-02 パワートランジスタの駆動方法及び回路、並びに該回路を含む集積回路 Expired - Lifetime JP3069043B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/433,841 US5502412A (en) 1995-05-04 1995-05-04 Method and circuit for driving power transistors in a half bridge configuration from control signals referenced to any potential between the line voltage and the line voltage return and integrated circuit incorporating the circuit
US433841 1995-05-04

Publications (2)

Publication Number Publication Date
JPH08335863A JPH08335863A (ja) 1996-12-17
JP3069043B2 true JP3069043B2 (ja) 2000-07-24

Family

ID=23721743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8111474A Expired - Lifetime JP3069043B2 (ja) 1995-05-04 1996-05-02 パワートランジスタの駆動方法及び回路、並びに該回路を含む集積回路

Country Status (8)

Country Link
US (1) US5502412A (ja)
JP (1) JP3069043B2 (ja)
KR (1) KR100196338B1 (ja)
DE (1) DE19617358A1 (ja)
FR (1) FR2733860B1 (ja)
GB (1) GB2300533B (ja)
IT (1) IT1282404B1 (ja)
SG (1) SG63642A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
US5719521A (en) * 1996-10-29 1998-02-17 Philips Electronics North America Corporation Integrated half-bridge timing control circuit
JP3678891B2 (ja) * 1997-08-07 2005-08-03 松下電器産業株式会社 Ｐｗｍインバータ用出力回路
US6137339A (en) * 1997-08-28 2000-10-24 Lucent Technologies Inc. High voltage integrated CMOS driver circuit
EP0977264B1 (en) * 1998-07-31 2006-04-26 Freescale Semiconductor, Inc. Semiconductor structure for driver circuits with level shifting
US6201429B1 (en) 1999-05-20 2001-03-13 Analog Microelectronics, Inc. Clamped cascode level shifter circuit
US6304466B1 (en) 2000-03-02 2001-10-16 Northrop Grumman Corporation Power conditioning for remotely mounted microwave power amplifier
CN1248397C (zh) * 2001-02-06 2006-03-29 哈曼国际工业有限公司 半桥门极驱动器电路
JP4319362B2 (ja) * 2001-07-12 2009-08-26 三菱電機株式会社 逆レベルシフト回路およびパワー用半導体装置
US6759692B1 (en) * 2002-02-04 2004-07-06 Ixys Corporation Gate driver with level shift circuit
US6897492B2 (en) * 2002-02-04 2005-05-24 Ixys Corporation Power device with bi-directional level shift circuit
US6967518B2 (en) * 2002-06-12 2005-11-22 International Rectifier Corporation High voltage level shifting IC with under-ground voltage swing withstanding capability
JP4003575B2 (ja) * 2002-08-02 2007-11-07 ヤマハ株式会社 Ｄ級増幅器
JP2004274719A (ja) * 2003-02-18 2004-09-30 Fujitsu Hitachi Plasma Display Ltd プリドライブ回路、容量性負荷駆動回路及びプラズマディスプレイ装置
JP3930498B2 (ja) 2003-11-25 2007-06-13 株式会社東芝 レベルシフト回路
US7330017B2 (en) * 2004-01-29 2008-02-12 Enpirion, Inc. Driver for a power converter and a method of driving a switch thereof
US7190195B2 (en) * 2004-03-29 2007-03-13 Rohm Co., Ltd. Input circuit and output circuit
JP2006017990A (ja) 2004-07-01 2006-01-19 Fujitsu Hitachi Plasma Display Ltd 表示装置の動回路及びプラズマディスプレイ装置
US7619865B2 (en) 2004-08-02 2009-11-17 International Rectifier Corporation Electronic circuit protection device with I2t or other function
EP1734647B1 (en) * 2004-08-26 2008-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor device and module using the same
JP4532244B2 (ja) 2004-11-19 2010-08-25 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
JP2009512994A (ja) * 2005-06-24 2009-03-26 インターナショナル レクティファイアー コーポレイション 低インダクタンスの半導体ハーフブリッジモジュール
US7557644B2 (en) * 2005-10-07 2009-07-07 International Rectifier Corporation Fully integrated floating power supply for high voltage technologies including N-EPI biasing
US8063613B2 (en) * 2006-12-11 2011-11-22 International Rectifier Corporation Power converter driver with split power supply
JP4416006B2 (ja) * 2007-05-14 2010-02-17 ヤマハ株式会社 Ｄ級増幅器
US7671638B2 (en) * 2007-06-28 2010-03-02 International Rectifier Corporation Negative N-epi biasing sensing and high side gate driver output spurious turn-on prevention due to N-epi P-sub diode conduction during N-epi negative transient voltage
WO2009128130A1 (ja) * 2008-04-14 2009-10-22 株式会社フライングモール デジタル電力増幅器
US8044699B1 (en) * 2010-07-19 2011-10-25 Polar Semiconductor, Inc. Differential high voltage level shifter
RU2457607C1 (ru) * 2011-06-23 2012-07-27 Евгений Владимирович Куприянов Полумостовой транзисторный инвертор
US9087707B2 (en) 2012-03-26 2015-07-21 Infineon Technologies Austria Ag Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body
CN105940453B (zh) * 2014-01-28 2019-08-23 施耐德电气It公司 双极栅极驱动器
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
CN105024531B (zh) * 2015-07-28 2017-12-01 英特格灵芯片(天津)有限公司 一种dv/dt检测与保护装置及方法
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US10164481B2 (en) * 2016-11-21 2018-12-25 Witricity Corporation Current shunt monitor
US10348139B2 (en) 2017-09-29 2019-07-09 Witricity Corporation Configurable wireless charging transmit and receive monitoring device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767946A (en) * 1987-01-12 1988-08-30 Tektronix, Inc. High-speed supply independent level shifter
US4792704A (en) * 1987-05-01 1988-12-20 International Business Machines Corporation Scaled voltage level translator circuit
US4791312A (en) * 1987-06-08 1988-12-13 Grumman Aerospace Corporation Programmable level shifting interface device
US4974142A (en) * 1990-02-20 1990-11-27 Leslie Alexander D Bootstrap drive for a switch-mode power converter
US5274274A (en) * 1992-03-23 1993-12-28 Power Integrations, Inc. Dual threshold differential discriminator
US5408150A (en) * 1992-06-04 1995-04-18 Linear Technology Corporation Circuit for driving two power mosfets in a half-bridge configuration
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5440258A (en) * 1994-02-08 1995-08-08 International Business Machines Corporation Off-chip driver with voltage regulated predrive
US5414314A (en) * 1994-06-09 1995-05-09 Maxim Integrated Products High swing interface stage

Also Published As

Publication number Publication date
IT1282404B1 (it) 1998-03-20
US5502412A (en) 1996-03-26
KR100196338B1 (ko) 1999-07-01
ITMI960869A0 (ja) 1996-05-03
KR960043305A (ko) 1996-12-23
JPH08335863A (ja) 1996-12-17
GB2300533B (en) 1999-11-10
SG63642A1 (en) 1999-03-30
FR2733860A1 (fr) 1996-11-08
DE19617358A1 (de) 1996-11-07
GB9609473D0 (en) 1996-07-10
ITMI960869A1 (it) 1997-11-03
FR2733860B1 (fr) 1998-03-13
GB2300533A (en) 1996-11-06

Similar Documents

Publication Publication Date Title
JP3069043B2 (ja) パワートランジスタの駆動方法及び回路、並びに該回路を含む集積回路
JP2896342B2 (ja) 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
US5767562A (en) Dielectrically isolated power IC
US6353345B1 (en) Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
EP0751572B1 (en) High voltage integrated circuit and level shift unit
US5057715A (en) CMOS output circuit using a low threshold device
JP2821667B2 (ja) 集積回路チップ
EP0305937A1 (en) MOS i/o protection using switched body circuit design
US9669427B2 (en) Methods and systems for ultrasound control with bi-directional transistor
US5892387A (en) Analog switching circuit device and semiconductor integrated circuit device
JP2886495B2 (ja) Ｍｏｓゲートドライバ回路
US7521982B2 (en) Drive circuit for driving power device
US6972475B2 (en) Semiconductor device
CA2171052C (en) A tristatable output driver for use with 3.3 or 5 volt cmos logic
JP2978346B2 (ja) 半導体集積回路装置の入力回路
JP3518310B2 (ja) 容量性負荷駆動回路
JPH11317652A (ja) 出力回路
JP3635953B2 (ja) 高耐圧パワー集積回路
JP3547852B2 (ja) 半導体装置
JP2002100978A (ja) 両極性レベルシフト回路
JP2000307068A (ja) 半導体装置および半導体装置の使用方法ならびに半導体装置の試験方法
KR100280437B1 (ko) 씨모스트랜지스터구조
JPH02276309A (ja) 低しきい値装置を使用したｃｍｏｓ出力回路
JPH03109815A (ja) 半導体スイッチ回路
JPH07249740A (ja) 昇圧回路およびこれを利用した電圧駆動型半導体素子の駆動回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term