JP3065597B2 - 感光素子及びこれの製造方法 - Google Patents
感光素子及びこれの製造方法Info
- Publication number
- JP3065597B2 JP3065597B2 JP11000073A JP7399A JP3065597B2 JP 3065597 B2 JP3065597 B2 JP 3065597B2 JP 11000073 A JP11000073 A JP 11000073A JP 7399 A JP7399 A JP 7399A JP 3065597 B2 JP3065597 B2 JP 3065597B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- active pixel
- insulating
- pixel sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 135
- 239000000463 material Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 28
- 238000005192 partition Methods 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000011810 insulating material Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 239000011149 active material Substances 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 210000000746 body region Anatomy 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は固体イメージ・セン
サに関するもので、より詳しくは、アクティブ・ピクセ
ル・センサ（ＡＰＳ）技術に関する。
サに関するもので、より詳しくは、アクティブ・ピクセ
ル・センサ（ＡＰＳ）技術に関する。
【０００２】
【従来の技術】アクティブ・ピクセル・センサと電荷結
合素子（ＣＣＤ）は、通常感光セルのアレイとして組み
立てられ、アレイの各セルがおのおの１つのピクセルに
対応する、固体感光素子である。ＣＣＤまたはＡＰＳイ
メージ・センシング・アレイの典型的な適用例は、デジ
タル・カメラまたは他のタイプのイメージ・センサであ
る。
合素子（ＣＣＤ）は、通常感光セルのアレイとして組み
立てられ、アレイの各セルがおのおの１つのピクセルに
対応する、固体感光素子である。ＣＣＤまたはＡＰＳイ
メージ・センシング・アレイの典型的な適用例は、デジ
タル・カメラまたは他のタイプのイメージ・センサであ
る。
【０００３】ＡＰＳ素子がＣＣＤに勝る利点の１つは、
ＡＰＳ技術の方が金属酸化物半導体（ＭＯＳ）技術との
整合性が高いことである。これにより、ＡＰＳアレイか
らの信号を読み取り、かつこれらの信号を処理するのに
必要な電子回路を、ＡＰＳアレイ自体と同じチップ上に
それと同時に組み立てることが可能となる。これによ
り、ＡＰＳ技術に基づく撮像素子の総コストを大幅に削
減することができる。
ＡＰＳ技術の方が金属酸化物半導体（ＭＯＳ）技術との
整合性が高いことである。これにより、ＡＰＳアレイか
らの信号を読み取り、かつこれらの信号を処理するのに
必要な電子回路を、ＡＰＳアレイ自体と同じチップ上に
それと同時に組み立てることが可能となる。これによ
り、ＡＰＳ技術に基づく撮像素子の総コストを大幅に削
減することができる。
【０００４】従来技術の基本的ＡＰＳ素子は、入射する
電磁波を吸収し、正孔−電子対を発生する、半導体材料
の逆バイアス感光領域を含む。入射光によって発生した
電子は、その素子の入射表面にあるピン止め層と感光領
域の半導体材料の間に形成されたｐｉｎダイオードの働
きにより、感光領域に収集し保持される。
電磁波を吸収し、正孔−電子対を発生する、半導体材料
の逆バイアス感光領域を含む。入射光によって発生した
電子は、その素子の入射表面にあるピン止め層と感光領
域の半導体材料の間に形成されたｐｉｎダイオードの働
きにより、感光領域に収集し保持される。
【０００５】入射電磁波はまずピン止め層を貫通し、次
いで、感光領域に入る。入射電磁波が吸収されたときに
発生した正孔は集められ、逆バイアス感光領域と基板の
間に形成されたフォトダイオードとピン止め層により感
光領域から取り除かれる。ピン止め層はまた、蓄積され
た電子を、シリコン内部に比べてずっと多くの再結合部
位を提供することが知られている半導体表面から分離す
る働きをする。
いで、感光領域に入る。入射電磁波が吸収されたときに
発生した正孔は集められ、逆バイアス感光領域と基板の
間に形成されたフォトダイオードとピン止め層により感
光領域から取り除かれる。ピン止め層はまた、蓄積され
た電子を、シリコン内部に比べてずっと多くの再結合部
位を提供することが知られている半導体表面から分離す
る働きをする。
【０００６】入射電磁波が感光領域に吸収されたときに
発生した電子は、転送素子によって取り除かれるまで感
光領域に捕捉されたままである。転送素子は典型的には
ポリシリコン・ゲートおよび隣接する半導体領域であ
る。ポリシリコン・ゲートは、ポテンシャル・ソースの
印加により感光領域と隣接の半導体領域の間に電流を流
すようにトリガされる。感光領域に捕捉されている電子
の数は、吸収された電磁波の強度とＡＰＳ素子が入射光
に晒される持続時間に関係する。
発生した電子は、転送素子によって取り除かれるまで感
光領域に捕捉されたままである。転送素子は典型的には
ポリシリコン・ゲートおよび隣接する半導体領域であ
る。ポリシリコン・ゲートは、ポテンシャル・ソースの
印加により感光領域と隣接の半導体領域の間に電流を流
すようにトリガされる。感光領域に捕捉されている電子
の数は、吸収された電磁波の強度とＡＰＳ素子が入射光
に晒される持続時間に関係する。
【０００７】従って、転送素子が活性化されたときに発
生する電流によって、ＡＰＳデバイスに対応するピクセ
ルにおける輝度が決まる。それぞれ１つのピクセルに対
応する複数のＡＰＳ素子がアレイ内にある場合、ＡＰＳ
アレイを走査し、各ピクセルごとに像の輝度を決定する
ため各セルの転送素子を活性化することによって、複数
のピクセル像を構築することができる。
生する電流によって、ＡＰＳデバイスに対応するピクセ
ルにおける輝度が決まる。それぞれ１つのピクセルに対
応する複数のＡＰＳ素子がアレイ内にある場合、ＡＰＳ
アレイを走査し、各ピクセルごとに像の輝度を決定する
ため各セルの転送素子を活性化することによって、複数
のピクセル像を構築することができる。
【０００８】ＡＰＳ設計における１つの問題点は、ｐｉ
ｎダイオード内に集めて保持することのできる電荷の量
が、ダイオードの総逆ポテンシャルによって制限される
ことである。ＡＰＳセルが強く過剰露光された場合、収
集されたダイオードの電子の電荷はこの限界を超え、ｐ
ｉｎダイオードに正バイアスをかけることになる。過剰
の電子はこの時流れ出て、隣接するＡＰＳセルを乱す。
１つのセルから過剰の電子があふれ出て隣接するセルに
流れ込むと、それらのセルも強く照射されているように
見え、このじょう乱は「ブルーミング（焦点ぼけ）」と
呼ばれている。過剰露光されたＡＰＳピクセルからの過
剰の電子はまた、基板上の他の素子の正常な動作をも妨
げる恐れがある。
ｎダイオード内に集めて保持することのできる電荷の量
が、ダイオードの総逆ポテンシャルによって制限される
ことである。ＡＰＳセルが強く過剰露光された場合、収
集されたダイオードの電子の電荷はこの限界を超え、ｐ
ｉｎダイオードに正バイアスをかけることになる。過剰
の電子はこの時流れ出て、隣接するＡＰＳセルを乱す。
１つのセルから過剰の電子があふれ出て隣接するセルに
流れ込むと、それらのセルも強く照射されているように
見え、このじょう乱は「ブルーミング（焦点ぼけ）」と
呼ばれている。過剰露光されたＡＰＳピクセルからの過
剰の電子はまた、基板上の他の素子の正常な動作をも妨
げる恐れがある。
【０００９】ブルーミングの問題を解決するため、アン
チ−ブルーミング・ゲートが時々使用されてきたが、こ
れはコストと素子の複雑さを増大させる。
チ−ブルーミング・ゲートが時々使用されてきたが、こ
れはコストと素子の複雑さを増大させる。
【００１０】
【発明が解決しようとする課題】従来技術のこれらの問
題と欠陥を念頭に置いて、本発明の一目的は、アレイ内
の隣接するＡＰＳ素子間の際立った分離を含むＡＰＳア
レイを含む感光素子を提供することである。
題と欠陥を念頭に置いて、本発明の一目的は、アレイ内
の隣接するＡＰＳ素子間の際立った分離を含むＡＰＳア
レイを含む感光素子を提供することである。
【００１１】本発明のその他の目的および利点の一部は
自明であり、一部は本明細書から明らかになるであろ
う。
自明であり、一部は本明細書から明らかになるであろ
う。
【００１２】
【課題を解決するための手段】当業者には明らかになる
であろう、上記その他の目的および利点は、第１の態様
において、基板と、基板上に形成された絶縁層と、絶縁
層上に形成された半導体層と、半導体層を貫通して絶縁
層まで延び、半導体層を半導体材料の複数のセルに分割
する絶縁隔壁と、半導体層内の複数のセルのうちのそれ
ぞれのセル内に構築された感光性アクティブ・ピクセル
・センサとを有する感光素子を対象とする本発明におい
て達成される。
であろう、上記その他の目的および利点は、第１の態様
において、基板と、基板上に形成された絶縁層と、絶縁
層上に形成された半導体層と、半導体層を貫通して絶縁
層まで延び、半導体層を半導体材料の複数のセルに分割
する絶縁隔壁と、半導体層内の複数のセルのうちのそれ
ぞれのセル内に構築された感光性アクティブ・ピクセル
・センサとを有する感光素子を対象とする本発明におい
て達成される。
【００１３】アクティブ・ピクセル・センサは、ボディ
（基体）、ピン止め（pinning）層およびピン止め層の
下に形成された感光領域を備えるアクティブ・ピクセル
・センサを作成するどんな従来の方法でも半導体材料の
セル内に構築することができる。ほとんどのＡＰＳ適用
例において、ボディ部とピン止め層を互いに接続しかつ
接地することが望ましい。従来の設計では、これらの接
続を行うことは比較的容易である。しかしながら本発明
の設計では、各セルが分離されているという性質から、
この接続を行うのに困難が生じる。
（基体）、ピン止め（pinning）層およびピン止め層の
下に形成された感光領域を備えるアクティブ・ピクセル
・センサを作成するどんな従来の方法でも半導体材料の
セル内に構築することができる。ほとんどのＡＰＳ適用
例において、ボディ部とピン止め層を互いに接続しかつ
接地することが望ましい。従来の設計では、これらの接
続を行うことは比較的容易である。しかしながら本発明
の設計では、各セルが分離されているという性質から、
この接続を行うのに困難が生じる。
【００１４】したがって、本発明はまた、ピン止め層と
ボディの間に集積コネクタを組み込んだデバイスの様々
な構造、およびこのデバイスの製造方法、特に前記方法
によって半導体材料からこのコネクタを構築する方法を
も対象とする。感光素子の一実施形態において、半導体
コネクタはピン止め層からアクティブ・ピクセル・セン
サのボディまで延びる垂直カラムの形の半導体プラグで
ある。この第１の実施形態において、各ＡＰＳピクセル
のボディとピン止め層は個々にその対応するプラグによ
って接続されている。
ボディの間に集積コネクタを組み込んだデバイスの様々
な構造、およびこのデバイスの製造方法、特に前記方法
によって半導体材料からこのコネクタを構築する方法を
も対象とする。感光素子の一実施形態において、半導体
コネクタはピン止め層からアクティブ・ピクセル・セン
サのボディまで延びる垂直カラムの形の半導体プラグで
ある。この第１の実施形態において、各ＡＰＳピクセル
のボディとピン止め層は個々にその対応するプラグによ
って接続されている。
【００１５】感光素子の第２の実施形態においては、半
導体コネクタは半導体材料で充填されたトレンチであ
り、このトレンチはアクティブ・ピクセル・センサを含
むセルの１つの側面に沿って延びている。トレンチはた
だ１つのセルのみに沿って延びて、そのセルのみのボデ
ィとピン止め層を接続することもでき、また複数の隣接
するセルに沿って延びて、すべての対応するピン止め層
とボディ部を相互接続することもできる。
導体コネクタは半導体材料で充填されたトレンチであ
り、このトレンチはアクティブ・ピクセル・センサを含
むセルの１つの側面に沿って延びている。トレンチはた
だ１つのセルのみに沿って延びて、そのセルのみのボデ
ィとピン止め層を接続することもでき、また複数の隣接
するセルに沿って延びて、すべての対応するピン止め層
とボディ部を相互接続することもできる。
【００１６】充填トレンチ設計と個別垂直プラグ設計の
どちらを使ってボディとピン止め層の接続を行うかに関
わらず、これらの素子を接地しかつ他のピクセル・セル
の対応する素子と接続することが一般に望ましい。これ
は、感光素子の表面に配線を形成する際に、単に個々に
ワイヤを各セルに接続することによって達成されること
もできる。しかし、半導体コネクタを個々に絶縁層を貫
通して導電性にした基板に到達するのに充分な深さまで
下に延ばすことによっても達成できる。この場合、基板
は通常半導体材料でできている。
どちらを使ってボディとピン止め層の接続を行うかに関
わらず、これらの素子を接地しかつ他のピクセル・セル
の対応する素子と接続することが一般に望ましい。これ
は、感光素子の表面に配線を形成する際に、単に個々に
ワイヤを各セルに接続することによって達成されること
もできる。しかし、半導体コネクタを個々に絶縁層を貫
通して導電性にした基板に到達するのに充分な深さまで
下に延ばすことによっても達成できる。この場合、基板
は通常半導体材料でできている。
【００１７】本発明は、感光素子および感光素子の製造
方法に関する。感光素子を製造する好ましい方法は、基
板を用意するステップと、基板上に絶縁層を堆積するス
テップと、絶縁層上に半導体層を形成するステップと、
半導体層中に、半導体層を貫通して絶縁層まで延び、半
導体層を半導体材料の複数の分離したセルに分割する複
数のトレンチをエッチングするステップと、前記トレン
チ内に絶縁材料を堆積して、半導体層を貫通し絶縁層ま
で延びる、各セル内の半導体材料を他のセル内の半導体
材料から電気的に分離する絶縁隔壁を形成するステップ
と、各セルの前記半導体材料中に、各々がボディ、ピン
止め層および感光領域を有するアクティブ・ピクセル・
センサを構築するステップとを含む。
方法に関する。感光素子を製造する好ましい方法は、基
板を用意するステップと、基板上に絶縁層を堆積するス
テップと、絶縁層上に半導体層を形成するステップと、
半導体層中に、半導体層を貫通して絶縁層まで延び、半
導体層を半導体材料の複数の分離したセルに分割する複
数のトレンチをエッチングするステップと、前記トレン
チ内に絶縁材料を堆積して、半導体層を貫通し絶縁層ま
で延びる、各セル内の半導体材料を他のセル内の半導体
材料から電気的に分離する絶縁隔壁を形成するステップ
と、各セルの前記半導体材料中に、各々がボディ、ピン
止め層および感光領域を有するアクティブ・ピクセル・
センサを構築するステップとを含む。
【００１８】本発明の最も好ましい方法においては、半
導体コネクタは、各アクティブ・ピクセル・センサに隣
接する前記絶縁材料の部分を前記トレンチ内において露
出させるための開口部を有するボディ・コンタクト・マ
スクで感光素子をマスクするステップと、ボディ・コン
タクト・マスクを貫通して、各アクティブ・ピクセル・
センサのボディに到達するのに充分な深さまで前記絶縁
材料をエッチングするステップと、エッチされた場所に
半導体材料を堆積して、各アクティブ・ピクセル・セン
サのボディを各アクティブ・ピクセル・センサの対応す
るピン止め層に接続するステップとを利用する方法によ
って構築される。
導体コネクタは、各アクティブ・ピクセル・センサに隣
接する前記絶縁材料の部分を前記トレンチ内において露
出させるための開口部を有するボディ・コンタクト・マ
スクで感光素子をマスクするステップと、ボディ・コン
タクト・マスクを貫通して、各アクティブ・ピクセル・
センサのボディに到達するのに充分な深さまで前記絶縁
材料をエッチングするステップと、エッチされた場所に
半導体材料を堆積して、各アクティブ・ピクセル・セン
サのボディを各アクティブ・ピクセル・センサの対応す
るピン止め層に接続するステップとを利用する方法によ
って構築される。
【００１９】
【発明の実施の形態】本発明の好ましい実施形態につい
て説明するに際し、図面の図１ないし図１１を参照す
る。各図において同じ番号は本発明の同じ特徴を指すも
のとする。なお、図は例示のためで、正確な寸法比で示
されているわけではない。
て説明するに際し、図面の図１ないし図１１を参照す
る。各図において同じ番号は本発明の同じ特徴を指すも
のとする。なお、図は例示のためで、正確な寸法比で示
されているわけではない。
【００２０】図１および図２に本発明の感光素子の第１
の実施形態を示す。この実施形態において、各ＡＰＳ素
子は、ＡＰＳ素子のボディをそのピン止め層に接続する
ため半導体材料の垂直な柱の形の分離した半導体プラグ
を有する。
の実施形態を示す。この実施形態において、各ＡＰＳ素
子は、ＡＰＳ素子のボディをそのピン止め層に接続する
ため半導体材料の垂直な柱の形の分離した半導体プラグ
を有する。
【００２１】本発明は、アクティブ・ピクセル・センサ
素子のアレイを組み込んだ感光素子を含み、各ＡＰＳ素
子は、底部が絶縁層で分離され、全側面を絶縁材料の隔
壁で囲まれた、シリコンの分離したアイランド内に構築
されている。図１はアレイ内の単一セルを示す上面図で
ある。セルは４面を絶縁隔壁１０で囲まれ、絶縁材料の
各側面を取り囲む部分を符号１０ａ、１０ｂ、１０ｃ、
１０ｄで示す。
素子のアレイを組み込んだ感光素子を含み、各ＡＰＳ素
子は、底部が絶縁層で分離され、全側面を絶縁材料の隔
壁で囲まれた、シリコンの分離したアイランド内に構築
されている。図１はアレイ内の単一セルを示す上面図で
ある。セルは４面を絶縁隔壁１０で囲まれ、絶縁材料の
各側面を取り囲む部分を符号１０ａ、１０ｂ、１０ｃ、
１０ｄで示す。
【００２２】図２はセルの断面図を示し、セルが基板１
４上に形成された絶縁層１２上に構築されていることを
示す。セルは、下にある絶縁層１２と、素子の表面から
下に向かって絶縁層１２に接触するまで延びる周囲の絶
縁隔壁１０との組み合わせによって、各隣接セルから充
分に電気的に分離されている。各ＡＰＳ素子は、完成し
た素子の上側層１６内に横たわる分離した個々のアクテ
ィブ・シリコンのアイランド内に構築されている。
４上に形成された絶縁層１２上に構築されていることを
示す。セルは、下にある絶縁層１２と、素子の表面から
下に向かって絶縁層１２に接触するまで延びる周囲の絶
縁隔壁１０との組み合わせによって、各隣接セルから充
分に電気的に分離されている。各ＡＰＳ素子は、完成し
た素子の上側層１６内に横たわる分離した個々のアクテ
ィブ・シリコンのアイランド内に構築されている。
【００２３】絶縁隔壁１０は、セルの格子状マトリクス
内のすべてのセルを取り囲む。長方形のセルが示されて
いるが、他のセル形状も使用できる。また、絶縁材料が
各セルを取り囲むが、この設計はまた、希望する場合セ
ルのいくつかの部分を相互接続する半導体材料のコネク
タまたは配線で形成された各種の電気的接続を含む。こ
れらのコネクタは、以下でより詳細に述べるように相互
接続を行うために絶縁隔壁の一部分を貫通し、あるいは
それに置き換わることもできる。
内のすべてのセルを取り囲む。長方形のセルが示されて
いるが、他のセル形状も使用できる。また、絶縁材料が
各セルを取り囲むが、この設計はまた、希望する場合セ
ルのいくつかの部分を相互接続する半導体材料のコネク
タまたは配線で形成された各種の電気的接続を含む。こ
れらのコネクタは、以下でより詳細に述べるように相互
接続を行うために絶縁隔壁の一部分を貫通し、あるいは
それに置き換わることもできる。
【００２４】絶縁層１２と絶縁隔壁１０は、従来の金属
酸化物半導体（ＭＯＳ）製造における浅いトレンチ分離
（ＳＴＩ）で典型的に使用されるのと同じタイプの酸化
物で形成することが好ましい。
酸化物半導体（ＭＯＳ）製造における浅いトレンチ分離
（ＳＴＩ）で典型的に使用されるのと同じタイプの酸化
物で形成することが好ましい。
【００２５】半導体コネクタ・プラグ１８を除いて、各
セル内に構築されたＡＰＳ素子は実質的に従来通りのも
のである。このＡＰＳセルは、層１６内の半導体材料で
構築されたボディ（基体）部２０、感光領域２２および
ピン止め層２４を含む。波長λの入射光２６がピン止め
層２４を通過して感光領域２２に入り、そこで吸収され
て、正孔−電子対を発生する。電子は転送ゲート２８が
オンになるまで感光領域２２内に蓄積されたままであ
る。転送ゲート２８は酸化物絶縁体３０によってベース
材料２０から分離され、オンになると、感光領域２２と
隣接の半導体領域３２との間に電流が流れる。
セル内に構築されたＡＰＳ素子は実質的に従来通りのも
のである。このＡＰＳセルは、層１６内の半導体材料で
構築されたボディ（基体）部２０、感光領域２２および
ピン止め層２４を含む。波長λの入射光２６がピン止め
層２４を通過して感光領域２２に入り、そこで吸収され
て、正孔−電子対を発生する。電子は転送ゲート２８が
オンになるまで感光領域２２内に蓄積されたままであ
る。転送ゲート２８は酸化物絶縁体３０によってベース
材料２０から分離され、オンになると、感光領域２２と
隣接の半導体領域３２との間に電流が流れる。
【００２６】図１から分かるように、ピン止め層２４、
転送ゲート２８および隣接の半導体領域３２がセルの表
面を充分に覆って、セルの頂部からその中に埋め込まれ
たボディ領域２０への接近を防止する。しかし、ＡＰＳ
素子が適切に機能するには、ボディ領域２０をピン止め
層２４に接続する必要がある。これは、本発明のこの第
１の実施形態においては、半導体コネクタ・プラグ１８
の使用により達成される。プラグ１８は、セルの表面か
ら少なくともボディ領域２０の深さまで下方に延びる垂
直な柱の形をしており、ピン止め層２４とボディ領域２
０の間の垂直導電経路を形成する。
転送ゲート２８および隣接の半導体領域３２がセルの表
面を充分に覆って、セルの頂部からその中に埋め込まれ
たボディ領域２０への接近を防止する。しかし、ＡＰＳ
素子が適切に機能するには、ボディ領域２０をピン止め
層２４に接続する必要がある。これは、本発明のこの第
１の実施形態においては、半導体コネクタ・プラグ１８
の使用により達成される。プラグ１８は、セルの表面か
ら少なくともボディ領域２０の深さまで下方に延びる垂
直な柱の形をしており、ピン止め層２４とボディ領域２
０の間の垂直導電経路を形成する。
【００２７】半導体コネクタ１８には様々な位置が使用
でき、このコネクタの２つの代替サイズおよび場所が位
置３４と３６に破線で描いてある。半導体コネクタ１８
は、図では絶縁隔壁１０ａの幅と同じ幅を有する。これ
は、絶縁隔壁の部分１０ａを横切って、コネクタ・プラ
グ１８の左側のセルに到る接続経路を形成する。従っ
て、この構成において、隣接セル内の転送素子との干渉
を避けるため、コネクタ・プラグ１８の左側のセルは、
コネクタの右側のセルと鏡像対象でなければならない。
このタイプの対称は図１１にさらに詳しく示してある。
でき、このコネクタの２つの代替サイズおよび場所が位
置３４と３６に破線で描いてある。半導体コネクタ１８
は、図では絶縁隔壁１０ａの幅と同じ幅を有する。これ
は、絶縁隔壁の部分１０ａを横切って、コネクタ・プラ
グ１８の左側のセルに到る接続経路を形成する。従っ
て、この構成において、隣接セル内の転送素子との干渉
を避けるため、コネクタ・プラグ１８の左側のセルは、
コネクタの右側のセルと鏡像対象でなければならない。
このタイプの対称は図１１にさらに詳しく示してある。
【００２８】あるいは、半導体コネクタが位置３６にあ
るとき、アレイ全体内のセルはすべてセルの左側にＡＰ
Ｓピクセル、セルの右側に転送素子を備え、同じ向きで
ある。さらに、ボディへの半導体接続のもう１つの代替
位置を位置３４に示してある。この代替形態では、半導
体コネクタの幅は絶縁隔壁１０ａの幅より小さい。絶縁
隔壁１０ａの過剰の幅は、各セル内のＡＰＳ素子の向き
および相対位置にかかわらず、隣接するセルを分離する
働きをする。
るとき、アレイ全体内のセルはすべてセルの左側にＡＰ
Ｓピクセル、セルの右側に転送素子を備え、同じ向きで
ある。さらに、ボディへの半導体接続のもう１つの代替
位置を位置３４に示してある。この代替形態では、半導
体コネクタの幅は絶縁隔壁１０ａの幅より小さい。絶縁
隔壁１０ａの過剰の幅は、各セル内のＡＰＳ素子の向き
および相対位置にかかわらず、隣接するセルを分離する
働きをする。
【００２９】半導体コネクタ１８の深さも変えることが
できる。図２に示すように、半導体コネクタ・プラグ１
８の深さは、完全に下の絶縁層１２を貫通し、基板１４
に接触するよう充分大きい。好ましい実施形態では、基
板１４はシリコンである。半導体コネクタ・プラグ１８
が下にある絶縁層１２を貫通するとき、シリコン基板１
４を使って感光素子内の個々のセルすべてのコネクタ・
プラグをすべて相互接続することができる。
できる。図２に示すように、半導体コネクタ・プラグ１
８の深さは、完全に下の絶縁層１２を貫通し、基板１４
に接触するよう充分大きい。好ましい実施形態では、基
板１４はシリコンである。半導体コネクタ・プラグ１８
が下にある絶縁層１２を貫通するとき、シリコン基板１
４を使って感光素子内の個々のセルすべてのコネクタ・
プラグをすべて相互接続することができる。
【００３０】基板１４は通常接地され、それによって各
コネクタ・プラグ１８は基板１４を介して、各ボディ領
域２０および各ピン止め層２４を接地させる。各ＡＰＳ
素子のピン止め層もまた接地接続３８で概略的に示すよ
うに配線（図示せず）で個々に接地することができる。
コネクタ・プラグ１８は基板１４を介して、各ボディ領
域２０および各ピン止め層２４を接地させる。各ＡＰＳ
素子のピン止め層もまた接地接続３８で概略的に示すよ
うに配線（図示せず）で個々に接地することができる。
【００３１】一代替実施形態においては、コネクタ・プ
ラグ１８は必ずしも絶縁層１２を貫通する必要はない。
ボディ部２０と接触し、それをピン止め層に接続するの
に充分なだけ貫入すれば良い。このタイプの実施形態に
おいては、コネクタ・プラグ１８またはピン止め層２４
のどちらかが、製造中の後のある時点で加えられた別個
の配線によって別個に接地されることになる。
ラグ１８は必ずしも絶縁層１２を貫通する必要はない。
ボディ部２０と接触し、それをピン止め層に接続するの
に充分なだけ貫入すれば良い。このタイプの実施形態に
おいては、コネクタ・プラグ１８またはピン止め層２４
のどちらかが、製造中の後のある時点で加えられた別個
の配線によって別個に接地されることになる。
【００３２】図の設計では、絶縁層１２と絶縁隔壁１０
は従来の金属酸化物半導体（ＭＯＳ）製造中に浅いトレ
ンチ分離（ＳＴＩ）に典型的に使用されるのと同じタイ
プの酸化物で形成される。ピン止め層２４はｐ−半導体
材料である。ボディ部２０はエピタキシャル成長による
ｐ型半導体材料であり、感光領域２２はｎ−半導体材料
である。
は従来の金属酸化物半導体（ＭＯＳ）製造中に浅いトレ
ンチ分離（ＳＴＩ）に典型的に使用されるのと同じタイ
プの酸化物で形成される。ピン止め層２４はｐ−半導体
材料である。ボディ部２０はエピタキシャル成長による
ｐ型半導体材料であり、感光領域２２はｎ−半導体材料
である。
【００３３】転送ゲート２８は通常ｎ＋ポリシリコンで
形成され、隣接する半導体領域３２はｎ＋シリコンであ
る。コネクタ・プラグ１８はｐ＋ポリシリコンである。
形成され、隣接する半導体領域３２はｎ＋シリコンであ
る。コネクタ・プラグ１８はｐ＋ポリシリコンである。
【００３４】図３ないし図１０に本発明の製造方法の様
々なステップを表す。これらの図面に従って構築された
素子は、図１および図２に示した実施形態の代替実施形
態である。その主な違いは、各ＡＰＳセルのボディ２０
への接続を行うために使用するコネクタの場所と大き
さ、そのコネクタの深さ、セルの形状、そして鏡像対称
が必要でないことに関するものである。
々なステップを表す。これらの図面に従って構築された
素子は、図１および図２に示した実施形態の代替実施形
態である。その主な違いは、各ＡＰＳセルのボディ２０
への接続を行うために使用するコネクタの場所と大き
さ、そのコネクタの深さ、セルの形状、そして鏡像対称
が必要でないことに関するものである。
【００３５】図３において、好ましくはシリコン製の基
板１４は、その上部表面に付着された絶縁層１２を有す
る。絶縁層１２の上にはアクティブ・シリコンのもう１
つの層１６がある。この上側層は希望するまたは必要な
赤色光の収集深さに応じた適当な厚さの単結晶シリコン
層であることが好ましい。好ましい設計においては、こ
の層は厚さ約５マイクロメートルである。
板１４は、その上部表面に付着された絶縁層１２を有す
る。絶縁層１２の上にはアクティブ・シリコンのもう１
つの層１６がある。この上側層は希望するまたは必要な
赤色光の収集深さに応じた適当な厚さの単結晶シリコン
層であることが好ましい。好ましい設計においては、こ
の層は厚さ約５マイクロメートルである。
【００３６】図３に示した複数の層はシリコン・オン・
インシュレータ（ＳＯＩ）構造と呼ばれることがある。
これにより、上側層１６内のシリコンの個々の分離した
アイランドを、各アイランドの周りのトレンチを絶縁体
１２に到達するのに充分な深さまで画定するエッチング
によって、画定することが可能になる。
インシュレータ（ＳＯＩ）構造と呼ばれることがある。
これにより、上側層１６内のシリコンの個々の分離した
アイランドを、各アイランドの周りのトレンチを絶縁体
１２に到達するのに充分な深さまで画定するエッチング
によって、画定することが可能になる。
【００３７】図４に、セル・マスク４０が図３のＳＯＩ
構造に付着される、このプロセスの最初のステップを表
す。マスクは多素子アレイ内における半導体材料の各ア
イランドの外側境界を画定する。次いで領域４２、４４
を絶縁層１２までエッチングし、得られる格子様のトレ
ンチのアレイが個々のアイランドを画定する。
構造に付着される、このプロセスの最初のステップを表
す。マスクは多素子アレイ内における半導体材料の各ア
イランドの外側境界を画定する。次いで領域４２、４４
を絶縁層１２までエッチングし、得られる格子様のトレ
ンチのアレイが個々のアイランドを画定する。
【００３８】エッチングの後、シリコンのアイランドを
取り囲むトレンチを絶縁材料、好ましくはＳＴＩ分離に
使用されるタイプの絶縁酸化物で充填し、化学的機械的
研磨により上側表面を平坦化すると、図５および図６に
示す結果が得られる。
取り囲むトレンチを絶縁材料、好ましくはＳＴＩ分離に
使用されるタイプの絶縁酸化物で充填し、化学的機械的
研磨により上側表面を平坦化すると、図５および図６に
示す結果が得られる。
【００３９】図６は図５に示した断面図に対応する上面
図である。この段階で、アクティブ・シリコン層１６は
個々のアイランド４６、４８、５０、５２、５４に分割
されており、それらの各々は間にある絶縁隔壁１０の格
子により他の各アイランドから分離されている。
図である。この段階で、アクティブ・シリコン層１６は
個々のアイランド４６、４８、５０、５２、５４に分割
されており、それらの各々は間にある絶縁隔壁１０の格
子により他の各アイランドから分離されている。
【００４０】個々のＡＰＳ素子および関連する転送トラ
ンジスタを、この時点で各セル内に構築することができ
る。しかし、各セルのボディ部２０への必要な接続は図
７および図８に示す追加の製造ステップによって簡略化
される。
ンジスタを、この時点で各セル内に構築することができ
る。しかし、各セルのボディ部２０への必要な接続は図
７および図８に示す追加の製造ステップによって簡略化
される。
【００４１】図７は上側表面の上方に存在する開口部５
８を有するボディ・コンタクト・マスク５６を示す。ボ
ディ・コンタクト開口部５８は、図１および図２に示し
たタイプの個々の垂直柱状のコンタクトを製造するため
の各セルごとの個別の開口部とすることができる。しか
し、この実施形態においては、ボディ・コンタクト開口
部５８は長いスリットである。これらのスリットはセル
４６、４８、５０の縁部に沿って延び、トレンチをトレ
ンチのラインに沿ってこれらのセルおよび他のセルに隣
接する酸化物層中にエッチすることを可能にする。
８を有するボディ・コンタクト・マスク５６を示す。ボ
ディ・コンタクト開口部５８は、図１および図２に示し
たタイプの個々の垂直柱状のコンタクトを製造するため
の各セルごとの個別の開口部とすることができる。しか
し、この実施形態においては、ボディ・コンタクト開口
部５８は長いスリットである。これらのスリットはセル
４６、４８、５０の縁部に沿って延び、トレンチをトレ
ンチのラインに沿ってこれらのセルおよび他のセルに隣
接する酸化物層中にエッチすることを可能にする。
【００４２】続いてこれらのトレンチを半導体材料、好
ましくはｐ＋ポリシリコンで充填して、半導体コネクタ
６０を形成する。図７および図８に見られるように、半
導体コネクタ６０は絶縁隔壁１０ｃの対応する部分の幅
６４よりも小さい幅６２を有する。スリット開口部５８
に対応するトレンチをマスクしエッチングするプロセス
は、半導体材料のアイランド４６、４８、５０を分離す
るためにトレンチをエッチングする対応するプロセスと
ほぼ同じである。ポリシリコンの接続ストリップ６０、
６１を堆積した後、表面を化学的機械的研磨によって平
坦化する。
ましくはｐ＋ポリシリコンで充填して、半導体コネクタ
６０を形成する。図７および図８に見られるように、半
導体コネクタ６０は絶縁隔壁１０ｃの対応する部分の幅
６４よりも小さい幅６２を有する。スリット開口部５８
に対応するトレンチをマスクしエッチングするプロセス
は、半導体材料のアイランド４６、４８、５０を分離す
るためにトレンチをエッチングする対応するプロセスと
ほぼ同じである。ポリシリコンの接続ストリップ６０、
６１を堆積した後、表面を化学的機械的研磨によって平
坦化する。
【００４３】この実施形態においては、図７に見られる
ように、半導体コネクタ６０は絶縁層１２まで下方に延
びるだけで、シリコン基板１４には接触しない。基板１
４には接触しないが、半導体コネクタ６０、６１の個々
のストリップは、後のステップで加えられる他の配線に
よって相互接続することができる。
ように、半導体コネクタ６０は絶縁層１２まで下方に延
びるだけで、シリコン基板１４には接触しない。基板１
４には接触しないが、半導体コネクタ６０、６１の個々
のストリップは、後のステップで加えられる他の配線に
よって相互接続することができる。
【００４４】図７および図８の構造は、このとき、各セ
ル内にアクティブ・ピクセル・センサ素子および転送素
子を製造するための従来の製造ステップにかける準備が
できた状態である。図９は、多数の従来のＡＰＳ製造ス
テップの完了後の１つの中間段階を示す。ゲート２８が
酸化物層３０の上に形成され、両側にスペーサ６２およ
び６４がある。図１０は多数の追加ステップの後の構造
を示す。この時点で、ＡＰＳ素子および関連する転送素
子は大体完成している。残っているのは個々の適用例の
ための希望する様々な配線相互接続を行うことだけであ
る。
ル内にアクティブ・ピクセル・センサ素子および転送素
子を製造するための従来の製造ステップにかける準備が
できた状態である。図９は、多数の従来のＡＰＳ製造ス
テップの完了後の１つの中間段階を示す。ゲート２８が
酸化物層３０の上に形成され、両側にスペーサ６２およ
び６４がある。図１０は多数の追加ステップの後の構造
を示す。この時点で、ＡＰＳ素子および関連する転送素
子は大体完成している。残っているのは個々の適用例の
ための希望する様々な配線相互接続を行うことだけであ
る。
【００４５】図１に示したように、素子の製造中に、領
域６０および６８で示されるセル領域へのいくらかのｐ
＋拡散が起こることに留意されたい。ピン止め層２４の
表面積が比較的大きいため、この外方拡散は重大な問題
ではない。好ましい実施形態においては、ｎ−領域、ｐ
ピン止め層２４およびｎ＋領域にイオン注入する。転送
ゲートは標準の技術を用いて画定される。
域６０および６８で示されるセル領域へのいくらかのｐ
＋拡散が起こることに留意されたい。ピン止め層２４の
表面積が比較的大きいため、この外方拡散は重大な問題
ではない。好ましい実施形態においては、ｎ−領域、ｐ
ピン止め層２４およびｎ＋領域にイオン注入する。転送
ゲートは標準の技術を用いて画定される。
【００４６】図１および図２に見られるタイプの個々の
ボディ・コンタクト１８、３４、３６、または図８に見
られるタイプのより長いボデイ・コンタクト・ストリッ
プ６０、６１の選択、ならびにこれらの接続の幅、接続
の深さ、ボディ部の相互接続および接地のための基板層
１４の使用などの決定は、すべて個別に行う。このよう
な選択は、製造される個々の感光素子、および様々なス
テップを製造プロセスの他のところで必要とされるステ
ップに組み込むことの利点または難点によって決まる。
ボディ・コンタクト１８、３４、３６、または図８に見
られるタイプのより長いボデイ・コンタクト・ストリッ
プ６０、６１の選択、ならびにこれらの接続の幅、接続
の深さ、ボディ部の相互接続および接地のための基板層
１４の使用などの決定は、すべて個別に行う。このよう
な選択は、製造される個々の感光素子、および様々なス
テップを製造プロセスの他のところで必要とされるステ
ップに組み込むことの利点または難点によって決まる。
【００４７】図１１は本発明の非常に好ましい実施形態
を示すもので、４つのセル７０、７２、７４、７６が示
されている。
を示すもので、４つのセル７０、７２、７４、７６が示
されている。
【００４８】セル７０はピン止め層２４、転送ゲート２
８および隣接する半導体領域３２を有する図１に示した
単一セルに実質上対応している。セル７２は、セル７０
と同一であり、セル７４とセル７６もその鏡像である点
を除き同一である。セル７０は部分１０ｂ、１０ｃ、１
０ｄから成る酸化物隔壁によって３側面を取り囲まれて
いる。酸化物隔壁のうち図１の１０ａに対応する部分
は、半導体コネクタ７８によって完全に置き換えられて
いる。
８および隣接する半導体領域３２を有する図１に示した
単一セルに実質上対応している。セル７２は、セル７０
と同一であり、セル７４とセル７６もその鏡像である点
を除き同一である。セル７０は部分１０ｂ、１０ｃ、１
０ｄから成る酸化物隔壁によって３側面を取り囲まれて
いる。酸化物隔壁のうち図１の１０ａに対応する部分
は、半導体コネクタ７８によって完全に置き換えられて
いる。
【００４９】半導体コネクタ７８は、図１の絶縁隔壁部
分１０ａの幅と等しい幅を有する半導体コネクタ１８と
同様に、半導体隔壁部分１０ａの幅と等しい幅を有す
る。ただし、半導体コネクタ７８は、図８の半導体コネ
クタ６０および６１と同様に長いストリップの形状にな
っている。
分１０ａの幅と等しい幅を有する半導体コネクタ１８と
同様に、半導体隔壁部分１０ａの幅と等しい幅を有す
る。ただし、半導体コネクタ７８は、図８の半導体コネ
クタ６０および６１と同様に長いストリップの形状にな
っている。
【００５０】半導体コネクタ７８の深さは、少なくとも
絶縁層に到達するのに充分であり、任意選択でその層を
貫通し、下の基板層１４に接触するのに充分な深さにす
ることもできる。
絶縁層に到達するのに充分であり、任意選択でその層を
貫通し、下の基板層１４に接触するのに充分な深さにす
ることもできる。
【００５１】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００５２】（１）基板と、前記基板上に形成された絶
縁層と、前記絶縁層上に形成された半導体層と、前記半
導体層を貫通して、前記絶縁層まで延び、前記半導体層
を半導体材料の複数のセルに分割する絶縁隔壁と、前記
半導体層内の前記複数のセルのそれぞれのセル内に構築
された感光性アクティブ・ピクセル・センサとを有する
感光素子。 （２）各アクティブ・ピクセル・センサが、ボディと、
ピン止め層と、前記ピン止め層の下に形成された感光領
域とを有し、前記ボディと前記ピン止め層が電気的に互
いに接続されている上記（１）に記載の感光素子。 （３）各アクティブ・ピクセル・センサの前記ボディと
前記ピン止め層が前記ピン止め層から前記ボディに延び
る半導体コネクタによって電気的に互いに接続されてい
る、上記（２）に記載の感光素子。 （４）各アクティブ・ピクセル・センサの前記ボディと
前記ピン止め層の間の前記電気的接続を形成する前記半
導体コネクタが半導体材料で充填されたトレンチであ
り、前記トレンチが、前記アクティブ・ピクセル・セン
サを備える前記セルの１つの側面に沿って延びている、
上記（３）に記載の感光素子。 （５）前記トレンチが少なくとも２つの隣接セルに沿っ
て延びており、前記トレンチ内の前記半導体材料が、前
記２つの隣接セルに対応する前記アクティブ・ピクセル
・センサの前記ボディを電気的に接続している、上記
（４）に記載の感光素子。 （６）各アクティブ・ピクセル・センサの前記ボディと
前記ピン止め層の間の前記電気的接続を形成する前記半
導体コネクタが、前記ピン止め層から前記アクティブ・
ピクセル・センサのボディに延びる垂直柱の形の半導体
プラグである、上記（３）に記載の感光素子。 （７）前記ボディを各アクティブ・ピクセル・センサの
前記ピン止め層に電気的に接続している前記半導体コネ
クタが前記絶縁隔壁内に存在する、上記（３）に記載の
感光素子。 （８）前記絶縁隔壁がある幅を有し、前記半導体コネク
タがある幅を有し、前記半導体コネクタの幅が前記絶縁
隔壁の幅とほぼ同じである、上記（７）に記載の感光素
子。 （９）前記絶縁隔壁がある幅を有し、前記半導体コネク
タがある幅を有し、前記半導体コネクタの幅が前記絶縁
隔壁の幅より小さい、上記（７）に記載の感光素子。 （１０）前記基板がシリコンである、上記（１）に記載
の感光素子。 （１１）基板を用意するステップと、前記基板上に絶縁
層を堆積するステップと、前記絶縁層上に半導体層を形
成するステップと、前記半導体層中に前記半導体層を貫
通して前記絶縁層まで延び、前記半導体層を半導体材料
の複数の分離したセルに分割する、複数のトレンチをエ
ッチングするステップと、前記トレンチ内に絶縁材料を
堆積して、前記半導体層を貫通して前記絶縁層まで延
び、各セル内の前記半導体材料を他のセル内の前記半導
体材料から電気的に分離する絶縁隔壁を形成するステッ
プと、各セルの前記半導体材料中に、各々がボディ、ピ
ン止め層および感光領域を有するアクティブ・ピクセル
・センサを構築するステップとを含む、感光素子の製造
方法。 （１２）さらに、各アクティブ・ピクセル・センサの前
記ボディを各アクティブ・ピクセル・センサの対応する
ピン止め層に電気的に接続するステップを含む、上記
（１１）に記載の感光素子の製造方法。 （１３）各アクティブ・ピクセル・センサの前記ボディ
を各アクティブ・ピクセル・センサの前記対応するピン
止め層に電気的に接続する前記ステップが、各アクティ
ブ・ピクセル・センサに隣接する前記絶縁材料の部分を
前記トレンチ内において露出させるための、開口を有す
るボディ・コンタクト・マスクで前記感光素子をマスク
するステップと、前記ボディ・コンタクト・マスクを通
して各アクティブ・ピクセル・センサの前記ボディに到
達するのに充分な深さまで前記絶縁材料をエッチングす
るステップと、前記エッチされた場所に半導体材料を堆
積して、各アクティブ・ピクセル・センサのボディを各
アクティブ・ピクセル・センサの対応するピン止め層に
接続するステップとを含む、上記（１２）に記載の感光
素子の製造方法。 （１４）各アクティブ・ピクセル・センサおよび前記エ
ッチングされた場所に堆積した前記半導体材料に対応す
る前記ボディ・コンタクト・マスクの開口部が、各アク
ティブ・ピクセル・センサの前記ボディを前記各アクテ
ィブ・ピクセル・センサの対応するピン止め層と個々に
接続する垂直柱の形の半導体プラグを形成する、上記
（１３）に記載の感光素子の製造方法。 （１５）複数の各アクティブ・ピクセル・センサおよび
前記堆積した前記半導体材料に対応する前記ボディ・コ
ンタクト・マスクの各開口部が、前記複数のアクティブ
・ピクセル・センサの前記ボディとピン止め層を互いに
電気的に接続する半導体ストリップを形成する、上記
（１３）に記載の感光素子の製造方法。 （１６）前記ボディ・コンタクト・マスクを通して前記
絶縁材料をエッチングする前記ステップが、前記ボディ
・コンタクト・マスクを通して前記基板に達するのに充
分な深さまで前記絶縁材料をエッチングするステップを
含み、前記基板が半導体材料である、上記（１３）に記
載の感光素子の製造方法。 （１７）前記ボディ・コンタクト・マスクの各開口部の
幅が、各開口部を通して露出された前記絶縁材料を含む
前記トレンチの幅より小さい、上記（１３）に記載の感
光素子の製造方法。 （１８）複数のアクティブ・シリコン領域と、絶縁隔壁
と、複数のピクセル・セルと、複数の導電性プラグとを
有し、１つのピクセル・セルが、前記複数のアクティブ
・シリコン領域のそれぞれの中に形成され、前記１つの
ピクセル・セルがピン止め層と１つのｎ領域と１つのｐ
領域とを有し、前記絶縁隔壁が、前記アクティブ・シリ
コン領域のそれぞれを、他のアクティブ・シリコン領域
のそれぞれから電気的に絶縁し、前記１つのピクセル・
セルにおいて、前記導電性プラグが、前記ピン止め層を
前記ｐ領域に結合することを特徴とする、装置。 （１９）さらに、前記導電性プラグの少なくともいくつ
かに結合された接地導体を含む上記（１８）に記載の装
置。
縁層と、前記絶縁層上に形成された半導体層と、前記半
導体層を貫通して、前記絶縁層まで延び、前記半導体層
を半導体材料の複数のセルに分割する絶縁隔壁と、前記
半導体層内の前記複数のセルのそれぞれのセル内に構築
された感光性アクティブ・ピクセル・センサとを有する
感光素子。 （２）各アクティブ・ピクセル・センサが、ボディと、
ピン止め層と、前記ピン止め層の下に形成された感光領
域とを有し、前記ボディと前記ピン止め層が電気的に互
いに接続されている上記（１）に記載の感光素子。 （３）各アクティブ・ピクセル・センサの前記ボディと
前記ピン止め層が前記ピン止め層から前記ボディに延び
る半導体コネクタによって電気的に互いに接続されてい
る、上記（２）に記載の感光素子。 （４）各アクティブ・ピクセル・センサの前記ボディと
前記ピン止め層の間の前記電気的接続を形成する前記半
導体コネクタが半導体材料で充填されたトレンチであ
り、前記トレンチが、前記アクティブ・ピクセル・セン
サを備える前記セルの１つの側面に沿って延びている、
上記（３）に記載の感光素子。 （５）前記トレンチが少なくとも２つの隣接セルに沿っ
て延びており、前記トレンチ内の前記半導体材料が、前
記２つの隣接セルに対応する前記アクティブ・ピクセル
・センサの前記ボディを電気的に接続している、上記
（４）に記載の感光素子。 （６）各アクティブ・ピクセル・センサの前記ボディと
前記ピン止め層の間の前記電気的接続を形成する前記半
導体コネクタが、前記ピン止め層から前記アクティブ・
ピクセル・センサのボディに延びる垂直柱の形の半導体
プラグである、上記（３）に記載の感光素子。 （７）前記ボディを各アクティブ・ピクセル・センサの
前記ピン止め層に電気的に接続している前記半導体コネ
クタが前記絶縁隔壁内に存在する、上記（３）に記載の
感光素子。 （８）前記絶縁隔壁がある幅を有し、前記半導体コネク
タがある幅を有し、前記半導体コネクタの幅が前記絶縁
隔壁の幅とほぼ同じである、上記（７）に記載の感光素
子。 （９）前記絶縁隔壁がある幅を有し、前記半導体コネク
タがある幅を有し、前記半導体コネクタの幅が前記絶縁
隔壁の幅より小さい、上記（７）に記載の感光素子。 （１０）前記基板がシリコンである、上記（１）に記載
の感光素子。 （１１）基板を用意するステップと、前記基板上に絶縁
層を堆積するステップと、前記絶縁層上に半導体層を形
成するステップと、前記半導体層中に前記半導体層を貫
通して前記絶縁層まで延び、前記半導体層を半導体材料
の複数の分離したセルに分割する、複数のトレンチをエ
ッチングするステップと、前記トレンチ内に絶縁材料を
堆積して、前記半導体層を貫通して前記絶縁層まで延
び、各セル内の前記半導体材料を他のセル内の前記半導
体材料から電気的に分離する絶縁隔壁を形成するステッ
プと、各セルの前記半導体材料中に、各々がボディ、ピ
ン止め層および感光領域を有するアクティブ・ピクセル
・センサを構築するステップとを含む、感光素子の製造
方法。 （１２）さらに、各アクティブ・ピクセル・センサの前
記ボディを各アクティブ・ピクセル・センサの対応する
ピン止め層に電気的に接続するステップを含む、上記
（１１）に記載の感光素子の製造方法。 （１３）各アクティブ・ピクセル・センサの前記ボディ
を各アクティブ・ピクセル・センサの前記対応するピン
止め層に電気的に接続する前記ステップが、各アクティ
ブ・ピクセル・センサに隣接する前記絶縁材料の部分を
前記トレンチ内において露出させるための、開口を有す
るボディ・コンタクト・マスクで前記感光素子をマスク
するステップと、前記ボディ・コンタクト・マスクを通
して各アクティブ・ピクセル・センサの前記ボディに到
達するのに充分な深さまで前記絶縁材料をエッチングす
るステップと、前記エッチされた場所に半導体材料を堆
積して、各アクティブ・ピクセル・センサのボディを各
アクティブ・ピクセル・センサの対応するピン止め層に
接続するステップとを含む、上記（１２）に記載の感光
素子の製造方法。 （１４）各アクティブ・ピクセル・センサおよび前記エ
ッチングされた場所に堆積した前記半導体材料に対応す
る前記ボディ・コンタクト・マスクの開口部が、各アク
ティブ・ピクセル・センサの前記ボディを前記各アクテ
ィブ・ピクセル・センサの対応するピン止め層と個々に
接続する垂直柱の形の半導体プラグを形成する、上記
（１３）に記載の感光素子の製造方法。 （１５）複数の各アクティブ・ピクセル・センサおよび
前記堆積した前記半導体材料に対応する前記ボディ・コ
ンタクト・マスクの各開口部が、前記複数のアクティブ
・ピクセル・センサの前記ボディとピン止め層を互いに
電気的に接続する半導体ストリップを形成する、上記
（１３）に記載の感光素子の製造方法。 （１６）前記ボディ・コンタクト・マスクを通して前記
絶縁材料をエッチングする前記ステップが、前記ボディ
・コンタクト・マスクを通して前記基板に達するのに充
分な深さまで前記絶縁材料をエッチングするステップを
含み、前記基板が半導体材料である、上記（１３）に記
載の感光素子の製造方法。 （１７）前記ボディ・コンタクト・マスクの各開口部の
幅が、各開口部を通して露出された前記絶縁材料を含む
前記トレンチの幅より小さい、上記（１３）に記載の感
光素子の製造方法。 （１８）複数のアクティブ・シリコン領域と、絶縁隔壁
と、複数のピクセル・セルと、複数の導電性プラグとを
有し、１つのピクセル・セルが、前記複数のアクティブ
・シリコン領域のそれぞれの中に形成され、前記１つの
ピクセル・セルがピン止め層と１つのｎ領域と１つのｐ
領域とを有し、前記絶縁隔壁が、前記アクティブ・シリ
コン領域のそれぞれを、他のアクティブ・シリコン領域
のそれぞれから電気的に絶縁し、前記１つのピクセル・
セルにおいて、前記導電性プラグが、前記ピン止め層を
前記ｐ領域に結合することを特徴とする、装置。 （１９）さらに、前記導電性プラグの少なくともいくつ
かに結合された接地導体を含む上記（１８）に記載の装
置。
【図１】本発明に従って構築された感光素子の第１の実
施形態におけるセルのアレイ中にアクティブ・ピクセル
・センサを有する、単一セルの上面図である。
施形態におけるセルのアレイ中にアクティブ・ピクセル
・センサを有する、単一セルの上面図である。
【図２】図１の線２−２に沿って切断した本発明の第１
の実施形態の断面図である。
の実施形態の断面図である。
【図３】図３〜図１０のステップにより本発明の感光素
子の第２の実施形態を実現する方法における例示的ステ
ップを示す断面図である。
子の第２の実施形態を実現する方法における例示的ステ
ップを示す断面図である。
【図４】本発明を実現する方法における例示的ステップ
を示す、本発明の感光素子の第２の実施形態の断面図で
ある。
を示す、本発明の感光素子の第２の実施形態の断面図で
ある。
【図５】本発明を実現する方法における例示的ステップ
を示す、本発明の感光素子の第２の実施形態の断面図で
ある。
を示す、本発明の感光素子の第２の実施形態の断面図で
ある。
【図６】本発明を実現する方法における例示的ステップ
を示す、本発明の感光素子の第２の実施形態の平面図で
ある。
を示す、本発明の感光素子の第２の実施形態の平面図で
ある。
【図７】本発明を実現する方法における例示的ステップ
を示す、本発明の感光素子の第２の実施形態の断面図で
ある。
を示す、本発明の感光素子の第２の実施形態の断面図で
ある。
【図８】本発明を実現する方法における例示的ステップ
を示す、本発明の感光素子の第２の実施形態の平面図で
ある。
を示す、本発明の感光素子の第２の実施形態の平面図で
ある。
【図９】本発明を実現する方法における例示的ステップ
を示す、本発明の感光素子の第２の実施形態の断面図で
ある。
を示す、本発明の感光素子の第２の実施形態の断面図で
ある。
【図１０】本発明を実現する方法における例示的ステッ
プを示す、本発明の感光素子の第２の実施形態の断面図
である。
プを示す、本発明の感光素子の第２の実施形態の断面図
である。
【図１１】本発明に従って構築された感光素子の好まし
い実施形態におけるセルのアレイ中の４つの隣接するア
クティブ・ピクセル・センサ・セルの上面図である。
い実施形態におけるセルのアレイ中の４つの隣接するア
クティブ・ピクセル・センサ・セルの上面図である。
１０ 絶縁隔壁 １０ａ 絶縁隔壁部分 １０ｂ 絶縁隔壁部分 １０ｃ 絶縁隔壁部分 １０ｄ 絶縁隔壁部分 １２ 絶縁層 １４ 基板 １６ 層 １８ コネクタ・プラグ ２０ ボディ部 ２２ 感光領域 ２４ ピン止め層 ２６ 入射光 ２８ 転送ゲート ３０ 酸化物絶縁体 ３２ 半導体領域 ３８ 接地接続 ４０ セル・マスク ４６ アイランド ４８ アイランド ５０ アイランド ５２ アイランド ５４ アイランド ５６ ボディ・コンタクト・マスク ５８ 開口部 ６０ 半導体コネクタ ６１ 半導体コネクタ ６２ スペーサ ６４ スペーサ ７０ セル ７２ セル ７４ セル ７６ セル ７８ 半導体コネクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホン＝サム・ピー・ウォン アメリカ合衆国10514 ニューヨーク州 チャパクァ バレー・ビュー・ロード 15 (56)参考文献 特開 昭59−108460（ＪＰ，Ａ) 特開 昭63−55980（ＪＰ，Ａ) 特開 平２−20064（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/146
Claims (19)
- 【請求項１】基板と、 前記基板上に形成された絶縁層と、 前記絶縁層上に形成された半導体層と、 前記半導体層を貫通して、前記絶縁層まで延び、前記半
導体層を半導体材料の複数のセルに分割する絶縁隔壁
と、 前記半導体層内の前記複数のセルのそれぞれのセル内に
構築された感光性アクティブ・ピクセル・センサとを有
する感光素子。 - 【請求項２】各アクティブ・ピクセル・センサが、 ボディと、 ピン止め層と、 前記ピン止め層の下に形成された感光領域とを有し、前
記ボディと前記ピン止め層が電気的に互いに接続されて
いる請求項１に記載の感光素子。 - 【請求項３】各アクティブ・ピクセル・センサの前記ボ
ディと前記ピン止め層が前記ピン止め層から前記ボディ
に延びる半導体コネクタによって電気的に互いに接続さ
れている、請求項２に記載の感光素子。 - 【請求項４】各アクティブ・ピクセル・センサの前記ボ
ディと前記ピン止め層の間の前記電気的接続を形成する
前記半導体コネクタが半導体材料で充填されたトレンチ
であり、前記トレンチが、前記アクティブ・ピクセル・
センサを備える前記セルの１つの側面に沿って延びてい
る、請求項３に記載の感光素子。 - 【請求項５】前記トレンチが少なくとも２つの隣接セル
に沿って延びており、前記トレンチ内の前記半導体材料
が、前記２つの隣接セルに対応する前記アクティブ・ピ
クセル・センサの前記ボディを電気的に接続している、
請求項４に記載の感光素子。 - 【請求項６】各アクティブ・ピクセル・センサの前記ボ
ディと前記ピン止め層の間の前記電気的接続を形成する
前記半導体コネクタが、前記ピン止め層から前記アクテ
ィブ・ピクセル・センサのボディに延びる垂直柱の形の
半導体プラグである、請求項３に記載の感光素子。 - 【請求項７】前記ボディを各アクティブ・ピクセル・セ
ンサの前記ピン止め層に電気的に接続している前記半導
体コネクタが前記絶縁隔壁内に存在する、請求項３に記
載の感光素子。 - 【請求項８】前記絶縁隔壁がある幅を有し、前記半導体
コネクタがある幅を有し、前記半導体コネクタの幅が前
記絶縁隔壁の幅とほぼ同じである、請求項７に記載の感
光素子。 - 【請求項９】前記絶縁隔壁がある幅を有し、前記半導体
コネクタがある幅を有し、前記半導体コネクタの幅が前
記絶縁隔壁の幅より小さい、請求項７に記載の感光素
子。 - 【請求項１０】前記基板がシリコンである、請求項１に
記載の感光素子。 - 【請求項１１】基板を用意するステップと、 前記基板上に絶縁層を堆積するステップと、 前記絶縁層上に半導体層を形成するステップと、 前記半導体層中に前記半導体層を貫通して前記絶縁層ま
で延び、前記半導体層を半導体材料の複数の分離したセ
ルに分割する、複数のトレンチをエッチングするステッ
プと、 前記トレンチ内に絶縁材料を堆積して、前記半導体層を
貫通して前記絶縁層まで延び、各セル内の前記半導体材
料を他のセル内の前記半導体材料から電気的に分離する
絶縁隔壁を形成するステップと、 各セルの前記半導体材料中に、各々がボディ、ピン止め
層および感光領域を有するアクティブ・ピクセル・セン
サを構築するステップとを含む、感光素子の製造方法。 - 【請求項１２】さらに、各アクティブ・ピクセル・セン
サの前記ボディを各アクティブ・ピクセル・センサの対
応するピン止め層に電気的に接続するステップを含む、
請求項１１に記載の感光素子の製造方法。 - 【請求項１３】各アクティブ・ピクセル・センサの前記
ボディを各アクティブ・ピクセル・センサの前記対応す
るピン止め層に電気的に接続する前記ステップが、 各アクティブ・ピクセル・センサに隣接する前記絶縁材
料の部分を前記トレンチ内において露出させるための、
開口を有するボディ・コンタクト・マスクで前記感光素
子をマスクするステップと、 前記ボディ・コンタクト・マスクを通して各アクティブ
・ピクセル・センサの前記ボディに到達するのに充分な
深さまで前記絶縁材料をエッチングするステップと、 前記エッチされた場所に半導体材料を堆積して、各アク
ティブ・ピクセル・センサのボディを各アクティブ・ピ
クセル・センサの対応するピン止め層に接続するステッ
プとを含む、請求項１２に記載の感光素子の製造方法。 - 【請求項１４】各アクティブ・ピクセル・センサおよび
前記エッチングされた場所に堆積した前記半導体材料に
対応する前記ボディ・コンタクト・マスクの開口部が、
各アクティブ・ピクセル・センサの前記ボディを前記各
アクティブ・ピクセル・センサの対応するピン止め層と
個々に接続する垂直柱の形の半導体プラグを形成する、
請求項１３に記載の感光素子の製造方法。 - 【請求項１５】複数の各アクティブ・ピクセル・センサ
および前記堆積した前記半導体材料に対応する前記ボデ
ィ・コンタクト・マスクの各開口部が、前記複数のアク
ティブ・ピクセル・センサの前記ボディとピン止め層を
互いに電気的に接続する半導体ストリップを形成する、
請求項１３に記載の感光素子の製造方法。 - 【請求項１６】前記ボディ・コンタクト・マスクを通し
て前記絶縁材料をエッチングする前記ステップが、前記
ボディ・コンタクト・マスクを通して前記基板に達する
のに充分な深さまで前記絶縁材料をエッチングするステ
ップを含み、前記基板が半導体材料である、請求項１３
に記載の感光素子の製造方法。 - 【請求項１７】前記ボディ・コンタクト・マスクの各開
口部の幅が、各開口部を通して露出された前記絶縁材料
を含む前記トレンチの幅より小さい、請求項１３に記載
の感光素子の製造方法。 - 【請求項１８】複数のアクティブ・シリコン領域と、 絶縁隔壁と、 複数のピクセル・セルと、 複数の導電性プラグとを有し、 １つのピクセル・セルが、前記複数のアクティブ・シリ
コン領域のそれぞれの中に形成され、前記１つのピクセ
ル・セルがピン止め層と１つのｎ領域と１つのｐ領域と
を有し、 前記絶縁隔壁が、前記アクティブ・シリコン領域のそれ
ぞれを、他のアクティブ・シリコン領域のそれぞれから
電気的に絶縁し、 前記１つのピクセル・セルにおいて、前記導電性プラグ
が、前記ピン止め層を前記ｐ領域に結合することを特徴
とする、装置。 - 【請求項１９】さらに、前記導電性プラグの少なくとも
いくつかに結合された接地導体を含む請求項１８に記載
の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/004,429 US5877521A (en) | 1998-01-08 | 1998-01-08 | SOI active pixel cell design with grounded body contact |
| US09/004429 | 1998-01-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251569A JPH11251569A (ja) | 1999-09-17 |
| JP3065597B2 true JP3065597B2 (ja) | 2000-07-17 |
Family
ID=21710755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11000073A Expired - Fee Related JP3065597B2 (ja) | 1998-01-08 | 1999-01-04 | 感光素子及びこれの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5877521A (ja) |
| JP (1) | JP3065597B2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274454A (ja) * | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
| JP2921567B1 (ja) | 1998-04-22 | 1999-07-19 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
| US6015745A (en) * | 1998-05-18 | 2000-01-18 | International Business Machines Corporation | Method for semiconductor fabrication |
| WO2000021280A1 (en) * | 1998-10-07 | 2000-04-13 | California Institute Of Technology | Silicon-on-insulator (soi) active pixel sensors with the photosites implemented in the substrate |
| JP4725673B2 (ja) * | 1999-02-09 | 2011-07-13 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| KR100384836B1 (ko) * | 1999-06-28 | 2003-05-22 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조방법 |
| US6288426B1 (en) * | 2000-02-28 | 2001-09-11 | International Business Machines Corp. | Thermal conductivity enhanced semiconductor structures and fabrication processes |
| JP2001326343A (ja) * | 2000-05-16 | 2001-11-22 | Minolta Co Ltd | 固体撮像装置 |
| KR100562667B1 (ko) * | 2000-08-31 | 2006-03-20 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조방법 |
| US6538299B1 (en) * | 2000-10-03 | 2003-03-25 | International Business Machines Corporation | Silicon-on-insulator (SOI) trench photodiode |
| US6660616B2 (en) * | 2001-01-31 | 2003-12-09 | Texas Instruments Incorporated | P-i-n transit time silicon-on-insulator device |
| US6930336B1 (en) * | 2001-06-18 | 2005-08-16 | Foveon, Inc. | Vertical-color-filter detector group with trench isolation |
| KR100790286B1 (ko) * | 2001-06-28 | 2008-01-02 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| KR100748314B1 (ko) * | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| KR100748324B1 (ko) * | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서의 제조 방법 |
| KR100776150B1 (ko) * | 2001-10-23 | 2007-11-15 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| KR100790212B1 (ko) * | 2001-11-22 | 2008-01-02 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
| KR100776151B1 (ko) * | 2001-12-27 | 2007-11-16 | 매그나칩 반도체 유한회사 | 고집적 이미지센서 제조 방법 |
| KR100838466B1 (ko) * | 2001-12-27 | 2008-06-16 | 매그나칩 반도체 유한회사 | 고집적 이미지센서 제조 방법 |
| KR100766675B1 (ko) * | 2001-12-28 | 2007-10-15 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| DE10226028A1 (de) * | 2002-06-12 | 2003-12-24 | Bosch Gmbh Robert | Bauelement und Verfahren zu dessen Herstellung |
| US7253392B2 (en) * | 2003-09-08 | 2007-08-07 | Micron Technology, Inc. | Image sensor with photo diode gate |
| WO2006008746A2 (en) * | 2004-07-22 | 2006-01-26 | Yissum Research Development Company Of The Hebrew University Of Jerusalem | Integrated active pixel sensor and method of its fabrication |
| JP2006054252A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 固体撮像装置 |
| DE102004060365B4 (de) * | 2004-12-15 | 2009-03-19 | Austriamicrosystems Ag | Bauelement mit Halbleiterübergang und Verfahren zur Herstellung |
| US7205627B2 (en) * | 2005-02-23 | 2007-04-17 | International Business Machines Corporation | Image sensor cells |
| JP5272281B2 (ja) * | 2005-09-22 | 2013-08-28 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びにカメラ |
| DE102005059034B4 (de) * | 2005-12-10 | 2007-10-11 | X-Fab Semiconductor Foundries Ag | SOI-Isolationsgrabenstrukturen |
| KR100781920B1 (ko) * | 2006-08-16 | 2007-12-04 | (주)실리콘화일 | 영상신호 픽업용 픽셀 및 그 제조 방법 |
| DE102007007584A1 (de) * | 2006-12-29 | 2008-07-03 | Osram Opto Semiconductors Gmbh | Halbleiterdetektoranordnung und Herstellungsverfahren für eine Halbleiterdetektoranordnung |
| US7459668B2 (en) * | 2007-03-06 | 2008-12-02 | Micron Technology, Inc. | Method, apparatus, and system to reduce ground resistance in a pixel array |
| KR101124653B1 (ko) * | 2007-03-30 | 2012-03-20 | 파나소닉 전공 주식회사 | 공간 정보 검출 장치 |
| US9918429B1 (en) | 2013-05-07 | 2018-03-20 | John T. Di Lallo | Ergonomic weed trimmer |
| CN106981495B (zh) * | 2016-01-15 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
| US11121169B2 (en) * | 2019-06-25 | 2021-09-14 | Omnivision Technologies, Inc. | Metal vertical transfer gate with high-k dielectric passivation lining |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4006458A (en) * | 1976-02-09 | 1977-02-01 | Rockwell International Corporation | Detector circuit |
| US5008723A (en) * | 1989-12-29 | 1991-04-16 | Kopin Corporation | MOS thin film transistor |
| US5347154A (en) * | 1990-11-15 | 1994-09-13 | Seiko Instruments Inc. | Light valve device using semiconductive composite substrate |
| US5145802A (en) * | 1991-11-12 | 1992-09-08 | United Technologies Corporation | Method of making SOI circuit with buried connectors |
| US5358879A (en) * | 1993-04-30 | 1994-10-25 | Loral Federal Systems Company | Method of making gate overlapped lightly doped drain for buried channel devices |
| US5559368A (en) * | 1994-08-30 | 1996-09-24 | The Regents Of The University Of California | Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation |
| US5614744A (en) * | 1995-08-04 | 1997-03-25 | National Semiconductor Corporation | CMOS-based, low leakage active pixel array with anti-blooming isolation |
| US5587596A (en) * | 1995-09-20 | 1996-12-24 | National Semiconductor Corporation | Single MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
| US5789774A (en) * | 1996-03-01 | 1998-08-04 | Foveonics, Inc. | Active pixel sensor cell that minimizes leakage current |
-
1998
- 1998-01-08 US US09/004,429 patent/US5877521A/en not_active Expired - Lifetime
-
1999
- 1999-01-04 JP JP11000073A patent/JP3065597B2/ja not_active Expired - Fee Related
- 1999-01-14 US US09/231,068 patent/US6258636B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251569A (ja) | 1999-09-17 |
| US5877521A (en) | 1999-03-02 |
| US6258636B1 (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065597B2 (ja) | 感光素子及びこれの製造方法 | |
| EP1394858B1 (en) | Semiconductor device for reading signal from photodiode via transistors | |
| US5235198A (en) | Non-interlaced interline transfer CCD image sensing device with simplified electrode structure for each pixel | |
| US5086010A (en) | Method for manufacturing solid state image sensing device formed of charge coupled devices on side surfaces of trenches | |
| CN100449769C (zh) | Cmos图像传感器及其制造方法 | |
| JP2825004B2 (ja) | 側壁電荷結合撮像素子及びその製造方法 | |
| JP2827675B2 (ja) | 半導体記憶装置 | |
| TWI711171B (zh) | 影像感測器及形成其的方法 | |
| US5463232A (en) | Solid-state imaging device with internal smear eliminator | |
| US20060255381A1 (en) | Pixel with gate contacts over active region and method of forming same | |
| JP2008546176A (ja) | アンチブルーミングアイソレーションを備えたカラー画素および形成方法 | |
| US11574947B2 (en) | Method and image sensor with vertical transfer gate and buried backside-illuminated photodiodes | |
| JP2001250934A (ja) | キャパシタ構造を有するイメージセンサ及びその製造方法 | |
| JPH02267966A (ja) | 固体撮像装置のオーバフロードレイン構造およびその製造方法 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| JP3049015B2 (ja) | バンドギャップ設計型アクティブ・ピクセル・セル | |
| JPH10135439A (ja) | 固体撮像装置とその製造方法 | |
| US20010023949A1 (en) | SOI active pixel cell design with grounded body contact | |
| US5401679A (en) | Method of manufacturing charge transfer device | |
| US4912537A (en) | Image sensing array with charge isolation | |
| US5159419A (en) | CCD imager responsive to long wavelength radiation | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| US5252509A (en) | Ccd imager responsive to long wavelength radiation | |
| KR100956193B1 (ko) | 이송효율이 개선된 씨모스 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |