JP3054304B2 - 絶縁ゲート型トランジスタおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶画像表示装置等
に適用される絶縁ゲート型トランジスタおよびその製造
方法に関するものである。

【０００２】

【従来の技術】近年の微細加工技術、液晶材料および実
装技術等の進歩により３〜１５インチ程度のサイズでは
あるが、液晶パネルで実用上支障のないテレビジョン画
像や各種の画像表示が商用ベースで既に得られている。
また液晶パネルを構成する２枚のガラス基板の一方にＲ
ＧＢの着色層を形成しておくことにより、カラー表示も
容易に実現されている。さらに絵素毎にスイッチング素
子を内蔵させた、いわゆるアクティブ型の液晶パネルで
は、クロストークも少なくかつ高いコントラスト比を有
する画像が保証される。

【０００３】これらの液晶パネルは、走査線としては１
２０〜９６０本、信号線としては２４０〜２０００本程
度のマトリクス編成が標準的である。例えば、図１５に
示すように液晶パネル１を構成する一方のガラス基板２
上に形成された走査線の電極端子群６に駆動信号を供給
する半導体集積回路チップ３を直接接続するＣＯＧ（Ｃ
ｈｉｐ−Ｏｎ−Ｇｌａｓｓ）方式や、例えばポリイミド
系樹脂薄膜をベースとし、金めっきされた銅箔の端子群
（図示せず）を有する接続フィルム４を信号線の電極端
子群５に接着剤で圧接しながら固定する方式などの実装
手段によって、電気信号が画像表示部に供給される。こ
こでは便宜上二つの実装方式を同時に図示しているが、
実際にはいずれかの実装方式が選ばれることは言うまで
もない。

【０００４】７，８は、液晶パネル１の中央の画像表示
部と、信号線および走査線の電極端子群５，６との間を
接続する配線路で、必ずしも電極端子群５，６と同じ導
電材で構成される必要はない。９は、全ての液晶セルに
共通の透明導電性の対向電極を有するもう１枚のガラス
基板で、２枚のガラス基板２，９は石英ファイバやプラ
スチック・ビーズ等のスペーサによって数μｍ程度の所
定の距離を隔てて形成され、その間隙（ギャップ）は有
機性樹脂よりなるシール材と封口材で封止された閉空間
になっており、閉空間には液晶が充填されている。また
カラー表示を実現するには、ガラス基板９の閉空間側に
着色層と称する染料または顔料のいずれか一方もしくは
両方を含む有機薄膜が被着されて色表示機能が与えられ
るので、その場合にはガラス基板９は別名カラーフィル
タと呼ばれる。そして、液晶材の性質によっては、ガラ
ス基板９の上面またはガラス基板２の下面のいずれかも
しくは両面上に偏光板が貼付され、液晶パネル１は電気
光学素子として機能する。

【０００５】図１６は、スイッチング素子として絶縁ゲ
ート型トランジスタ１０を絵素毎に配置したアクティブ
型液晶パネルの等価回路図である。実線で描かれた素子
は一方のガラス基板２上に、そして破線で描かれた素子
はもう一方のガラス基板９上に形成されている。走査線
１１と信号線１２は、例えば非晶質シリコン（ａ−Ｓ
ｉ）を半導体層とし、シリコン窒化層（ＳｉＮｘ）をゲ
ート絶縁層とするＴＦＴ（薄膜トランジスタ）１０の形
成と同時にガラス基板２上に作製される。液晶セル１３
はガラス基板２上に形成された透明導電性の絵素電極
と、カラーフィルタ（９）上に形成された同じく透明導
電性の対向電極１５と、２枚のガラス基板２，９で構成
された閉空間を満たす液晶とで構成され、電気的にはコ
ンデンサと同じ扱いを受ける。蓄積容量の構成に関して
はいくつかの選択が可能で、例えば図１６では蓄積容量
２２は前段のゲート（走査線）と絵素電極とで構成され
ている。

【０００６】図１６において、蓄積容量２２はアクティ
ブ型の液晶パネルとしては必ずしも必須の構成要素とは
限らないが、駆動用信号源の利用効率の向上、浮遊寄生
容量の障害の抑制および高温動作時の画像のちらつき
（フリッカ）防止等には効果的であるので、実用上はほ
ぼ採用されている。図１７は、カラー液晶画像表示装置
の要部断面図である。染色された感光性ゼラチンまたは
着色性感光性樹脂等よりなる着色層１８は先述したよう
に、カラーフィルタ（９）の閉空間側で絵素電極１４に
対応してＲＧＢの三原色で所定の配列に従って配置され
ている。全ての絵素電極１４に共通の対向電極１５は着
色層１８の存在による電圧配分損失を避けるためには図
示したように着色層１８上に形成される。液晶１６に接
して２枚のガラス基板２，９上に被着された、例えば
０．１μｍ程度の膜厚のポリイミド系樹脂薄膜層１９は
液晶分子を決められた方向に揃えるための配向膜であ
る。加えて液晶１６にツイスト・ネマチック（ＴＮ）型
のものを用いる場合には上下に２枚の偏光板２０を必要
とする。

【０００７】また、ＲＧＢの着色層１８の境界に低反射
性の不透明膜２１を配置すると、ガラス基板２上の信号
線１２等の配線層からの反射光を防止できてコントラス
ト比が向上し、またスイッチング素子１０の外部光照射
によるＯＦＦ時のリーク電流の増大が防げて強い外光の
下でも動作させることが可能となり、ブラックマトリク
スとして実用化されている。ブラックマトリクス材の構
成も多数考えられるが、着色層の境界に於ける段差の発
生状況と光の透過率を考慮すると、コスト高にはなるが
０．１μｍ程度の膜厚のＣｒ薄膜が簡便である。

【０００８】２３は、絵素電極１４と薄膜トランジスタ
１０のドレインとを接続するための導電性薄膜で、一般
的には信号線１２と同一の材質で同時に形成される。こ
こでは図示しなかったが、対向電極１５は画像表示部よ
り僅かに外よりの隅部で適当な導電性ペーストを介して
ＴＦＴ基板２上の適当な導電性パターンに接続され、電
極端子群５，６の一部に組み込まれて電気的接続が与え
られる。

【０００９】なお、図１７において理解を簡単にするた
め、薄膜トランジスタ１０、走査線１１、蓄積容量２
２、光源およびスペーサ等の主要因子は省略されてい
る。図１８には、現在採用されているスイッチング素子
である絶縁ゲート型トランジスタの一つの典型的な平面
パターン配置図を示す。ここでは蓄積容量２２は前段の
走査線１１′と絵素電極１４とで構成されている。図１
８のＡ−Ａ′線上の製造工程の断面図を図１９〜図２４
に示し、絶縁ゲート型トランジスタも含めて液晶画像表
示用ＴＦＴ基板の製造プロセスを以下に説明する。

【００１０】まず図１９に示したように、ガラス基板２
の一主面上に絶縁ゲート型トランジスタのゲート電極と
走査線を兼ねる金属層（１１）を例えば、スパッタ等の
真空製膜装置を用いて０．１μｍの膜厚のクロム（Ｃ
ｒ）で被着して選択的パターン形成を行なう。つぎに図
２０に示したように、ゲート絶縁層２４となる第１のシ
リコン窒化層（ＳｉＮｘ）、不純物を殆ど含まない第１
の非晶質シリコン（ａ−Ｓｉ）層２５およびエッチング
・ストッパーとなる第２のシリコン窒化層（ＳｉＮｘ）
２７の３層を順次例えば、０．４μｍ，０．０５μｍ，
０．１μｍの膜厚でプラズマＣＶＤ装置を用いて連続的
に堆積する。

【００１１】そして図２１に示したように、ゲート１１
上でゲート１１よりも細く第２のＳｉＮｘ層を選択的に
残して２７′とし、不純物を含まない第１の非晶質シリ
コン層２５を露出した後、全面に不純物として例えば燐
（Ｐ）を含む第２の非晶質シリコン層２６を、例えば
０．０５μｍの膜厚でプラズマＣＶＤ装置を用いて全面
に被着する。

【００１２】引続き図２２に示したように、ゲート１１
上周辺に上記２層の非晶質シリコン層を島状に選択的に
形成して２５′，２６′とし、ゲート絶縁層２４を露出
する。さらに、必ずしもこの位置が製造工程上最適とは
限らないが、スパッタ等の真空製膜装置を用いて０．１
μｍの膜厚の透明導電性のＩＴＯを被着して選択的パタ
ーン形成を行ない、絵素電極１４を形成する。

【００１３】その後ゲート絶縁層２４の一部を選択的に
除去して走査線１１への接続のための開口部（図示せ
ず）を形成した後、図２３に示したように上記開口部を
含んで例えば０．１μｍの膜厚のクロム（Ｃｒ）と０．
５μｍの膜厚のアルミニウム（Ａｌ）の２層よりなるゲ
ート配線（図示せず）と一対のソース・ドレイン配線１
２，２３を第２のＳｉＮｘ層２７′と一部重なるように
選択的に被着形成し、図２４に示したように上記配線を
マスクとして第２のＳｉＮｘ層２７′上の不純物を含む
第２の非晶質シリコン層２６′を選択的に除去して絶縁
ゲート型トランジスタが完成する。この時、ソース・ド
レイン配線でカバーされていない第１の非晶質シリコン
層２５′は第２の非晶質シリコン層２６′の過食刻によ
って消失してしまうが、第２のＳｉＮｘ層２７′は非晶
質シリコン層２６′の過食刻に対して絶縁ゲート型トラ
ンジスタのチャネルとなる不純物を含まない非晶質シリ
コン層２５′を保護する機能を発揮しているので、エッ
チング・ストッパと称される。

【００１４】以上述べた製造方法では、２種類の非晶質
シリコン層２５′，２６′を島状に形成してゲート絶縁
層２４を露出してから、ゲート（走査線）への接続のた
めの開口部の形成が実行されているが、製造工程（特に
写真食刻工程）の短縮化のために非晶質シリコン層２
５，２６を島状に形成することなく、２種類の非晶質シ
リコン層２５，２６とゲート絶縁層２４の多層を一気に
食刻して、上記開口部を形成することも可能である。開
口部の形成が多層膜の食刻となってやや複雑になり、か
つドライエッチングを採用しないと開口部の断面形状が
逆テーパになり易いなど工業上の課題がないわけではな
いが、非晶質シリコン層２５，２６を島状に形成する工
程を省略することができるからである。ただし、後者の
場合には非晶質シリコン層の不透明性に鑑み、ゲート配
線とソース・ドレイン配線１２，２３をマスクとして前
記配線間の不要な非晶質シリコン層を除去した後か、３
層形成前、すなわちゲート絶縁層２４の形成前に絵素電
極１４が形成されることは容易に理解されよう。

【００１５】この従来例において、蓄積容量２２は前段
の走査線１１′と絵素電極１４とを電極とし、ゲート絶
縁層２４を絶縁体とする構成になっている。またアクテ
ィブ型液晶パネルの信頼性を高める目的で、上記した絶
縁ゲート型トランジスタの完成後にパシベーション機能
を確保するＳｉＮｘ等の透明絶縁層をさらに全面に形成
するのが一般的であるがここではその詳細は省略する。
また絶縁ゲート型トランジスタの耐熱性を向上させるた
めに、ソース・ドレイン配線１２、２３と不純物を含む
非晶質シリコン層２６′との間に耐熱バリア・メタルと
してＣｒを紹介しているが、その他にもＴｉ（チタン）
等の金属薄膜層やシリサイド薄膜層がよく採用されてい
る。耐熱バリア・メタルの技術の詳細についてもここで
は省略する。

【００１６】

【発明が解決しようとする課題】先行例として紹介した
絶縁ゲート型トランジスタは、ソース・ドレイン配線が
ゲートと一部平面的に重なって形成されるために、ゲー
ト・ソース、ゲート・ドレイン間に寄生容量が発生す
る。しかもその重なり度合が露光工程での合わせ精度に
よって決定されるため、画面サイズが大きくなると、
１）マスク精度、２）露光機の合わせ精度、３）ガラス
基板２，９の熱収縮および熱膨張等で制約されて総合的
な合わせ精度が数μｍにも及ぶことは稀ではない。ゲー
ト・ソース間の寄生容量は信号線容量を増加させて消費
電力の増大をもたらし、またゲート・ドレイン間の寄生
容量は絵素電極の電位をゲートパルスで変調させて画像
の焼付けや、露光機にステッパを用いた場合には画面継
ぎ筋として、何れも重大な品質欠陥となるので、明るい
画面を確保するための開口率の向上とあいまって、寄生
容量の小さな自己整合型のＴＦＴが望まれている。

【００１７】図２５には、寄生容量の低減を目指して開
発された絶縁ゲート型トランジスタの平面パターン配置
図を示す。ここでも蓄積容量２２は前段の走査線１１′
と絵素電極１４とで構成されている。図２５のＢ−Ｂ′
線上の製造工程断面図を図２６ないし図３３に示し、絶
縁ゲート型トランジスタも含めて液晶画像表示用ＴＦＴ
基板の製造プロセスを以下に説明する。

【００１８】まず図２６に示したように、ガラス基板２
の一主面上に絶縁ゲート型トランジスタのゲート電極と
走査線を兼ねる金属層（１１）を例えば、スパッタ等の
真空製膜装置を用いて０．１μｍの膜厚のクロム（Ｃ
ｒ）で被着して選択的パターン形成を行なう。つぎに図
２７に示したように、ゲート絶縁層２４となる第１のシ
リコン窒化層（ＳｉＮｘ）、不純物を殆ど含まない第１
の非晶質シリコン（ａ−Ｓｉ）層２５、エッチング・ス
トッパーとなる第２のシリコン窒化層（ＳｉＮｘ）２７
の３層を順次例えば、０．４μｍ，０．０５μｍ，０．
１μｍの膜厚でプラズマＣＶＤ装置を用いて連続的に堆
積する。ここまでは先行例と同一の製造プロセスであ
る。

【００１９】そして図２８に示したように、全面にポジ
型の感光性樹脂２８を塗布した後、ガラス基板２の裏面
から紫外線２９を照射する露光と、ガラス基板２の上面
からは通常のホトマスクを用いた露光を併用する。感光
性樹脂２８の現像後には図２９に示したようにゲート１
１のパターンに対応してゲートパターンよりもわずかに
０．５〜１μｍ程度細い幅を有する島状の感光性樹脂パ
ターン２８′を得ることができる。

【００２０】引続き島状の感光性樹脂パターン２８′を
マスクとしてゲート１１上でゲートよりも細く第２のＳ
ｉＮｘ層を選択的に残して２７′とし、不純物を含まな
い第１の非晶質シリコン層２５を露出し、感光性樹脂パ
ターン２８′を除去した後に、図３０に示したように、
全面に不純物として例えば燐（Ｐ）を含むプラズマ・ビ
ーム３０を全面に照射する。この時エッチング・ストッ
パ層２７′はマスクとして機能し、不純物を含まない非
晶質シリコン２５層は、不純物を含まない非晶質シリコ
ン層３１と不純物を含む非晶質シリコン層３２となる。
不純物を含まない非晶質シリコン層３１が絶縁ゲート型
トランジスタのチャネルを構成することは説明を要しな
いであろう。

【００２１】その後、図３１に示したように、ソース・
ドレイン電極となる高融点の金属層３３をスパッタ等の
真空製膜装置を用いて例えば０．１μｍの厚みで全面に
被着し、クリーン・オーブン内に放置してガラス基板２
の加熱を行う。この基板加熱により、金属層３３は不純
物を含む非晶質シリコン層３２とは２００℃以上の温度
でシリサイドを形成するのに対して、エッチング・スト
ッパであるＳｉＮｘ層２７′とは反応しないので、加熱
処理終了後、前記金属層３３の食刻液を用いて全面的に
除去すると、不純物を含む非晶質シリコン層３２上にの
みシリサイド層３４が選択的に形成される。このように
金属層３３は非晶質シリコンと合金化してシリサイドを
形成するような、タンタル、タングステン、モリブデ
ン、クロム、チタン等の比較的耐熱性の高い金属が用い
られる。

【００２２】さらに、シリサイド層３４と不純物を含む
非晶質シリコン層３２の２層を図３２に示したように、
ゲート１１上の周辺に島状に選択的に形成して３４′
ａ，３４′ｂ，３２′とし、ゲート絶縁層２４を露出す
る。そして、必ずしもこの位置が製造工程上最適とは限
らないが、スパッタ等の真空製膜装置を用いて０．１μ
ｍの膜厚の透明導電性のＩＴＯを被着して選択的パター
ン形成を行ない、絵素電極１４を形成する。この時、島
状の一方のドレイン電極３４′ａは既にシリサイド化さ
れて低抵抗になっているので、絵素電極１４はドレイン
電極３４′ａを含んで形成されても支障がない。

【００２３】その後、ゲート絶縁層２４の一部を選択的
に除去して走査線１１への接続のための開口部（図示せ
ず）を形成した後、図３３に示したように上記開口部を
含んで例えば０．５μｍの膜厚のアルミニウム（Ａ１）
よりなるゲート配線（図示せず）とソース配線１２が島
状のもう一方のソース電極３４′ｂを含んで選択的に被
着形成されて絶縁ゲート型トランジスタが完成する。

【００２４】ここでゲート配線やソース・ドレイン配線
がアルミニウム単層でよい理由は、不純物を含む非晶質
シリコン層３２の表面がシリサイド化されているので、
アルミニウムがシリサイド層を突き抜けて不純物を含む
非晶質シリコン層３２の下部の不純物の少ない領域と反
応してソース・ドレイン間のオーミック特性を損なう恐
れが無いからである。すなわち、絶縁ゲート型トランジ
スタの耐熱性が向上しているからである。

【００２５】なお、先行例のように絵素電極１４が独立
したパターンで、ドレイン配線２３でドレイン電極３
４′ａと絵素電極１４とを接続することも何等支障がな
い。また寄生容量を低減させるため、ソース・ドレイン
配線１２，２３はゲート１１とは平面的な重なりがない
ように、ソース・ドレイン電極３４′ａ，３４′ｂを含
んで形成されることは言うまでもない。

【００２６】同様に、製造工程（特に写真食刻工程）の
短縮化のためにシリサイド層と不純物を含む非晶質シリ
コン層を島状に形成することなく、シリサイド層と不純
物を含む非晶質シリコン層とゲート絶縁層の多層を一気
に食刻して、走査線への接続のための開口部を形成する
ことも可能である。上記した最新の絶縁ゲート型トラン
ジスタは、プラズマ・ドーピングによる不純物を含まな
い非晶質シリコン層への不純物注入と、基板加熱による
ソース・ドレイン電極となる金属層と上記プラズマ・ド
ーピングによって不純物を注入された非晶質シリコン層
との低温シリサイド形成の２つの新しい技術を中核とす
る自己整合型トランジスタの製造方法を提供している。

【００２７】しかしながら、プラズマ・ドーピングで注
入される不純物は、エッチング・ストッパ層２７′中に
も当然ながら注入されて、多くの欠陥準位が発生する。
初期的な動作は正常であっても、長期的な動作に対して
は欠陥準位に電子が捕獲されて絶縁ゲート型トランジス
タのしきい値電圧の上昇が始まり、ＯＮ電流の低下をも
たらすことが判明した。

【００２８】欠陥準位の発生を抑制するためには不純物
の注入に対してマスクとして作用しているエッチング・
ストッパ層を厚くするか、エッチング・ストッパ層上に
さらにマスク機能を強化するために、適当な金属薄膜層
またはエッチング・ストッパ層を形成するために採用し
た感光性樹脂パターンをそのまま残して使用するか、い
ずれかの対策が必要となる。

【００２９】エッチング・ストッパ層を厚く被着形成す
ることはプラズマＣＶＤ装置のタクト低下やダスト発生
をもたらし、それを避けようとするとエッチング・スト
ッパ層を形成する反応室の増設が必要となり、設備コス
トが上昇する。マスク機能を強化するための金属薄膜層
の採用は、同薄膜層の製膜装置と食刻装置の増設につな
がり、同じく設備コストが上昇する。

【００３０】また感光性樹脂パターンをそのまま残して
マスクとして採用すると、大量の不純物によって感光性
樹脂パターンが変質し、感光性樹脂パターンの除去に酸
素プラズマを用いるようになるが、変質している分、分
解速度が低下しており、その除去が長時間に及び酸素プ
ラズマ照射による二次的な欠陥準位の発生や、露出して
いる不純物を含んだ非晶質シリコン層３２への大量の酸
素プラズマの注入が非晶質シリコン層３２の電気的な性
質を低下させる等の副次的な悪影響が発生する。

【００３１】また低温シリサイド形成とは言え、２００
℃以上の基板加熱は非晶質シリコン層３１，３２からの
水素の離脱につながり、膜質による差異はあるが低抵抗
化のために長時間または２５０℃以上の加熱を採用する
ことは膜質の低下をもたらす。換言すれば、低抵抗化に
は限界があることも判明した。したがって、この発明の
目的は、ゲート・ドレイン間の寄生容量による画像の焼
付けを防止できるとともに、プラズマ・ドーピングによ
る欠陥準位の発生を防止でき、さらにソース・ドレイン
配線の低抵抗化が可能な絶縁ゲート型トランジスタおよ
びその製造方法を提供することである。

【００３２】

【課題を解決するための手段】請求項１の絶縁ゲート型
トランジスタは、絶縁性基板と、この絶縁性基板の一主
面上に形成されたゲートと、このゲートの上に第１の絶
縁層を介して前記ゲートよりも細く自己整合的に形成さ
れた第２の絶縁層と、この第２の絶縁層の下に前記ゲー
トと自己整合的に形成された不純物を含まない非晶質シ
リコン層のチャネルと、不純物を含んで前記チャネルに
隣接する一対の非晶質シリコン層と、これらの不純物を
含んだ非晶質シリコン層上に自己整合的に形成された金
属層またはシリサイド層よりなるソース・ドレイン配線
とを備えたものである。

【００３３】請求項２の絶縁ゲート型トランジスタは、
請求項１において、ソース・ドレイン配線は、不純物を
含んだ非晶質シリコン層上に自己整合的に形成された金
属層またはシリサイド層よりなるソース・ドレイン電極
に配線されているものである。

【００３４】請求項３の絶縁ゲート型トランジスタの製
造方法は、絶縁性基板の一主面上にゲートとなる第１の
金属層を選択的に形成する工程と、ゲート絶縁層となる
第１の絶縁層、不純物を含まない非晶質シリコン層およ
び第２の絶縁層を順次被着する工程と、第２の絶縁層上
にネガ型の感光性樹脂を塗布する工程と、絶縁性基板の
他の主面上からの露光を含めてゲートにゲートよりも細
い開口部を有する感光性樹脂パターンを形成する工程
と、開口部を含む全面に金属よりなるリフトオフ層を被
着する工程と、感光性樹脂の除去とともに開口部の前記
リフトオフ層を第２の絶縁層上に選択的に残す工程と、
選択的に残されたリフトオフ層をマスクとして第２の絶
縁層を選択的に除去して非晶質シリコン層を露出する工
程と、リフトオフ層をマスクとしてプラズマ・ドーピン
グにより不純物を非晶質シリコン層に選択的に注入して
第２の絶縁層下に不純物を含まない非晶質シリコン層の
チャンネルを形成する工程と、全面に第２の金属層およ
びシリサイド層の少なくとも一方を被着後にリフトオフ
層の除去とともに第２の金属層またはシリサイド層並び
に不純物を含んだ非晶質シリコン層を選択的に除去して
チャンネルに隣接する不純物を含んだ一対の非晶質シリ
コン層を形成するとともにこの非晶質シリコン層上にソ
ース・ドレイン配線を形成する工程とを含むものであ
る。

【００３５】請求項４の絶縁ゲート型トランジスタの製
造方法は、請求項３において、絶縁性基板は液晶表示装
置用基板の一方であり、ゲートは走査線を兼ね、液晶表
示装置用基板の他方をマスクとして走査線の端部の前記
第１の絶縁層を除去するものである。請求項５の絶縁ゲ
ート型トランジスタの製造方法は、絶縁性基板の一主面
上にゲートとなる第１の金属層を選択的に形成する工程
と、ゲート絶縁層となる第１の絶縁層、不純物を含まな
い非晶質シリコン層および第２の絶縁層を順次被着する
工程と、第２の絶縁層上にネガ型の感光性樹脂を塗布す
る工程と、絶縁性基板の他の主面上からの露光を含めて
ゲートにゲートよりも細い開口部を有する感光性樹脂パ
ターンを形成する工程と、開口部を含む全面に金属より
なるリフトオフ層を被着する工程と、感光性樹脂の除去
とともに開口部の前記リフトオフ層を第２の絶縁層上に
選択的に残す工程と、選択的に残されたリフトオフ層を
マスクとして第２の絶縁層を選択的に除去して非晶質シ
リコン層を露出する工程と、リフトオフ層をマスクとし
てプラズマ・ドーピングにより不純物を非晶質シリコン
層に選択的に注入して第２の絶縁層下に不純物を含まな
い非晶質シリコン層のチャンネルを形成する工程と、全
面に第２の金属層およびシリサイド層の少なくとも一方
を被着後にリフトオフ層の除去とともに第２の金属層ま
たはシリサイド層並びに不純物を含んだ非晶質シリコン
層を選択的に除去してチャンネルに隣接する不純物を含
んだ一対の非晶質シリコン層を形成するとともにこの非
晶質シリコン層上にソース・ドレイン電極を形成する工
程と、ソース・ドレイン電極にソース・ドレイン配線を
形成する工程とを含むものである。

【００３６】請求項６の絶縁ゲート型トランジスタの製
造方法は、絶縁性基板の一主面上にゲートとなる第１の
金属層を選択的に形成する工程と、ゲート絶縁層となる
第１の絶縁層、不純物を含まない非晶質シリコン層およ
び第２の絶縁層を順次被着する工程と、第２の絶縁層上
にネガ型の感光性樹脂を塗布する工程と、絶縁性基板の
他の主面上からの露光を含めてゲートにゲートよりも細
い開口部を有する感光性樹脂パターンを形成する工程
と、開口部を含む全面にシリサイドを形成可能な第２の
金属よりなるリフトオフ層を被着する工程と、感光性樹
脂の除去とともに開口部のリフトオフ層を第２の絶縁層
上に選択的に残す工程と、選択的に残されたリフトオフ
層をマスクとして第２の絶縁層を選択的に除去して非晶
質シリコン層を露出する工程と、リフトオフ層を用いて
プラズマ・ドーピングにより不純物を非晶質シリコン層
に選択的に注入して第２の絶縁層下に不純物を含まない
非晶質シリコン層のチャンネルを形成する工程と、全面
に第２の金属層と同じ金属層を被着後に絶縁性基板を加
熱して不純物を含む非晶質シリコン層上に第２の金属層
成分を含むシリサイド層を形成する工程と、シリサイド
層および不純物を含む非晶質シリコン層を選択的に除去
してチャンネルに隣接する不純物を含んだ一対の非晶質
シリコン層を形成するとともにこの非晶質シリコン層上
にソース・ドレイン配線を形成する工程とを含むもので
ある。

【００３７】請求項７の絶縁ゲート型トランジスタの製
造方法は、請求項６において、絶縁性基板は液晶表示装
置用基板の一方であり、ゲートは走査線を兼ね、液晶表
示装置用基板の他方をマスクとして走査線端部の前記第
１の絶縁層を除去するものである。請求項８の絶縁ゲー
ト型トランジスタの製造方法は、絶縁性基板の一主面上
にゲートとなる第１の金属層を選択的に形成する工程
と、ゲート絶縁層となる第１の絶縁層、不純物を含まな
い非晶質シリコン層および第２の絶縁層を順次被着する
工程と、第２の絶縁層上にネガ型の感光性樹脂を塗布す
る工程と、絶縁性基板の他の主面上からの露光を含めて
ゲートにゲートよりも細い開口部を有する感光性樹脂パ
ターンを形成する工程と、開口部を含む全面にシリサイ
ドを形成可能な第２の金属よりなるリフトオフ層を被着
する工程と、感光性樹脂の除去とともに開口部のリフト
オフ層を第２の絶縁層上に選択的に残す工程と、選択的
に残されたリフトオフ層をマスクとして第２の絶縁層を
選択的に除去して非晶質シリコン層を露出する工程と、
リフトオフ層を用いてプラズマ・ドーピングにより不純
物を非晶質シリコン層に選択的に注入して第２の絶縁層
下に不純物を含まない非晶質シリコン層のチャンネルを
形成する工程と、全面に第２の金属層と同じ金属層を被
着後に絶縁性基板を加熱して不純物を含む非晶質シリコ
ン層上に第２の金属層成分を含むシリサイド層を形成す
る工程と、シリサイド層および不純物を含む非晶質シリ
コン層を選択的に除去してチャンネルに隣接する不純物
を含んだ一対の非晶質シリコン層を形成するとともにこ
の非晶質シリコン層上にソース・ドレイン電極を形成す
る工程と、ソース・ドレイン電極にソース・ドレイン配
線を形成する工程とを含むものである。

【００３８】

【作用】請求項１の絶縁ゲート型トランジスタによれ
ば、チャネルを保護する第１の絶縁層はたとえばゲート
パターンを利用した裏面露光によって自己整合的に形成
され、不純物を含む非晶質シリコン層上に同じく自己整
合的に形成されたソース・ドレイン配線とゲートとの平
面的な重なりは、デバイスサイズの大小に関係なく１μ
ｍ以下の値を実現できるので、ゲート・ドレイン間の寄
生容量による画像の焼付けは実質的に皆無とすることが
可能となる。

【００３９】請求項２の絶縁ゲート型トランジスタによ
れば、請求項１において、ソース・ドレイン配線は、不
純物を含んだ非晶質シリコン層上に自己整合的に形成さ
れた金属層またはシリサイド層よりなるソース・ドレイ
ン電極に配線されているため、前記ソース・ドレイン配
線の低抵抗化が可能となり、配線が長くなっても抵抗値
の増大を容易に下げられる。

【００４０】請求項３の絶縁ゲート型トランジスタの製
造方法によれば、金属製のリフトオフ層はプラズマ・ド
ーピングに対して十分なマスク機能を発揮するので、チ
ャンネル上のエッチング・ストッパ層となる第２の絶縁
層内に欠陥準位を発生させず、またリフトオフ層を利用
した選択的除去により不純物を含む非晶質シリコン層上
に自己整合的にソース・ドレイン配線となる金属層また
はシリサイド層を形成できるので、ソース・ドレイン配
線の低抵抗化のための加熱処理を不要とすることもで
き、また過度の加熱による非晶質シリコン層の劣化がな
い。

【００４１】請求項４の絶縁ゲート型トランジスタの製
造方法によれば、請求項３において、液晶パネル化され
た状態で対向基板をマスクとして基板の周辺部のゲート
絶縁層を除去することにより、露出した走査線の端部を
電極端子とすることができるので、製造工程の合理化を
実現することができる。請求項５の絶縁ゲート型トラン
ジスタの製造方法によれば、請求項２と同作用があると
ともに、不純物を含む非晶質シリコン層上に被着または
形成された金属層またはシリサイド層よりなるソース・
ドレイン電極が自己整合的に形成されるので、従来のよ
うにソース・ドレイン配線をマスクとして不純物を含む
非晶質シリコン層を選択的に食刻する必要も無い。

【００４２】請求項６の絶縁ゲート型トランジスタの製
造方法によれば、不純物を含む非晶質シリコン層上にリ
フトオフ層と同じ金属のシリサイド層のソース・ドレイ
ン配線を形成するため、請求項３と同作用がある。請求
項７の絶縁ゲート型トランジスタの製造方法によれば、
請求項６において、請求項４の作用と同様に製造工程の
合理化を図ることができる。

【００４３】請求項８の絶縁ゲート型トランジスタの製
造方法によれば、不純物を含む非晶質シリコン層上にリ
フトオフ層と同じ金属のシリサイド層のソース・ドレイ
ン電極を形成するとともにソース・ドレイン配線を形成
するため、請求項６と同作用のほかさらに低抵抗化が図
れる。

【００４４】

【実施例】この発明の第１の実施例について図１ないし
図８に基づいて説明する。なお便宜上同一の部位には従
来例と同じ番号を付すこととする。まず図２に示したよ
うに、絶縁性基板であるガラス基板２の一主面上に絶縁
ゲート型トランジスタのゲート１１と走査線を兼ねる金
属層（１１）を例えば、スパッタ等の真空製膜装置を用
いて０．１μｍの膜厚のクロム（Ｃｒ）で被着して選択
的パターン形成を行なう。

【００４５】つぎに図３に示したように、第１の絶縁層
であるゲート絶縁層２４となるシリコン窒化層（ＳｉＮ
ｘ）、不純物を殆ど含まない非晶質シリコン（ａ−Ｓ
ｉ）層２５、エッチング・ストッパーとなる第２の絶縁
層であるシリコン窒化層（ＳｉＮｘ）２７の３層を例え
ば順次、０．４μｍ，０．０５μｍ，０．１μｍの膜厚
でプラズマＣＶＤ装置を用いて連続的に堆積する。ここ
までは先行例と同一の製造プロセスである。

【００４６】そして図４に示したように、全面にネガ型
の感光性樹脂３５を塗布した後、ガラス基板２の裏面か
ら紫外線２９を照射し、かつガラス基板２の上面からは
通常のホトマスクを用いた露光を併用する。感光性樹脂
３５の現像後には図５に示したように、ゲート１１のパ
ターンに対応してゲートパターンよりもわずかに０．５
〜１μｍ程度の細い幅の開口部３６を有する感光性樹脂
パターン３５′を得る。

【００４７】引続き、全面にリフトオフ層として、例え
ば０．２〜０．３μｍの膜厚のモリブデンをスパッタ等
の真空製膜装置を用いて全面に被着し、感光性樹脂パタ
ーン３５′を溶解または分解するような液中に放置する
と、感光性樹脂パターン３５′の厚みが１μｍ以上あれ
ばリフトオフ層に比べて十分厚いので、図６に示したよ
うに、第２の絶縁層２７上にリフトオフ層３７をゲート
１１と自己整合的に形成できる。さらに、リフトオフ層
３７をマスクとして第２の絶縁層２７を選択的に食刻し
て２７′とし、不純物を含まない非晶質シリコン層２５
を露出した後、図６に示したように全面に不純物として
例えば燐（Ｐ）を含むプラズマ・ビーム３０を全面に照
射する。この時リフトオフ層３７とエッチング・ストッ
パ層２７′はマスクとして機能し、不純物を含まない非
晶質シリコン層２５に選択的に不純物が注入されて、不
純物を含む非晶質シリコン層３２が得られ、エッチング
・ストッパ層２７′下に不純物を含まない非晶質シリコ
ン層３１が残る。

【００４８】この後、図８に示したように全面にソース
・ドレイン配線となる第３の金属層３８として、例えば
クロムやチタン等を、あるいはモリブデンやタングステ
ンを含むシリサイド層等を真空製膜装置を用いて０．０
５〜０．１μｍの膜厚で被着する。リフトオフ層３７に
比べて第３の金属層またはシリサイド層３８が薄いの
で、硝酸液中に放置してモリブデンよりなるリフトオフ
層３７の除去とともにリフトオフ層３７上の第３の金属
層またはシリサイド層３８を選択的に除去することは極
めて容易である。リフトオフ層３７としては必ずしもモ
リブデンに限定される必然はなく、プラズマ・ドーピン
グに対して有効なマスク機能を発揮でき、かつ除去が簡
便な方法で実施できればよい。

【００４９】そして、図９に示したように、第３の金属
層またはシリサイド層３８と不純物を含む非晶質シリコ
ン層３２の２層を選択的に残して一対のソース配線１２
とドレイン配線２３とし、ゲート絶縁層２４を露出させ
る。引続きスパッタ等の真空製膜装置を用いて０．１μ
ｍの膜厚の透明導電性のＩＴＯを被着して選択的パター
ン形成を行ない、ドレイン電極を含んで絵素電極１４を
形成する。この時、ドレイン電極は低抵抗のチタンやク
ロムあるいはシリサイドなので絵素電極１４はドレイン
配線２３のドレイン電極を含んで形成されても支障な
い。

【００５０】この後、図示はしないが走査線１１の端部
上のゲート絶縁層２４を選択的に除去して走査線１１の
端部を露出し、走査線の電極端子６とすることでこの発
明の第１の実施例は完成する。このように、第１の実施
例の絶縁ゲート型トランジスタは、絶縁性基板であるガ
ラス基板２と、このガラス基板２の一主面上に形成され
たゲート１１と、このゲート１１上に第１の絶縁層であ
るゲート絶縁層２４を介してゲート１１よりも細く自己
整合的に形成された第２の絶縁層のシリコン窒化層２７
と、このシリコン窒化層２７下にゲート１１と自己整合
的に形成された不純物を含まない非晶質シリコン層３１
のチャンネルと、不純物を含んでチャンネルに隣接する
一対の非晶質シリコン層３２と、これらの不純物を含ん
だ非晶質シリコン層３２上に自己整合的に形成されたソ
ース・ドレイン配線１２，２３とを備えたため、チャネ
ルを保護するゲート絶縁層１１はゲートパターンを利用
した裏面露光によって自己整合的に形成され、不純物を
含む非晶質シリコン層３２上に同じく自己整合的に形成
されたソース・ドレイン配線１２，２３とゲート１１と
の平面的な重なりは、デバイスサイズの大小に関係なく
１μｍ以下の値を実現できるので、ゲート・ドレイン間
の寄生容量による画像の焼付けは実質的に皆無とするこ
とが可能となる。

【００５１】また、第１の実施例の製造方法によれば、
金属製のリフトオフ層３７はプラズマ・ドーピングに対
して十分なマスク機能を発揮するので、チャンネル上の
エッチング・ストッパ層２７内に欠陥準位を発生させ
ず、またリフトオフ層３７を利用した選択的除去により
不純物を含む非晶質シリコン層３２上に自己整合的にソ
ース・ドレイン配線１２，２３となる金属層またはシリ
サイド層を形成できるので、ソース・ドレイン配線１
２，２３の低抵抗化のための加熱処理を不要とすること
もでき、また過度の加熱による非晶質シリコン層の劣化
がない。

【００５２】また液晶パネル化された状態で対向基板を
マスクとして基板の周辺部のゲート絶縁層を除去するこ
とにより、露出した走査線の端部を電極端子とすること
ができるので、製造工程の合理化を実現することができ
る。第１の実施例の変形例として、電極端子６を得るた
めのゲート絶縁層２４の選択的除去に露光機を用いたパ
ターン形成を採用せず、液晶パネル化された状態で対向
基板またはカラーフィルタ（９）をマスクとしてＴＦＴ
１０のあるガラス基板２の周辺部のゲート絶縁層２４を
除去することにより、露出した走査線１１の端部を電極
端子６とする製造工程の合理化を実現している。

【００５３】この発明の第２の実施例を図９および図１
０に基づいて説明する。すなわち、第１の実施例の図８
までは第１の実施例と同一のプロセスを経過する。そし
て、リフトオフ層３７の除去後、図９に示したように、
第３の金属層またはシリサイド層３８と不純物を含む非
晶質シリコン層３２の２層を選択的に除去して島状３
２′，３８′ａ（ドレイン電極），３８′ｂ（ソース電
極）を形成し、ゲート絶縁層２４を露出させる。先述し
たように必ずしもこの位置が製造工程上最適とは限らな
いがスパッタ等の真空製膜装置を用いて０．１μｍの膜
厚の透明導電性のＩＴＯを被着して選択的パターン形成
を行ない、絵素電極１４を形成する。この時、ドレイン
電極３８′ａは低抵抗のチタンやクロムあるいはシリサ
イドなので絵素電極１４はドレイン電極３８′ａを含ん
で形成されても支障ない。

【００５４】その後ゲート絶縁層２４の一部を選択的に
除去して走査線１１への接続のための開口部（図示せ
ず）を形成した後、図１０に示したように、上記開口部
を含むゲート絶縁層２４上のゲート配線（図示せず）
と、ソース電極３８′ｂを含むゲート絶縁層２４上のソ
ース配線１２とを、例えば０．５μｍの膜厚のアルミニ
ウム（Ａｌ）よりなる配線で選択的に被着形成し、これ
により第２の実施例による絶縁ゲート型トランジスタが
完成する。

【００５５】第１の実施例においては、ソース・ドレイ
ン配線１２，２３はチタンやクロムあるいはシリサイド
で構成されるために、デバイスサイズが大きくなってく
ると配線が長くなり抵抗値の増大が避けられない。これ
に対して、第２の実施例ではソース・ドレイン電極３
８′ａ，３８′ｂにソース・ドレイン配線１２，２３を
形成するため、ソース・ドレイン配線１２，２３の抵抗
値を容易に下げられるデバイス構造と製造方法を提案す
ることができる。

【００５６】また配線の低抵抗化のためにアルミニウム
を用いるとき、第３の金属層３８に従来のバリア・メタ
ルを用いると、プラズマ・ドーピングで不純物を含む非
晶質シリコン層３２を形成する場合に、ゲート絶縁層２
４との境界面にまで十分多量の不純物を注入する必要が
なくなるので、プラズマ・ドーピングの注入量を最小限
に適正化できて、過度に注入する無駄は回避できる。

【００５７】この発明の第３の実施例を図１１および図
１２に基づいて説明する。すなわち、ソース・ドレイン
配線またはソース・ドレイン電極の形成にリフトオフ層
でなく、低温シリサイド形成法を用いている。まず、第
１の実施例の図７までは、第１の実施例および第２の実
施例と同一である。ただし、リフトオフ層３７はシリサ
イドを形成可能な金属、例えばモリブデン、タングステ
ン、タンタル、クロム、チタン等の高融点金属でなけれ
ばならない違いはある。

【００５８】ひきつづき、図１１に示したように、全面
にソース・ドレイン配線となる第３の金属層３３とし
て、リフトオフ層３７と同一の金属層を真空製膜装置を
用いて０．０５〜０．１μｍの膜厚で被着する。そして
クリーンオーブン等の加熱装置または手段を用いて基板
２を２００℃以上の温度で熱処理する。この基板加熱に
より、第３の金属層３３は不純物を含む非晶質シリコン
層３２とは２００℃以上の温度でシリサイドを形成する
のに対して、エッチング・ストッパであるＳｉＮｘ層２
７′とは反応しないので、加熱処理終了後、リフトオフ
層３７および金属層３３を溶解する食刻液を用いて全面
的に除去すると、不純物を含む非晶質シリコン層３２上
にのみシリサイド層３４が選択的に形成される。

【００５９】そして、図１２に示したように、シリサイ
ド層３４と不純物を含む非晶質シリコン層３２の２層を
選択的に残して一対のソース配線１２（３４′ｂ）とド
レイン配線２３（３４′ａ）とし、ゲート絶縁層２４を
露出させる。引続きスパッタ等の真空製膜装置を用いて
０．１μｍの膜厚の透明導電性のＩＴＯを被着して選択
的パターン形成を行ない、ドレイン電極２３を含んで絵
素電極１４を形成する。

【００６０】この後、図示はしないが走査線１１の端部
上のゲート絶縁層２４を選択的に除去して走査線１１の
端部を露出し、走査線の電極端子６とすることでこの発
明の第３の実施例は完成する。第３の実施例の変形例と
して、電極端子６を得るためのゲート絶縁層２４の選択
的除去に露光機を用いたパターン形成を採用せず、液晶
パネル化された状態で対向基板またはカラーフィルタ９
をマスクとしてＴＦＴ基板２の周辺部のゲート絶縁層２
４を除去することにより、露出した走査線１１の端部を
電極端子６とする製造工程の合理化を実現している。

【００６１】この発明の第４の実施例を図１３および図
１４に基づいて説明する。すなわち、第４の実施例にお
いては、図１１までは第３の実施例と同一のプロセスを
経過する。そして、シリサイド層３４の選択的形成後、
図１３に示したようにシリサイド層３４と不純物を含む
非晶質シリコン層３２の２層を選択的に形成して島状３
４′（３４′ａ，３４′ｂ）、３２′とし、ゲート絶縁
層２４を露出させる。先述したように必ずしもこの位置
が製造工程上最適とは限らないがスパッタ等の真空製膜
装置を用いて０．１μｍの膜厚の透明導電性のＩＴＯを
被着して選択的パターン形成を行ない、絵素電極１４を
形成する。この時、島状３４′のドレイン電極３４′ａ
は低抵抗のシリサイドなので絵素電極１４はドレイン電
極３４′ａを含んで形成されても支障がない。

【００６２】その後、ゲート絶縁層２４の一部を選択的
に除去してゲート１１を兼ねた走査線への接続のための
開口部（図示せず）を形成した後、図１４に示したよう
に、開口部を含むゲート絶縁層２４上のゲート配線（図
示せず）と、ソース電極３４′ｂを含むゲート絶縁層２
４上のソース配線１２とを、例えば０．５μｍの膜厚の
アルミニウム（Ａｌ）よりなる配線で選択的に被着形成
し、この発明の第４の実施例による絶縁ゲート型トラン
ジスタが完成する。

【００６３】第３の実施例においては、ソース・ドレイ
ン配線１２，２３は表面がシリサイド化された非晶質シ
リコン層で構成されるために、デバイスサイズが大きく
なってくると配線が長くなり抵抗値の増大が避けられな
い。これに対して、第４の実施例では第２の実施例と同
様にソース・ドレイン配線の抵抗値を容易に下げられる
デバイス構造と製造方法を提案することができる。

【００６４】なお、従来例のように絵素電極１４が独立
したパターンでは、ドレイン配線２３でドレイン電極３
８′ａまたは３４′ａと絵素電極１４とを接続すること
も何等支障無い。同様に、製造工程（特に写真食刻工
程）の短縮化のために金属層またはシリサイド層と不純
物を含む非晶質シリコン層とを島状に形成することな
く、金属層またはシリサイド層と不純物を含む非晶質シ
リコン層とゲート絶縁層よりなる多層膜を一気に食刻し
て、走査線への接続のための開口部を形成することも可
能である。

【００６５】

【発明の効果】請求項１の絶縁ゲート型トランジスタに
よれば、チャネルを保護する第１の絶縁層はたとえばゲ
ートパターンを利用した裏面露光によって自己整合的に
形成され、不純物を含む非晶質シリコン層上に同じく自
己整合的に形成されたソース・ドレイン配線とゲートと
の平面的な重なりは、デバイスサイズの大小に関係なく
１μｍ以下の値を実現できるので、ゲート・ドレイン間
の寄生容量による画像の焼付けは実質的に皆無とするこ
とが可能となるという効果がある。

【００６６】請求項３の絶縁ゲート型トランジスタの製
造方法によれば、金属製のリフトオフ層はプラズマ・ド
ーピングに対して十分なマスク機能を発揮するので、チ
ャンネル上のエッチング・ストッパ層となる第２の絶縁
層内に欠陥準位を発生させず、またリフトオフ層を利用
した選択的除去により不純物を含む非晶質シリコン層上
に自己整合的にソース・ドレイン配線となる金属層また
はシリサイド層を形成できるので、ソース・ドレイン配
線の低抵抗化のための加熱処理を不要とすることもで
き、また過度の加熱による非晶質シリコン層の劣化がな
い。

【００６７】請求項４の絶縁ゲート型トランジスタの製
造方法によれば、請求項３において、液晶パネル化され
た状態で対向基板をマスクとして基板の周辺部のゲート
絶縁層を除去することにより、露出した走査線の端部を
電極端子とすることができるので、製造工程の合理化を
実現することができる。請求項２の絶縁ゲート型トラン
ジスタによれば、請求項１において、ソース・ドレイン
配線は、不純物を含んだ非晶質シリコン層上に自己整合
的に形成された金属層またはシリサイド層よりなるソー
ス・ドレイン電極に配線されているため、前記ソース・
ドレイン配線の低抵抗化が可能となり、配線が長くなっ
ても抵抗値の増大を容易に下げられる。

【００６８】請求項５の絶縁ゲート型トランジスタの製
造方法によれば、請求項２と同効果があるとともに、不
純物を含む非晶質シリコン層上に被着または形成された
金属層またはシリサイド層よりなるソース・ドレイン電
極が自己整合的に形成されるので、従来のようにソース
・ドレイン配線をマスクとして不純物を含む非晶質シリ
コン層を選択的に食刻する必要も無い。

【００６９】請求項６の絶縁ゲート型トランジスタの製
造方法によれば、不純物を含む非晶質シリコン層上にリ
フトオフ層と同じ金属のシリサイド層のソース・ドレイ
ン配線を形成するため、請求項３と同効果がある。

【００７０】請求項７の絶縁ゲート型トランジスタの製
造方法によれば、請求項６において、請求項４の効果と
同様に製造工程の合理化を図ることができる。

【００７１】請求項８の絶縁ゲート型トランジスタの製
造方法によれば、不純物を含む非晶質シリコン層上にリ
フトオフ層と同じ金属のシリサイド層のソース・ドレイ
ン電極を形成するとともにソース・ドレイン配線を形成
するため、請求項６と同効果のほかさらに低抵抗化が図
れる。

【図面の簡単な説明】

【図１】この発明の第１の実施例の絶縁ゲート型トラン
ジスタの要部断面図である。

【図２】そのガラス基板にゲートを形成した状態の断面
図である。

【図３】その上にゲート絶縁層，不純物を含まない非晶
質シリコン層および絶縁層を形成した状態の断面図であ
る。

【図４】その上にネガ型感光性樹脂層を形成した状態の
断面図である。

【図５】続いて感光性樹脂層を現像して開口部を形成し
た状態の断面図である。

【図６】続いてリフトオフ層を形成した状態の断面図で
ある。

【図７】続いてプラズマビームを照射する状態を示す断
面図である。

【図８】続いてソース・ドレイン用の金属層を形成した
状態の断面図である。

【図９】続いて第２の実施例のソース・ドレイン用の金
属層を選択的に除去した状態の断面図である。

【図１０】ソース・ドレイン配線を形成した状態の断面
図である。

【図１１】図７に続いて第３の実施例のソース・ドレイ
ン用の金属層を形成した状態の断面図である。

【図１２】ソース・ドレイン配線を形成した状態の断面
図である。

【図１３】図１１に続いて第４の実施例のソース・ドレ
イン電極を形成した状態の断面図である。

【図１４】続いてソース・ドレイン配線を形成した状態
の断面図である。

【図１５】液晶パネルの要部斜視図である。

【図１６】アクティブ型液晶パネルの等価回路図であ
る。

【図１７】カラー表示用パネルの断面図である。

【図１８】液晶表示用基板の平面図である。

【図１９】その製造過程を示すもので基板にゲートを形
成した状態の断面図である。

【図２０】ゲート絶縁層，非晶質シリコン層および絶縁
層を形成した状態の断面図である。

【図２１】絶縁層を選択的に除去してプラズマビームを
照射した状態の断面図である。

【図２２】非晶質シリコン層を選択的に除去して絵素電
極を形成した状態の断面図である。

【図２３】ソース・ドレイン配線を形成した状態の断面
図である。

【図２４】開口部を除去した状態の断面図である。

【図２５】提案例の液晶表示用基板の平面図である。

【図２６】その製造過程を示すもので基板にゲートを形
成した状態の断面図である。

【図２７】ゲート絶縁層，非晶質シリコン層および絶縁
層を形成した状態の断面図である。

【図２８】ポジ型感光性樹脂を形成した状態の断面図で
ある。

【図２９】感光性樹脂を選択的に除去した状態の断面図
である。

【図３０】プラズマビームを照射した状態の断面図であ
る。

【図３１】ソース・ドレイン用金属層を形成した状態の
断面図である。

【図３２】金属層を選択的に除去した状態の断面図であ
る。

【図３３】ソース・ドレイン配線を形成した状態の断面
図である。

【符号の説明】

２ 絶縁性基板であるガラス基板 １１ ゲート １２ ソース配線 ２３ ドレイン配線 ２４ 第１の絶縁層であるゲート絶縁層 ２７′ 第２の絶縁層のエッチングストッパ層 ３１ 不純物を含まない非晶質シリコン層 ３２ 不純物を含む非晶質シリコン層

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性基板と、この絶縁性基板の一主面
   上に形成されたゲートと、このゲートの上に第１の絶縁
   層を介して前記ゲートよりも細く自己整合的に形成され
   た第２の絶縁層と、この第２の絶縁層の下に前記ゲート
   と自己整合的に形成された不純物を含まない非晶質シリ
   コン層のチャネルと、不純物を含んで前記チャネルに隣
   接する一対の非晶質シリコン層と、これらの不純物を含
   んだ非晶質シリコン層上に自己整合的に形成された金属
   層またはシリサイド層よりなるソース・ドレイン配線と
   を備えた絶縁ゲート型トランジスタ。
2. 【請求項２】 ソース・ドレイン配線は、不純物を含ん
   だ非晶質シリコン層上に自己整合的に形成された金属層
   またはシリサイド層よりなるソース・ドレイン電極に配
   線されている請求項１記載の絶縁ゲート型トランジス
   タ。
3. 【請求項３】 絶縁性基板の一主面上にゲートとなる第
   １の金属層を選択的に形成する工程と、ゲート絶縁層と
   なる第１の絶縁層、不純物を含まない非晶質シリコン層
   および第２の絶縁層を順次被着する工程と、前記第２の
   絶縁層上にネガ型の感光性樹脂を塗布する工程と、前記
   絶縁性基板の他の主面上からの露光を含めて前記ゲート
   上にゲートよりも細い開口部を有する感光性樹脂パター
   ンを形成する工程と、前記開口部を含む全面に金属より
   なるリフトオフ層を被着する工程と、前記感光性樹脂の
   除去とともに前記開口部の前記リフトオフ層を前記第２
   の絶縁層上に選択的に残す工程と、前記選択的に残され
   たリフトオフ層をマスクとして前記第２の絶縁層を選択
   的に除去して前記非晶質シリコン層を露出する工程と、
   前記リフトオフ層をマスクとしてプラズマ・ドーピング
   により不純物を前記非晶質シリコン層に選択的に注入し
   て第２の絶縁層下に不純物を含まない非晶質シリコン層
   のチャネルを形成する工程と、全面に第２の金属層およ
   びシリサイド層の少なくとも一方を被着後に前記リフト
   オフ層の除去とともに前記第２に金属層または前記シリ
   サイド層並びに不純物を含んだ非晶質シリコン層を選択
   的に除去して前記チャネルに隣接する不純物を含んだ一
   対の非晶質シリコン層を形成するとともにこの非晶質シ
   リコン層上にソース・ドレイン配線を形成する工程とを
   含む絶縁ゲート型トランジスタの製造方法。
4. 【請求項４】 前記絶縁性基板は液晶表示装置用基板の
   一方であり、前記ゲ ートは走査線を兼ね、前記液晶表示
   装置用基板の他方をマスクとして前記走査線の端部の前
   記第１の絶縁層を除去することを特徴とする請求項３記
   載の絶縁ゲート型トランジスタの製造方法。
5. 【請求項５】 絶縁性基板の一主面上にゲートとなる第
   １の金属層を選択的に形成する工程と、ゲート絶縁層と
   なる第１の絶縁層、不純物を含まない非晶質シリコン層
   および第２の絶縁層を順次被着する工程と、前記第２の
   絶縁層上にネガ型の感光性樹脂を塗布する工程と、前記
   絶縁性基板の他の主面上からの露光を含めて前記ゲート
   上にゲートよりも細い開口部を有する感光性樹脂パター
   ンを形成する工程と、前記開口部を含む全面に金属より
   なるリフトオフ層を被着する工程と、前記感光性樹脂の
   除去とともに前記開口部の前記リフトオフ層を前記第２
   の絶縁層上に選択的に残す工程と、前記選択的に残され
   たリフトオフ層をマスクとして前記第２の絶縁層を選択
   的に除去して前記非晶質シリコン層を露出する工程と、
   前記リフトオフ層をマスクとしてプラズマ・ドーピング
   により不純物を前記非晶質シリコン層に選択的に注入し
   て第２の絶縁層下に不純物を含まない非晶質シリコン層
   のチャネルを形成する工程と、全面に第２の金属層およ
   びシリサイド層の少なくとも一方を被着後に前記リフト
   オフ層の除去とともに前記第２の金属層または前記シリ
   サイド層並びに不純物を含んだ非晶質シリコン層を選択
   的に除去して前記チャネルに隣接する不純物を含んだ一
   対の非晶質シリコン層を形成するとともにこの非晶質シ
   リコン層上にソース・ドレイン電極を形成する工程と、
   前記ソース・ドレイン電極にソース・ドレイン配線を形
   成する工程とを含む絶縁ゲート型トランジスタの製造方
   法。
6. 【請求項６】 絶縁性基板の一主面上にゲートとなる第
   １の金属層を選択的に形成する工程と、ゲート絶縁層と
   なる第１の絶縁層、不純物を含まない非晶質シリコン層
   および第２の絶縁層を順次被着する工程と、前記第２の
   絶縁層上にネガ型の感光性樹脂を塗布する工程と、前記
   絶縁性基板の他の主面上からの露光を含めて前記ゲート
   上にゲートよりも細い開口部を有する感光性樹脂パター
   ンを形成する工程と、前記開口部を含む全面にシリサイ
   ドを形成可能な第２の金属層よりなるリフトオフ層を被
   着する工程と、前記感光性樹脂の除去とともに前記開口
   部の前記リフトオフ層を前記第２の絶縁層上に選択的に
   残す工程と、前記選択的 に残されたリフトオフ層をマス
   クとして前記第２の絶縁層を選択的に除去して前記非晶
   質シリコン層を露出する工程と、前記リフトオフ層を用
   いてプラズマ・ドーピングにより不純物を前記非晶質シ
   リコン層に選択的に注入して第２の絶縁層下に不純物を
   含まない非晶質シリコン層のチャネルを形成する工程
   と、全面に第２の金属層と同じ金属層を被着後に前記絶
   縁性基板を加熱して前記不純物を含む非晶質シリコン層
   上にシリサイド層を形成する工程と、前記シリサイド層
   および前記不純物を含む非晶質シリコン層を選択的に除
   去して前記チャネルに隣接する不純物を含んだ一対の非
   晶質シリコン層を形成するとともにこの非晶質シリコン
   層上にソース・ドレイン配線を形成する工程とを含む絶
   縁ゲート型トランジスタの製造方法。
7. 【請求項７】 前記絶縁性基板は液晶表示装置用基板の
   一方であり、前記ゲートは走査線を兼ね、前記液晶表示
   装置用基板の他方をマスクとして前記走査線の端部の前
   記第１の絶縁層を除去することを特徴とする請求項６記
   載の絶縁ゲート型トランジスタの製造方法。
8. 【請求項８】 絶縁性基板の一主面上にゲートとなる第
   １の金属層を選択的に形成する工程と、ゲート絶縁層と
   なる第１の絶縁層、不純物を含まない非晶質シリコン層
   および第２の絶縁層を順次被着する工程と、前記第２の
   絶縁層上にネガ型の感光性樹脂を塗布する工程と、前記
   絶縁性基板の他の主面上からの露光を含めて前記ゲート
   上にゲートよりも細い開口部を有する感光性樹脂パター
   ンを形成する工程と、前記開口部を含む全面にシリサイ
   ドを形成可能な第２の金属層よりなるリフトオフ層を被
   着する工程と、前記感光性樹脂の除去とともに前記開口
   部の前記リフトオフ層を前記第２の絶縁層上に選択的に
   残す工程と、前記選択的に残されたリフトオフ層をマス
   クとして前記第２の絶縁層を選択的に除去して前記非晶
   質シリコン層を露出する工程と、前記リフトオフ層を用
   いてプラズマ・ドーピングにより不純物を前記非晶質シ
   リコン層に選択的に注入して第２の絶縁層下に不純物を
   含まない非晶質シリコン層のチャネルを形成する工程
   と、全面に第２の金属層と同じ金属層を被着後に前記絶
   縁性基板を加熱して前記不純物を含む非晶質シリコン層
   上にシリサイド層を形成する工程と、前記シリサイド層
   および前記不純物を含む非晶質シリコン層を選択的に除
   去して前記チャネルに隣接する 不純物を含んだ一対の非
   晶質シリコン層を形成するとともにこの非晶質シリコン
   層上にソース・ドレイン電極を形成する工程と、前記ソ
   ース・ドレイン電極にソース・ドレイン配線を形成する
   工程とを含む絶縁ゲート型トランジスタの製造方法。